JP3272331B2 - Pixel capacitance inspection device with leak correction function - Google Patents

Pixel capacitance inspection device with leak correction function

Info

Publication number
JP3272331B2
JP3272331B2 JP22248399A JP22248399A JP3272331B2 JP 3272331 B2 JP3272331 B2 JP 3272331B2 JP 22248399 A JP22248399 A JP 22248399A JP 22248399 A JP22248399 A JP 22248399A JP 3272331 B2 JP3272331 B2 JP 3272331B2
Authority
JP
Japan
Prior art keywords
switch
potential
pixel capacitance
turned
turning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22248399A
Other languages
Japanese (ja)
Other versions
JP2001051003A (en
Inventor
一夫 森
Original Assignee
アジアエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アジアエレクトロニクス株式会社 filed Critical アジアエレクトロニクス株式会社
Priority to JP22248399A priority Critical patent/JP3272331B2/en
Publication of JP2001051003A publication Critical patent/JP2001051003A/en
Application granted granted Critical
Publication of JP3272331B2 publication Critical patent/JP3272331B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、TFT(Thin Fil
m Transistor)−LCD(Liquid crystal display)の
画素容量を検査する画素容量検査装置に関する。
The present invention relates to a TFT (Thin Fil
The present invention relates to a pixel capacitance inspection apparatus for inspecting the pixel capacitance of an LCD (Liquid Crystal Display).

【0002】[0002]

【従来の技術】フラットパネル・ディスプレイ(Flat P
anel Display)の一つとして、TFT液晶ディスプレイ
(TFT−LCD)が知られている。このTFT液晶デ
ィスプレイに関しては、大画面化、カラー化、高輝度
化、小型化、軽量化などの技術が進歩し、近年では、ワ
ークステーションやノートパソコンなどの多くの電子機
器に採用されるに至っている。
2. Description of the Related Art Flat panel displays (Flat P)
As one of the anel displays, a TFT liquid crystal display (TFT-LCD) is known. With regard to this TFT liquid crystal display, technologies such as large screen, color, high brightness, small size and light weight have advanced, and in recent years it has been adopted in many electronic devices such as workstations and notebook computers. I have.

【0003】図11は、TFT液晶ディスプレイの液晶
パネルの構造の一例を概略的に示している。各画素は、
TFTと駆動電極から構成される。TFT液晶ディスプ
レイでは、画素のコントラストは、駆動電極の電位によ
って制御される。即ち、共通電極と駆動電極の間の電圧
に応じて液晶の分子配列を変えることで、画素の明るさ
が決定される。
FIG. 11 schematically shows an example of the structure of a liquid crystal panel of a TFT liquid crystal display. Each pixel is
It is composed of a TFT and a drive electrode. In a TFT liquid crystal display, the contrast of a pixel is controlled by the potential of a driving electrode. That is, the brightness of the pixel is determined by changing the molecular arrangement of the liquid crystal according to the voltage between the common electrode and the driving electrode.

【0004】ガラス基板上の各画素の検査は、画素容
量、即ち、共通電極と駆動電極から構成されるキャパシ
タの容量を測定することにより行われる。画素容量を測
定することにより、TFTと駆動電極の間の断線の有無
や、駆動電極同士の短絡の有無など検出できるからであ
る。つまり、ガラス基板上の各画素の画素容量は、既定
値に設定されているが、上記断線や短絡が発生している
画素では、画素容量は、上記既定値から大きく外れるこ
とになる。
The inspection of each pixel on the glass substrate is performed by measuring the pixel capacitance, that is, the capacitance of a capacitor composed of a common electrode and a drive electrode. By measuring the pixel capacitance, it is possible to detect the presence or absence of disconnection between the TFT and the drive electrode, the presence or absence of a short circuit between the drive electrodes, and the like. In other words, the pixel capacity of each pixel on the glass substrate is set to the default value, but the pixel capacity of the pixel in which the disconnection or the short circuit has occurred largely deviates from the default value.

【0005】また、ガラス基板上にTFTや駆動電極を
形成する際には、常に、膜厚のバラツキやパターンの加
工精度などに起因して、画素容量にもバラツキが生じ
る。従って、画素容量の測定は、非常に重要である。即
ち、全ての画素の画素容量が、既定範囲内に収まってい
れば問題はないが、この既定範囲を外れている場合に
は、これを不良品として除去しなければならない。
In addition, when TFTs and drive electrodes are formed on a glass substrate, the pixel capacitance always varies due to variations in film thickness and pattern processing accuracy. Therefore, measuring the pixel capacitance is very important. That is, there is no problem if the pixel capacities of all the pixels fall within the predetermined range. However, if the pixel capacities are out of the predetermined range, they must be removed as defective.

【0006】[0006]

【発明が解決しようとする課題】画素容量の測定に関し
ては、従来より以下の問題がある。 画素容量の値が0.1pF〜0.2pFと非常に小
さく正確に測定することが困難である。 画素容量を測定するテスタの容量や配線容量が画素
容量に比べて非常に大きい(100pF)。 画素容量を測定するテスタの容量や配線容量は、検
査システム(画素容量検査装置)ごとに異なる。
The measurement of the pixel capacitance has the following problems. The value of the pixel capacitance is as very small as 0.1 pF to 0.2 pF, and it is difficult to measure accurately. The capacitance and the wiring capacitance of the tester for measuring the pixel capacitance are much larger than the pixel capacitance (100 pF). The capacitance and the wiring capacitance of the tester for measuring the pixel capacitance differ for each inspection system (pixel capacitance inspection device).

【0007】これら問題を解決するための画素容量検査
装置は、既に、日本国特許出願(特願平10−1426
63)に提案されている。しかし、この画素容量検査装
置においては、検査時に、被測定デバイス(ガラス基
板)に生じるリークのため、正確に画素容量を測定、検
査することが困難になっている。
A pixel capacitance inspection apparatus for solving these problems has already been disclosed in a Japanese patent application (Japanese Patent Application No. 10-1426).
63). However, in this pixel capacitance inspection apparatus, it is difficult to accurately measure and inspect the pixel capacitance due to a leak occurring in the device to be measured (glass substrate) during the inspection.

【0008】本発明は、上記欠点を解決すべくなされた
もので、その目的は、TFT液晶ディスプレイにおける
画素容量の検査において、リークによる測定値の変動を
補正し、画素容量の検査を正確に行うようにすることに
ある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks. An object of the present invention is to correct a variation in a measured value due to a leak in an inspection of a pixel capacitance in a TFT liquid crystal display and to accurately inspect the pixel capacitance. Is to do so.

【0009】[0009]

【課題を解決するための手段】本発明の画素容量検査装
置は、第1スイッチと前記第1スイッチの一端に接続さ
れる駆動電極とから構成される画素を有する被測定デバ
イスの前記駆動電極に生じる画素容量Cpを検査する画
素容量検査装置において、既知の基準容量ΔCsを有す
るキャパシタと、前記キャパシタと前記第1スイッチの
他端の間に接続される第2スイッチと、電源と、前記電
源と前記第1スイッチの他端の間に接続される第3スイ
ッチと、前記第1スイッチの他端の電位を測定する測定
回路と、前記第1、第2及び第3スイッチ並びに前記電
源を制御する制御回路とを備えている。
According to a first aspect of the present invention, there is provided a pixel capacitance inspection apparatus comprising: a driving electrode of a device to be measured having a pixel including a first switch and a driving electrode connected to one end of the first switch; In a pixel capacitance inspection device for inspecting a generated pixel capacitance Cp, a capacitor having a known reference capacitance ΔCs, a second switch connected between the capacitor and the other end of the first switch, a power supply, and the power supply. A third switch connected between the other ends of the first switches, a measurement circuit for measuring a potential at the other end of the first switches, and controlling the first, second and third switches, and the power supply; And a control circuit.

【0010】そして、前記制御回路は、前記第1及び第
3スイッチをオン状態にし、前記電源から前記駆動電極
に第1電位Vpを与える第1手段と、前記駆動電極を前
記第1電位Vpにした後、前記第1スイッチをオフ状
態、前記第3スイッチをオン状態にし、前記電源から前
記第1スイッチの他端に第2電位Vsを与える第2手段
と、前記駆動電極を前記第1電位Vp、前記第1スイッ
チの他端を第2電位Vsにした後、前記第3スイッチを
オフ状態、前記第1スイッチをオン状態にする第3手段
と、前記第3手段により前記第1スイッチをオン状態に
する直前の前記第1スイッチの他端の電位を前記測定回
路により測定する第4手段と、前記第3手段により前記
第1スイッチをオン状態にした後に前記第1スイッチの
他端の電位を前記測定回路により測定する第5手段と、
前記第1スイッチをオン状態にする直前の前記第1スイ
ッチの他端の電位及び前記第1スイッチをオン状態にし
た後の前記第1スイッチの他端の電位に基づいて、前記
画素容量の検査を行う第6手段とから構成される。
The control circuit turns on the first and third switches to apply a first potential Vp from the power supply to the drive electrode, and sets the drive electrode to the first potential Vp. Then, the first switch is turned off, the third switch is turned on, second means for applying a second potential Vs from the power supply to the other end of the first switch, and the drive electrode is connected to the first potential. Vp, the other end of the first switch is set to the second potential Vs, then the third switch is turned off, the third switch is turned on, and the third switch is turned on by the third means. Fourth means for measuring the potential of the other end of the first switch immediately before turning on by the measuring circuit, and the other end of the first switch after turning on the first switch by the third means. Measure the potential A fifth means for measuring the circuit,
Inspection of the pixel capacitance based on a potential at the other end of the first switch immediately before turning on the first switch and a potential at the other end of the first switch after turning on the first switch. And a sixth means for performing the following.

【0011】また、前記第4手段により測定された前記
第1スイッチをオン状態にする直前の前記第1スイッチ
の他端の電位をVとし、前記第5手段により測定され
た前記第1スイッチをオン状態にした後の前記第1スイ
ッチの他端の電位をVaとした場合に、Va[補正]=
Va+ΔV、ΔV=Vs−Vであり(ΔVはリ
ークによる電位の変動量)、前記第6手段は、前記Va
[補正]に基づいて、前記画素容量の検査を行う。
Further, the potential of the other end of the first switch immediately before turning on the first switch measured by the fourth means is VL, and the potential of the first switch measured by the fifth means is VL. When the potential of the other end of the first switch after turning on is Va, Va [correction] =
Va + [Delta] VL , [Delta] VL = Vs- VL ([Delta] VL is the amount of change in the potential due to leakage), and the sixth means includes the Va.
The pixel capacitance is inspected based on [correction].

【0012】前記制御回路は、さらに、前記第2スイッ
チをオフにした状態で前記第1乃至第6手段を動作さ
せ、このときに前記第6手段により求められるVa[補
正]を第3電位Va1[補正]とする第7手段と、前記
第2スイッチをオンにした状態で前記第1乃至第6手段
を動作させ、このときに前記第6手段により求められる
Va[補正]を第4電位Va2[補正]とする第8手段
と、前記第3電位と前記2電位の差ΔVs1及び前記第
4電位と前記2電位の差ΔVs2を計算し、これらΔV
s1及びΔVs2に基づいて前記画素容量を求める第9
手段とを備えている。
The control circuit further operates the first to sixth means in a state where the second switch is turned off, and at this time, Va [correction] obtained by the sixth means is changed to a third potential Va1. The seventh means to be [correction] and the first to sixth means are operated while the second switch is turned on. At this time, Va [correction] obtained by the sixth means is changed to a fourth potential Va2. Eighth means to be [correction], and a difference ΔVs1 between the third potential and the two potentials and a difference ΔVs2 between the fourth potential and the two potentials are calculated.
A ninth method for obtaining the pixel capacitance based on s1 and ΔVs2
Means.

【0013】本発明の画素容量検査装置は、第1スイッ
チと前記第1スイッチの一端に接続される駆動電極とか
ら構成される画素を有する被測定デバイスの前記駆動電
極に生じる画素容量Cpを検査する画素容量検査装置に
おいて、既知の基準容量ΔCsを有するキャパシタと、
前記キャパシタと前記第1スイッチの他端の間に接続さ
れる第2スイッチと、電源と、前記電源と前記第1スイ
ッチの他端の間に接続される第3スイッチと、前記第3
スイッチの両端の電位差を測定する測定回路と、前記第
1、第2及び第3スイッチ並びに前記電源を制御する制
御回路とを備えている。
A pixel capacitance inspection apparatus according to the present invention inspects a pixel capacitance Cp generated in a drive electrode of a device under test having a pixel including a first switch and a drive electrode connected to one end of the first switch. A capacitor having a known reference capacitance ΔCs;
A second switch connected between the capacitor and the other end of the first switch; a power supply; a third switch connected between the power supply and the other end of the first switch;
A measurement circuit for measuring a potential difference between both ends of the switch, and a control circuit for controlling the first, second, and third switches and the power supply are provided.

【0014】そして、前記制御回路は、前記第1及び第
3スイッチをオン状態にし、前記電源から前記駆動電極
に第1電位Vpを与える第1手段と、前記駆動電極を前
記第1電位Vpにした後、前記第1スイッチをオフ状
態、前記第3スイッチをオン状態にし、前記電源から前
記第1スイッチの他端に第2電位Vsを与える第2手段
と、前記駆動電極を前記第1電位Vp、前記第1スイッ
チの他端を第2電位Vsにした後、前記第3スイッチを
オフ状態、前記第1スイッチをオン状態にする第3手段
と、前記第3手段により前記第1スイッチをオン状態に
する直前の前記第1スイッチの他端の電位を測定する第
4手段と、前記第3手段により前記第1スイッチをオン
状態にした後に前記第3スイッチの両端の電位差を前記
測定回路により測定する第5手段と、前記第1スイッチ
をオン状態にする直前の前記第1スイッチの他端の電位
及び前記第1スイッチをオン状態にした後の前記第3ス
イッチの両端の電位差に基づいて、前記画素容量の検査
を行う第6手段とから構成される。
Then, the control circuit turns on the first and third switches, applies a first potential Vp from the power supply to the drive electrode, and sets the drive electrode to the first potential Vp. Then, the first switch is turned off, the third switch is turned on, second means for applying a second potential Vs from the power supply to the other end of the first switch, and the drive electrode is connected to the first potential. Vp, the other end of the first switch is set to the second potential Vs, then the third switch is turned off, the third switch is turned on, and the third switch is turned on by the third means. Fourth means for measuring the potential at the other end of the first switch immediately before turning on, and measuring the potential difference between both ends of the third switch after turning on the first switch by the third means. Measured by Fifth means, and a potential difference between the other end of the first switch immediately before turning on the first switch and a potential difference between both ends of the third switch after turning on the first switch. And a sixth means for inspecting the pixel capacitance.

【0015】また、前記第4手段により測定された前記
第1スイッチをオン状態にする直前の前記第1スイッチ
の他端の電位をVとし、前記第5手段により測定され
た前記第1スイッチをオン状態にした後の前記第3スイ
ッチの両端の電位差をΔVs’とした場合に、ΔVs=
ΔVs’+ΔV、ΔV=Vs−Vであり(ΔV
はリークによる電位の変動量)、前記第6手段は、前記
ΔVsに基づいて、前記画素容量の検査を行う。
In addition, the above-mentioned measured by the fourth means is
The first switch immediately before turning on the first switch;
Potential at the other end ofLAnd measured by the fifth means.
The third switch after the first switch has been turned on.
When the potential difference between both ends of the switch is ΔVs ′, ΔVs =
ΔVs ′ + ΔVL, ΔVL= Vs-VL(ΔV L
Is the amount of change in potential due to leakage),
The inspection of the pixel capacitance is performed based on ΔVs.

【0016】前記制御回路は、さらに、前記第2スイッ
チをオフにした状態で前記第1乃至第6手段を動作さ
せ、このときに前記第6手段により求められるΔVsを
ΔVs1とする第7手段と、前記第2スイッチをオンに
した状態で前記第1乃至第6手段を動作させ、このとき
に前記第6手段により求められるΔVsをΔVs2とす
る第8手段と、前記ΔVs1及び前記ΔVs2に基づい
て前記画素容量を求める第9手段とを備えている。
The control circuit further operates the first to sixth means with the second switch turned off, and at this time, a seventh means for setting ΔVs obtained by the sixth means to ΔVs1. Operating the first to sixth means in a state where the second switch is turned on, based on the eighth means for setting ΔVs obtained by the sixth means at this time to ΔVs2, and based on the ΔVs1 and ΔVs2 Ninth means for obtaining the pixel capacitance.

【0017】[0017]

【発明の実施の形態】以下、図面を参照しながら、リー
ク補正機能を有する本発明の画素容量検査装置について
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a pixel capacitance inspection apparatus having a leak correction function according to the present invention will be described in detail with reference to the drawings.

【0018】図1は、本発明の画素容量検査装置の第1
例を示している。本例の画素容量検査装置は、日本国特
許出願(特願平10−142663)に開示される画素
容量検査装置を改良したものである。
FIG. 1 shows a first embodiment of a pixel capacitance inspection apparatus according to the present invention.
An example is shown. The pixel capacitance inspection apparatus of this example is an improvement of the pixel capacitance inspection apparatus disclosed in Japanese Patent Application (Japanese Patent Application No. 10-142663).

【0019】被測定デバイス(ガラス基板)側におい
て、Cpは、画素容量、SW1は、TFT(Thin Film
Transistor)である。テスタ側において、ΔCsは、基
準容量、eは、電源、Vは、電圧計、SW2,SW3
は、スイッチである。Csは、配線容量であり、被測定
デバイス側の配線容量(画素容量以外の容量)及びテス
タ側の配線容量を含んでいる。
On the device to be measured (glass substrate) side, Cp is a pixel capacitance, and SW1 is a TFT (Thin Film).
Transistor). On the tester side, ΔCs is a reference capacitance, e is a power supply, V is a voltmeter, SW2, SW3
Is a switch. Cs is the wiring capacitance, and includes the wiring capacitance on the device under test side (capacity other than the pixel capacitance) and the wiring capacitance on the tester side.

【0020】画素容量Cpを求めることが目的であるか
ら、画素容量Cpは、未知である。また、配線容量Cs
も、未知である。基準容量ΔCsは、既知であり、例え
ば、50pF〜100pFの範囲内の所定値に設定され
る。電源eは、既知の電位Vp,Vsを生成する。電圧
計Vは、例えば、差動アンプから構成される。スイッチ
SW3は、例えば、フォトMOSスイッチから構成され
る。スイッチSW2は、フォトMOSスイッチでも、又
はアナログスイッチでもよい。
Since the purpose is to determine the pixel capacitance Cp, the pixel capacitance Cp is unknown. Also, the wiring capacitance Cs
Is also unknown. The reference capacitance ΔCs is known, and is set to a predetermined value within a range of 50 pF to 100 pF, for example. The power supply e generates known potentials Vp and Vs. The voltmeter V is composed of, for example, a differential amplifier. The switch SW3 is composed of, for example, a photo MOS switch. The switch SW2 may be a photo MOS switch or an analog switch.

【0021】制御装置11は、電源e、スイッチSW
1,SW2,SW3を制御する。本例の画素容量検査装
置は、既に出願済みの上記日本国特許出願の発明と比べ
ると、制御装置11の動作に特徴を有する。
The control device 11 includes a power supply e, a switch SW
1, SW2 and SW3 are controlled. The pixel capacitance inspection device of this example is characterized by the operation of the control device 11 compared to the invention of the Japanese patent application already filed.

【0022】以下、図2乃至図5の波形図を参照しなが
ら、図1の画素容量検査装置の動作について説明する。
1 will be described below with reference to the waveform diagrams of FIGS. 2 to 5. FIG.

【0023】1. 1回目の測定 まず、スイッチSW2をオフ状態にし、スイッチSW
1,SW3をオン状態にし、電源eにより電位Vpを生
成する。この時、A点及びB点の電位は、Vpとなる。
この後、スイッチSW1をオフ状態にする(図2の期間
)。
1. First measurement First, switch SW2 is turned off, and switch SW2 is turned off.
1, SW3 is turned on, and the potential Vp is generated by the power supply e. At this time, the potentials at the points A and B become Vp.
Thereafter, the switch SW1 is turned off (period in FIG. 2).

【0024】次に、電源eにより電位Vsを生成し、B
点の電位をVsにする。この後、スイッチSW3をオフ
状態にする(図2の期間)。
Next, the potential Vs is generated by the power source e,
The potential at the point is set to Vs. Thereafter, the switch SW3 is turned off (period in FIG. 2).

【0025】さらに、この後、スイッチSW1をオン状
態にする。この時、A点の電位とB点の電位が平均化か
つ同一化される。そして、A点(及びB点)の電位、具
体的には、A点(及びB点)の電位とC点の電位(接地
電位)の電位差(電圧)を電圧計Vにより測定する(図
2の期間)。
After that, the switch SW1 is turned on. At this time, the potential at point A and the potential at point B are averaged and equalized. Then, the potential at point A (and point B), specifically, the potential difference (voltage) between the potential at point A (and point B) and the potential at point C (ground potential) is measured with a voltmeter V (FIG. 2). Period).

【0026】A点(及びB点)の電位Va1は、 Va1 = (Cs・Vs+Cp・Vp)/(Cs+Cp) …(1) となる。The potential Va1 at the point A (and the point B) is as follows: Va1 = (Cs.Vs + Cp.Vp) / (Cs + Cp) (1)

【0027】また、Va1とVsの差ΔVs1は、 ΔVs1 = Va1−Vs = {(Cs・Vs+Cp・Vp)/(Cs+Cp)}−Vs = (Cp・Vp−Cp・Vs)/(Cs+Cp) = (Cp/Cs)・(Vp−Vs) …(2) となる。但し、Cs>>Cpである。The difference ΔVs1 between Va1 and Vs is given by: ΔVs1 = Va1-Vs = {(Cs · Vs + Cp · Vp) / (Cs + Cp)} − Vs = (Cp · Vp−Cp · Vs) / (Cs + Cp) = ( Cp / Cs) · (Vp−Vs) (2) However, Cs >> Cp.

【0028】ここで、期間から期間へ移る時点につ
いて検討する。
Here, the time when the period shifts from the period to the period will be examined.

【0029】図3に示すように、期間から期間へ移
る際、まず、スイッチSW3がオフ状態になり、B点が
電源eから切り離され、この後、スイッチSW1がオン
状態になり、A点とB点が短絡される。つまり、スイッ
チSW1,SW3が共にオン状態にならないように、ス
イッチSW3をオフ状態にしてからスイッチSW1をオ
ン状態にするまで、一定の期間Tを確保するようにして
いる。
As shown in FIG. 3, when the period shifts from one period to another, first, the switch SW3 is turned off, the point B is disconnected from the power supply e, and thereafter, the switch SW1 is turned on, and the point A and the point A are turned off. Point B is short-circuited. That is, a certain period T is secured from the time when the switch SW3 is turned off to the time when the switch SW1 is turned on so that the switches SW1 and SW3 are not both turned on.

【0030】しかし、この期間Tにおいて、B点の電位
が、リークにより、Vsから所定量ΔV1だけ低下す
る(電荷量が減る)場合がある。
However, in this period T, the potential at the point B may decrease from Vs by a predetermined amount ΔV L1 (the charge amount decreases) due to leakage.

【0031】この場合、期間においてA点とB点を短
絡したときのA点(及びB点)の電位Va1、即ち、電
圧計Vにより測定される電位は、当然に、リークによる
誤差ΔV1を含んでいる。
In this case, the potential Va1 at the point A (and the point B) when the point A and the point B are short-circuited in the period, that is, the potential measured by the voltmeter V naturally has an error ΔV L1 due to leakage. Contains.

【0032】そこで、本発明では、スイッチSW1をオ
ン状態にする直前のB点の電位V1を電圧計Vにより
測定するようにする。つまり、スイッチSW1をオン状
態にする直前のB点の電位V1を計測することによ
り、制御回路11においてリークによる誤差ΔV
(=Vs−V1)を、計算により求めることができ
る。
Therefore, in the present invention, the potential V L1 at the point B immediately before the switch SW1 is turned on is measured by the voltmeter V. That is, by measuring the potential V L1 at the point B immediately before the switch SW1 is turned on, the control circuit 11 causes the error ΔV L 1 due to leakage to occur.
(= Vs-V L 1), and can be obtained by calculation.

【0033】従って、リーク補正されたA点(及びB
点)の電位Va1[補正]は、 Va1[補正] = Va1 + ΔV1 …(1)’ となる。
Therefore, the leak corrected point A (and B)
The potential Va1 [correction] of (point) is Va1 [correction] = Va1 + ΔV L1 (1) '.

【0034】また、Va1[補正]とVsの差ΔVs1
は、 ΔVs1 = Va1[補正]−Vs = Va1+ΔV1−Vs = {(Cs・Vs+Cp・Vp)/(Cs+Cp)}+ΔV1−Vs = {(Cp・Vp−Cp・Vs)/(Cs+Cp)}+ΔV1 = {(Cp/Cs)・(Vp−Vs)}+ΔV1 …(2)’ となる。但し、Cs>>Cpである。
The difference ΔVs1 between Va1 [correction] and Vs
Is, ΔVs1 = Va1 [Correction] -Vs = Va1 + ΔV L 1 -Vs = {(Cs · Vs + Cp · Vp) / (Cs + Cp)} + ΔV L 1-Vs = {(Cp · Vp-Cp · Vs) / (Cs + Cp) } + ΔV L 1 = {(Cp / Cs) · (Vp−Vs)} + ΔV L 1 (2) ′. However, Cs >> Cp.

【0035】2. 2回目の測定 1回目の測定では、スイッチSW2を常にオフ状態にし
ておいたが、2回目の測定では、スイッチSW2を常に
オン状態にしておく。
2. Second measurement In the first measurement, the switch SW2 is always off, but in the second measurement, the switch SW2 is always on.

【0036】まず、スイッチSW1,SW2,SW3を
それぞれオン状態にし、電源eにより電位Vpを生成す
る。この時、A点及びB点の電位は、Vpとなる。この
後、スイッチSW1をオフ状態にする(図4の期間
)。
First, the switches SW1, SW2, and SW3 are turned on, and the potential Vp is generated by the power supply e. At this time, the potentials at the points A and B become Vp. Thereafter, the switch SW1 is turned off (period in FIG. 4).

【0037】次に、電源eにより電位Vsを生成し、B
点の電位をVsにする。この後、スイッチSW3をオフ
状態にする(図4の期間)。
Next, a potential Vs is generated by the power source e,
The potential at the point is set to Vs. Thereafter, the switch SW3 is turned off (period in FIG. 4).

【0038】さらに、この後、スイッチSW1をオン状
態にする。この時、A点の電位とB点の電位が平均化か
つ同一化される。そして、A点(及びB点)の電位、具
体的には、A点(及びB点)の電位とC点の電位(接地
電位)の電位差(電圧)を電圧計Vにより測定する(図
4の期間)。
After that, the switch SW1 is turned on. At this time, the potential at point A and the potential at point B are averaged and equalized. Then, the potential at point A (and point B), specifically, the potential difference (voltage) between the potential at point A (and point B) and the potential at point C (ground potential) is measured with a voltmeter V (FIG. 4). Period).

【0039】A点(及びB点)の電位Va2は、 Va2 = {(Cs+ΔCs)・Vs+Cp・Vp} /{(Cs+ΔCs)+Cp} …(3) となる。The potential Va2 at point A (and point B) is as follows: Va2 = {(Cs + ΔCs) · Vs + Cp · Vp} / {(Cs + ΔCs) + Cp} (3)

【0040】また、Va2とVsの差ΔVs2は、 ΔVs2 = Va2−Vs = [{(Cs+ΔCs)・Vs+Cp・Vp} /{(Cs+ΔCs)+Cp}]−Vs = (Cp・Vp−Cp・Vs)/(Cs+ΔCs+Cp) = {Cp/(Cs+ΔCs)}・(Vp−Vs) …(4) となる。但し、Cs>>Cpである。The difference ΔVs2 between Va2 and Vs is given by ΔVs2 = Va2−Vs = [{(Cs + ΔCs) · Vs + Cp · Vp} / {(Cs + ΔCs) + Cp}] − Vs = (Cp · Vp−Cp · Vs) / (Cs + ΔCs + Cp) = {Cp / (Cs + ΔCs)} · (Vp−Vs) (4) However, Cs >> Cp.

【0041】ここで、期間から期間へ移る時点につ
いて検討する。
Here, the time when the period shifts from the period to the period will be examined.

【0042】図5に示すように、期間から期間へ移
る際、まず、スイッチSW3がオフ状態になり、B点が
電源eから切り離され、この後、スイッチSW1がオン
状態になり、A点とB点が短絡される。つまり、スイッ
チSW1,SW3が共にオン状態にならないように、ス
イッチSW3をオフ状態にしてからスイッチSW1をオ
ン状態にするまで、一定の期間Tを確保するようにして
いる。
As shown in FIG. 5, when the period shifts from the period to the period, first, the switch SW3 is turned off, the point B is disconnected from the power supply e, and thereafter, the switch SW1 is turned on, and the point A Point B is short-circuited. That is, a certain period T is secured from the time when the switch SW3 is turned off to the time when the switch SW1 is turned on so that the switches SW1 and SW3 are not both turned on.

【0043】しかし、この期間Tにおいて、B点の電位
が、リークにより、Vsから所定量ΔV2だけ低下す
る(電荷量が減る)場合がある。
However, during this period T, the potential at the point B may decrease from Vs by a predetermined amount ΔV L2 (the charge amount decreases) due to leakage.

【0044】この場合、期間においてA点とB点を短
絡したときのA点(及びB点)の電位Va2、即ち、電
圧計Vにより測定される電位は、当然に、リークによる
誤差ΔV2を含んでいる。
In this case, the potential Va2 at the point A (and the point B) when the point A and the point B are short-circuited in the period, that is, the potential measured by the voltmeter V naturally has an error ΔV L2 due to leakage. Contains.

【0045】そこで、本発明では、スイッチSW1をオ
ン状態にする直前のB点の電位V2を電圧計Vにより
測定するようにする。つまり、スイッチSW1をオン状
態にする直前のB点の電位V2を計測することによ
り、制御回路11においてリークによる誤差ΔV
(=Vs−V2)を、計算により求めることができ
る。
Therefore, in the present invention, the potential V L2 at the point B immediately before the switch SW1 is turned on is measured by the voltmeter V. That is, by measuring the potential V L2 at the point B immediately before the switch SW1 is turned on, the control circuit 11 causes the error ΔV L2 due to the leakage.
The (= Vs-V L 2) , can be obtained by calculation.

【0046】従って、リーク補正されたA点(及びB
点)の電位Va2[補正]は、 Va2[補正] = Va2 + ΔV2 …(3)’ となる。
Therefore, the leak corrected point A (and B)
The potential Va2 [correction] of (point) is Va2 [correction] = Va2 + ΔV L2 (3) ′.

【0047】また、Va2[補正]とVsの差ΔVs2
は、 ΔVs2 = Va2[補正]−Vs = Va2+ΔV2−Vs = [{(Cs+ΔCs)・Vs+Cp・Vp} /{(Cs+ΔCs)+Cp}]+ΔV2−Vs = {(Cp・Vp−Cp・Vs)/(Cs+ΔCs+Cp)} +ΔV2 = [{Cp/(Cs+ΔCs)}・(Vp−Vs)] +ΔV2 …(4)’ となる。但し、Cs>>Cpである。
The difference ΔVs2 between Va2 [correction] and Vs
ΔVs2 = Va2 [correction] −Vs = Va2 + ΔV L2 −Vs = [{(Cs + ΔCs) · Vs + Cp · Vp} / V (Cs + ΔCs) + Cp}] + ΔV L2 −Vs = {(Cp · Vp−Cp · Vs ) / (Cs + ΔCs + Cp)} + ΔV L2 = [{Cp / (Cs + ΔCs)}} (Vp−Vs)] + ΔV L 2 (4) ′. However, Cs >> Cp.

【0048】3. 画素容量Cpの検査 上記(2)’式を変形すると、 Cs = {Cp(Vp−Vs)/(ΔVs1−ΔV1)} …(5) となる。3. Inspection of Pixel Capacitance Cp When the above equation (2) ′ is modified, Cs = {Cp (Vp−Vs) / (ΔVs1−ΔV L1 )} (5)

【0049】上記(4)’式を変形すると、 Cs = {Cp(Vp−Vs)/(ΔVs2−ΔV2)}−ΔCs …(6) となる。[0049] By modifying the (4) 'equation, Cs = {Cp (Vp- Vs) / (ΔVs2-ΔV L 2)} - ΔCs ... a (6).

【0050】従って、上記(5)式及び(6)式より、
Csを消去すると、 Cp = {ΔCs・(ΔVs1−ΔV1)・(ΔVs2−ΔV2)} /[(Vp−Vs)・{(ΔVs1−ΔV1) −(ΔVs2−ΔV2)}] …(7) となる。
Therefore, from the above equations (5) and (6),
Clearing the Cs, Cp = {ΔCs · ( ΔVs1-ΔV L 1) · (ΔVs2-ΔV L 2)} / [(Vp-Vs) · {(ΔVs1-ΔV L 1) - (ΔVs2-ΔV L 2) }] (7)

【0051】そして、ΔV1及びΔV2は、上述の
2回の測定において電圧計Vにより得られる値V1,
2を用いて、制御回路における計算Vs−V1,
Vs−V2により求める。ΔVs1及びΔVs2は、
上述の2回の測定において電圧計Vにより得られる値V
a1,Va2を用いて、制御回路における計算Va1−
Vs,Va2−Vsにより求める。また、ΔCs、V
p、Vsは、既知である。従って、上記(7)式より、
画素容量Cpを求めることができる。
[0051] Then, [Delta] V L 1 and [Delta] V L 2, the value V L 1 obtained by the voltmeter V in two measurements of the above,
With V L 2, calculated in the control circuit Vs-V L 1,
Determined by Vs-V L 2. ΔVs1 and ΔVs2 are
The value V obtained by the voltmeter V in the above two measurements
The calculation Va1- in the control circuit is performed using a1 and Va2.
Vs, Va2-Vs. ΔCs, V
p and Vs are known. Therefore, from the above equation (7),
The pixel capacitance Cp can be obtained.

【0052】なお、被測定デバイス(ガラス基板)上の
各画素の画素容量Cpが、既定範囲内に収まっていれ
ば、良品と判断し、既定範囲から外れていれば、不良品
と判断する。
If the pixel capacitance Cp of each pixel on the device under test (glass substrate) falls within a predetermined range, it is determined to be non-defective, and if it is outside the predetermined range, it is determined to be defective.

【0053】4. 断線、短絡の検査 上述の1回目の測定又は2回目の測定において、
(2)’式又は(4)’式により検査することができ
る。
4. Inspection of disconnection and short circuit In the first measurement or the second measurement described above,
The inspection can be performed by the expression (2) ′ or the expression (4) ′.

【0054】・ ΔVs1又はΔVs2が0又はその近
傍のとき(ΔV1及びΔV2はほぼ0であると仮定
する) 画素容量Cpが0であることを意味している。つまり、
駆動電極とTFTが断線しているか、又は駆動電極が存
在しないことを意味している(いわゆる“容量抜け”と
いう不良)。
Means that [0054] · DerutaVs1 or when ΔVs2 is 0 or near ([Delta] V L 1 and [Delta] V L 2 it is assumed that almost 0) pixel capacitance Cp is zero. That is,
This means that the drive electrode and the TFT are disconnected, or that the drive electrode does not exist (a so-called "capacity loss" defect).

【0055】・ ΔVs1又はΔVs2が既定値を大き
く上回っているとき 画素容量Cpが既定値を大きく上回っているということ
は、製造時における画素容量Cpのバラツキを意味して
いるのではなく、画素容量Cpの本質的な欠陥、例え
ば、隣接する駆動電極が互いに短絡しているというよう
な不良を意味している。
When ΔVs1 or ΔVs2 greatly exceeds the predetermined value. The fact that the pixel capacitance Cp greatly exceeds the predetermined value does not mean a variation in the pixel capacitance Cp at the time of manufacturing, but rather the pixel capacitance. This means an intrinsic defect of Cp, for example, a defect such that adjacent drive electrodes are short-circuited to each other.

【0056】5. 駆動電極におけるリークの検査 上述の1回目の測定又は2回目の測定において、
(2)’式又は(4)’式により検査することができ
る。
5. Inspection of Leak in Drive Electrode In the first measurement or the second measurement described above,
The inspection can be performed by the expression (2) ′ or the expression (4) ′.

【0057】但し、上述の1回目の測定又は2回目の測
定において、A点をVpにし、スイッチSW1をオフ状
態にした後、この状態を一定時間維持することが必要で
ある。具体的には、この一定時間は、1フレーム時間に
設定される。
However, in the above-described first or second measurement, it is necessary to maintain this state for a certain period of time after the point A is set to Vp and the switch SW1 is turned off. Specifically, this fixed time is set to one frame time.

【0058】駆動電極におけるリークが多い場合(リー
ク不良のとき)には、A点の電位Vpは、次第に低下し
ていき、最悪の場合には、0Vになる。この場合は、上
述の“容量抜け”と同じく、ΔVs1又はΔVs2は、
0又はその近傍となる。
When there is a large amount of leakage at the drive electrode (when there is a leakage failure), the potential Vp at the point A gradually decreases, and in the worst case, becomes 0V. In this case, ΔVs1 or ΔVs2 is equal to “capacity loss” described above.
It becomes 0 or its vicinity.

【0059】一方、駆動電極におけるリークがない場合
は、1フレーム時間が経過しても、A点の電位は、Vp
又はその近傍にある。
On the other hand, when there is no leakage at the drive electrode, the potential at the point A remains at Vp even if one frame time elapses.
Or in the vicinity thereof.

【0060】図6は、本発明の画素容量検査装置の第2
例を示している。本発明の画素容量検査装置の特徴は、
電圧計VがスイッチSW3の両端に接続されている点に
ある。即ち、電圧計Vは、スイッチSW3の両端の電位
差(電圧)を検出できるようになっている。
FIG. 6 shows a second example of the pixel capacitance inspection apparatus according to the present invention.
An example is shown. The feature of the pixel capacitance inspection device of the present invention is that
The point is that the voltmeter V is connected to both ends of the switch SW3. That is, the voltmeter V can detect a potential difference (voltage) between both ends of the switch SW3.

【0061】本例の画素容量検査装置によれば、電圧計
VをスイッチSW3の両端に接続することにより、画素
容量の良否を判断するために必要な値ΔVs1(=Va
1−Vs),ΔVs2(=Va2−Vs)を、計算では
なく、電圧計により直ちに得ることができる。従って、
TFT液晶ディスプレイの画素容量の検査時間を短縮す
ることができる。
According to the pixel capacitance inspection apparatus of this embodiment, by connecting the voltmeter V to both ends of the switch SW3, the value ΔVs1 (= Va1) necessary for judging the quality of the pixel capacitance is obtained.
1−Vs) and ΔVs2 (= Va2−Vs) can be obtained immediately by a voltmeter, not by calculation. Therefore,
The inspection time of the pixel capacitance of the TFT liquid crystal display can be reduced.

【0062】被測定デバイス(ガラス基板)側におい
て、Cpは、画素容量、SW1は、TFT(Thin Film
Transistor)である。テスタ側において、ΔCsは、基
準容量、eは、電源、Vは、電圧計、SW2,SW3
は、スイッチである。Csは、配線容量であり、被測定
デバイス側の配線容量(画素容量以外の容量)及びテス
タ側の配線容量を含んでいる。
On the device to be measured (glass substrate) side, Cp is a pixel capacitance, and SW1 is a TFT (Thin Film).
Transistor). On the tester side, ΔCs is a reference capacitance, e is a power supply, V is a voltmeter, SW2, SW3
Is a switch. Cs is the wiring capacitance, and includes the wiring capacitance on the device under test side (capacity other than the pixel capacitance) and the wiring capacitance on the tester side.

【0063】画素容量Cpを求めることが目的であるか
ら、画素容量Cpは、未知である。また、配線容量Cs
も、未知である。基準容量ΔCsは、既知であり、例え
ば、50pF〜100pFの範囲内の所定値に設定され
る。電源eは、既知の電位Vp,Vsを生成する。電圧
計Vは、例えば、差動アンプから構成される。スイッチ
SW3は、例えば、フォトMOSスイッチから構成され
る。スイッチSW2は、フォトMOSスイッチでも、又
はアナログスイッチでもよい。制御装置11は、電源
e、スイッチSW1,SW2,SW3を制御する。
Since the purpose is to determine the pixel capacitance Cp, the pixel capacitance Cp is unknown. Also, the wiring capacitance Cs
Is also unknown. The reference capacitance ΔCs is known, and is set to a predetermined value within a range of 50 pF to 100 pF, for example. The power supply e generates known potentials Vp and Vs. The voltmeter V is composed of, for example, a differential amplifier. The switch SW3 is composed of, for example, a photo MOS switch. The switch SW2 may be a photo MOS switch or an analog switch. The control device 11 controls the power supply e and the switches SW1, SW2, SW3.

【0064】以下、図7乃至図10の波形図を参照しな
がら、図6の画素容量検査装置の動作について説明す
る。
The operation of the pixel capacitance inspection apparatus of FIG. 6 will be described below with reference to the waveform diagrams of FIGS. 7 to 10.

【0065】1. 1回目の測定 まず、スイッチSW2をオフ状態にし、スイッチSW
1,SW3をオン状態にし、電源eにより電位Vpを生
成する。この時、A点及びB点の電位は、Vpとなる。
この後、スイッチSW1をオフ状態にする(図7の期間
)。
1. First measurement First, switch SW2 is turned off, and switch SW2 is turned off.
1, SW3 is turned on, and the potential Vp is generated by the power supply e. At this time, the potentials at the points A and B become Vp.
Thereafter, the switch SW1 is turned off (period in FIG. 7).

【0066】次に、電源eにより電位Vsを生成し、B
点の電位をVsにする。この後、スイッチSW3をオフ
状態にする(図7の期間)。
Next, the potential Vs is generated by the power source e,
The potential at the point is set to Vs. Thereafter, the switch SW3 is turned off (period in FIG. 7).

【0067】さらに、この後、スイッチSW1をオン状
態にする。この時、A点の電荷とB点の電荷が交じり合
い、A点の電位とB点の電位が平均化かつ同一化される
(図7の期間)。
Then, the switch SW1 is turned on. At this time, the electric charge at the point A and the electric charge at the point B mix, and the electric potential at the point A and the electric potential at the point B are averaged and equalized (period in FIG. 7).

【0068】ここで、A点(及びB点)の電位Va1
は、上記(1)式で表すことができる。また、D点の電
位は、電源VによりVsに維持されている。つまり、ス
イッチSW3の両端の電位差は、ΔVs1’(=Va1
−Vs)となっている。
Here, the potential Va1 at point A (and point B)
Can be represented by the above formula (1). The potential at point D is maintained at Vs by the power supply V. That is, the potential difference between both ends of the switch SW3 is ΔVs1 ′ (= Va1
−Vs).

【0069】リーク補正を行わない場合は、このΔVs
1’を、上記(2)式におけるΔVs1としてそのまま
用いることができる。一方、リーク補正を行う場合に
は、ΔVs1’にリークによる誤差ΔV1を加えたも
のを、上記(2)式におけるΔVs1として用いる。即
ち、 ΔVs1 = ΔVs1’+ΔV1 …(8) となる。
When leak correction is not performed, ΔVs
1 ′ can be used as it is as ΔVs1 in the above equation (2). On the other hand, when performing leak correction, a value obtained by adding an error ΔV L1 due to leak to ΔVs1 ′ is used as ΔVs1 in the above equation (2). That is, ΔVs1 = ΔVs1 ′ + ΔV L1 (8)

【0070】なお、ΔVs1’は、スイッチSW3の両
端に生じる電位差(電圧)として、直ちに電圧計Vによ
り求めることができる。また、ΔV1は、上述の第1
例と同様に、Vs−V1を計算することにより求める
ことができる。
Note that ΔVs1 ′ can be immediately obtained by the voltmeter V as a potential difference (voltage) generated at both ends of the switch SW3. ΔV L 1 is equal to the above-described first value.
As in the example, it can be determined by calculating the Vs-V L 1.

【0071】また、V1は、例えば、上述の第1例と
同様に、B点とC点の間に新規に電圧計を接続すること
により容易に求めることができる。また、V1は、例
えば、V1を測定するときに、D点を接地電位にする
ことにより、B点とC点の間に新規に電圧計を接続しな
くても、電圧計Vにより容易に測定できる。
Further, V L 1 can be easily obtained by newly connecting a voltmeter between points B and C, for example, as in the first example described above. Also, V L 1 is, for example, when measuring the V L 1, by the point D to the ground potential, without connecting a new voltmeter between points B and C, voltmeter V Can be measured more easily.

【0072】2. 2回目の測定 1回目の測定では、スイッチSW2を常にオフ状態にし
ていたが、2回目の測定では、スイッチSW2を常にオ
ン状態にしておく。
2. Second measurement In the first measurement, the switch SW2 is always off, but in the second measurement, the switch SW2 is always on.

【0073】まず、スイッチSW1,SW2,SW3を
それぞれオン状態にし、電源eにより電位Vpを生成す
る。この時、A点及びB点の電位は、Vpとなる。この
後、スイッチSW1をオフ状態にする(図9の期間
)。
First, the switches SW1, SW2, and SW3 are turned on, and the potential Vp is generated by the power supply e. At this time, the potentials at the points A and B become Vp. Thereafter, the switch SW1 is turned off (period in FIG. 9).

【0074】次に、電源eにより電位Vsを生成し、B
点の電位をVsにする。この後、スイッチSW3をオフ
状態にする(図9の期間)。
Next, the potential Vs is generated by the power source e,
The potential at the point is set to Vs. Thereafter, the switch SW3 is turned off (period in FIG. 9).

【0075】さらに、この後、スイッチSW1をオン状
態にする。この時、A点の電荷とB点の電荷が交じり合
い、A点の電位とB点の電位が平均化かつ同一化される
(図9の期間)。
After that, the switch SW1 is turned on. At this time, the electric charge at the point A and the electric charge at the point B mix, and the electric potential at the point A and the electric potential at the point B are averaged and equalized (period in FIG. 9).

【0076】ここで、A点(及びB点)の電位Va2
は、上記(3)式で表すことができる。また、D点の電
位は、電源VによりVsに維持されている。つまり、ス
イッチSW3の両端の電位差は、ΔVs2’(=Va2
−Vs)となっている。
Here, the potential Va2 at point A (and point B)
Can be represented by the above equation (3). The potential at point D is maintained at Vs by the power supply V. That is, the potential difference between both ends of the switch SW3 is ΔVs2 ′ (= Va2
−Vs).

【0077】リーク補正を行わない場合は、このΔVs
2’を、上記(4)式におけるΔVs2としてそのまま
用いることができる。一方、リーク補正を行う場合に
は、ΔVs2’にリークによる誤差ΔV2を加えたも
のを、上記(4)式におけるΔVs2として用いる。即
ち、 ΔVs2 = ΔVs2’+ΔV2 …(9) となる。
When leak correction is not performed, ΔVs
2 ′ can be used as it is as ΔVs2 in the above equation (4). On the other hand, when the leak correction is performed, a value obtained by adding the error ΔV L2 due to the leak to ΔVs2 ′ is used as ΔVs2 in the above equation (4). That is, ΔVs2 = ΔVs2 ′ + ΔV L2 (9).

【0078】なお、ΔVs2’は、スイッチSW3の両
端に生じる電位差(電圧)として、直ちに電圧計Vによ
り求めることができる。また、ΔV2は、上述の第1
例と同様に、Vs−V2を計算することにより求める
ことができる。
Note that ΔVs2 ′ can be immediately obtained by the voltmeter V as a potential difference (voltage) generated between both ends of the switch SW3. Further, ΔV L2 is equal to the above-described first value.
As in the example, it can be determined by calculating the Vs-V L 2.

【0079】また、V2は、例えば、上述の第1例と
同様に、B点とC点の間に新規に電圧計を接続すること
により容易に求めることができる。また、V2は、例
えば、V2を測定するときに、D点を接地電位にする
ことにより、B点とC点の間に新規に電圧計を接続しな
くても、電圧計Vにより容易に測定できる。
V L 2 can be easily obtained by newly connecting a voltmeter between points B and C, for example, as in the first example. Also, V L 2 is, for example, when measuring the V L 2, by the ground potential point D, without connecting a new voltmeter between points B and C, voltmeter V Can be measured more easily.

【0080】3. 画素容量Cpの検査 上記(7)式により求めることができる。なお、上記
(7)式は、以下の通りである。 Cp = {ΔCs・(ΔVs1−ΔV1)・(ΔVs2−ΔV2)} /[(Vp−Vs)・{(ΔVs1−ΔV1) −(ΔVs2−ΔV2)}] …(7) ここで、ΔV1及びΔV2は、上述の2回の測定に
おいて、例えば、電圧計Vにより得られる値V1,V
2を用いて計算により求める。ΔVs1及びΔVs2
は、上述の2回の測定において電圧計Vにより直ちに得
ることができる。また、ΔCs、Vp、Vsは、既知で
ある。従って、上記(7)式より、画素容量Cpを求め
ることができる。
3. Inspection of Pixel Capacitance Cp It can be obtained by the above equation (7). The above equation (7) is as follows. Cp = {ΔCs · (ΔVs1- ΔV L 1) · (ΔVs2-ΔV L 2)} / [(Vp-Vs) · {(ΔVs1-ΔV L 1) - (ΔVs2-ΔV L 2)}] ... (7 Here, ΔV L1 and ΔV L2 are, for example, the values V L1 and V obtained by the voltmeter V in the above two measurements.
It is determined by calculation using L2 . ΔVs1 and ΔVs2
Can be obtained immediately by the voltmeter V in the two measurements described above. Further, ΔCs, Vp, and Vs are known. Therefore, the pixel capacitance Cp can be obtained from the above equation (7).

【0081】被測定デバイスの各画素の画素容量Cp
が、既定範囲内に収まっていれば、良品と判断し、既定
範囲から外れていれば、不良品と判断する。
The pixel capacitance Cp of each pixel of the device under test
However, if it falls within the predetermined range, it is determined to be non-defective, and if it is out of the predetermined range, it is determined to be defective.

【0082】4. 断線、短絡の検査 上述の1回目の測定又は2回目の測定において、電圧計
Vにより得られる値ΔVs1,ΔVs2により直ちに検
査することができる。
4. Inspection of disconnection and short circuit In the first measurement or the second measurement described above, an inspection can be immediately performed using the values ΔVs1 and ΔVs2 obtained by the voltmeter V.

【0083】・ ΔVs1又はΔVs2が0又はその近
傍のとき(ΔV1,ΔV2がほぼ0であると仮定す
る) 画素容量Cpが0であることを意味している。つまり、
駆動電極とTFTが断線しているか、又は駆動電極が存
在しないことを意味している(いわゆる“容量抜け”と
いう不良)。
[0083] · DerutaVs1 or when ΔVs2 is 0 or near (ΔV L 1, assumed to be [Delta] V L 2 is approximately 0) pixel capacitance Cp is meant to be 0. That is,
This means that the drive electrode and the TFT are disconnected, or that the drive electrode does not exist (a so-called "capacity loss" defect).

【0084】・ ΔVs1又はΔVs2が既定値を大き
く上回っているとき 画素容量Cpが既定値を大きく上回っているということ
は、製造時における画素容量Cpのバラツキを意味して
いるのではなく、画素容量Cpの本質的な欠陥、例え
ば、隣接する駆動電極が互いに短絡しているというよう
な不良を意味している。
When ΔVs1 or ΔVs2 greatly exceeds the predetermined value. The fact that the pixel capacitance Cp greatly exceeds the predetermined value does not mean a variation in the pixel capacitance Cp at the time of manufacturing, but rather the pixel capacitance. This means an intrinsic defect of Cp, for example, a defect such that adjacent drive electrodes are short-circuited to each other.

【0085】5. 駆動電極におけるリークの検査 上述の1回目の測定又は2回目の測定において、電圧計
Vにより得られる値ΔVs1,ΔVs2により直ちに検
査することができる。
5. Inspection of Leak in Drive Electrode In the above-described first measurement or second measurement, it is possible to immediately inspect using the values ΔVs1 and ΔVs2 obtained by the voltmeter V.

【0086】但し、上述の1回目の測定又は2回目の測
定において、A点をVpにし、スイッチSW1をオフ状
態にした後、この状態を一定時間維持することが必要で
ある。具体的には、この一定時間は、1フレーム時間に
設定される。
However, in the above-described first measurement or second measurement, it is necessary to keep point A at Vp, turn off switch SW1, and maintain this state for a certain period of time. Specifically, this fixed time is set to one frame time.

【0087】駆動電極におけるリークが多い場合(リー
ク不良のとき)には、A点の電位Vpは、次第に低下し
ていき、最悪の場合には、0Vになる。この場合は、上
述の“容量抜け”と同じく、電圧計Vにより得られる値
ΔVs1,ΔVs2は、0又はその近傍となる。
When there is a large amount of leakage at the drive electrode (when there is a leakage failure), the potential Vp at the point A gradually decreases, and in the worst case, becomes 0V. In this case, the values ΔVs1 and ΔVs2 obtained by the voltmeter V are 0 or near the same as in the above “capacity loss”.

【0088】一方、駆動電極におけるリークがない場合
は、1フレーム時間が経過しても、A点の電位は、Vp
又はその近傍にある。従って、電圧計Vにより得られる
値ΔVs1,ΔVs2が、0又はその近傍となることは
ない。
On the other hand, if there is no leakage at the drive electrode, the potential at point A remains at Vp even after one frame time has elapsed.
Or in the vicinity thereof. Therefore, the values ΔVs1 and ΔVs2 obtained by the voltmeter V do not become 0 or near.

【0089】[0089]

【発明の効果】以上、説明したように、本発明の画素容
量検査装置によれば、スイッチSW3をオフ状態にした
後、スイッチSW1をオン状態にする直前に、B点の電
位V1,V2を測定し、このV1,V2に基づ
いて、リーク補正における補正値ΔV1(Vs−V
1),ΔV2(=Vs−V2)を得ている。この補
正値を、上記(1)’式及び上記(3)’式に示すよう
に、Va1,Va2に加えることにより(第1例)、ま
た、上記(8)式及び(9)式に示すように、ΔVs
1’,ΔVs2’に加えることにより(第2例)、画素
容量の検査を正確に行うことができるようになる。
As described above, according to the pixel capacitance inspection apparatus of the present invention, immediately after the switch SW3 is turned off and immediately before the switch SW1 is turned on, the potential V L1,1 at the point B is obtained. measuring the V L 2, on the basis of the V L 1, V L 2, the correction value in the leak correction ΔV L 1 (Vs-V L
1), to obtain [Delta] V L 2 a (= Vs-V L 2) . This correction value is added to Va1 and Va2 as shown in the above equations (1) ′ and (3) ′ (first example), and is also shown in the above equations (8) and (9). Thus, ΔVs
By adding to 1 ′ and ΔVs2 ′ (second example), the inspection of the pixel capacitance can be performed accurately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の画素容量検査装置の第1例を示す図。FIG. 1 is a diagram showing a first example of a pixel capacitance inspection device of the present invention.

【図2】図1の装置の動作を示す図。FIG. 2 is a diagram showing the operation of the apparatus of FIG.

【図3】図1の装置の動作を示す図。FIG. 3 is a diagram showing the operation of the apparatus of FIG. 1;

【図4】図1の装置の動作を示す図。FIG. 4 is a diagram showing the operation of the device of FIG. 1;

【図5】図1の装置の動作を示す図。FIG. 5 is a diagram showing the operation of the device of FIG. 1;

【図6】本発明の画素容量検査装置の第2例を示す図。FIG. 6 is a diagram showing a second example of the pixel capacitance inspection device of the present invention.

【図7】図6の装置の動作を示す図。FIG. 7 is a diagram showing the operation of the device of FIG. 6;

【図8】図6の装置の動作を示す図。FIG. 8 is a diagram showing the operation of the device of FIG. 6;

【図9】図6の装置の動作を示す図。FIG. 9 is a diagram showing the operation of the device of FIG. 6;

【図10】図6の装置の動作を示す図。FIG. 10 is a diagram showing the operation of the device of FIG. 6;

【図11】TFT液晶ディスプレイの液晶パネルの一例
を示す図。
FIG. 11 illustrates an example of a liquid crystal panel of a TFT liquid crystal display.

【符号の説明】[Explanation of symbols]

11 :制御回路、 e :電源、 SW1 :スイッチ(TF
T)、 SW2,SW3 :テスタ側スイッチ、 Cp :画素容量、 Cs :配線容量、 ΔCs :基準容量、 V :電圧計。
11: control circuit, e: power supply, SW1: switch (TF
T), SW2, SW3: switch on the tester side, Cp: pixel capacitance, Cs: wiring capacitance, ΔCs: reference capacitance, V: voltmeter.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/00 G01R 27/26 G02F 1/13 G02F 1/1365 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) G01R 31/00 G01R 27/26 G02F 1/13 G02F 1/1365

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1スイッチと前記第1スイッチの一端
に接続される駆動電極とから構成される画素を有する被
測定デバイスの前記駆動電極に生じる画素容量Cpを検
査する画素容量検査装置において、既知の基準容量ΔC
sを有するキャパシタと、前記キャパシタと前記第1ス
イッチの他端の間に接続される第2スイッチと、電源
と、前記電源と前記第1スイッチの他端の間に接続され
る第3スイッチと、前記第1スイッチの他端の電位を測
定する測定回路と、前記第1、第2及び第3スイッチ並
びに前記電源を制御する制御回路とを具備し、 前記制御回路は、前記第1及び第3スイッチをオン状態
にし、前記電源から前記駆動電極に第1電位Vpを与え
る第1手段と、前記駆動電極を前記第1電位Vpにした
後、前記第1スイッチをオフ状態、前記第3スイッチを
オン状態にし、前記電源から前記第1スイッチの他端に
第2電位Vsを与える第2手段と、前記駆動電極を前記
第1電位Vp、前記第1スイッチの他端を第2電位Vs
にした後、前記第3スイッチをオフ状態、前記第1スイ
ッチをオン状態にする第3手段と、前記第3手段により
前記第1スイッチをオン状態にする直前の前記第1スイ
ッチの他端の電位を前記測定回路により測定する第4手
段と、前記第3手段により前記第1スイッチをオン状態
にした後に前記第1スイッチの他端の電位を前記測定回
路により測定する第5手段と、前記第1スイッチをオン
状態にする直前の前記第1スイッチの他端の電位及び前
記第1スイッチをオン状態にした後の前記第1スイッチ
の他端の電位に基づいて、前記画素容量の検査を行う第
6手段とを具備することを特徴とする画素容量検査装
置。
1. A pixel capacitance inspection apparatus for inspecting a pixel capacitance Cp generated in a drive electrode of a device under test having a pixel composed of a first switch and a drive electrode connected to one end of the first switch, Known reference capacity ΔC
s, a second switch connected between the capacitor and the other end of the first switch, a power supply, and a third switch connected between the power supply and the other end of the first switch. A measuring circuit for measuring a potential at the other end of the first switch, and a control circuit for controlling the first, second, and third switches and the power supply, wherein the control circuit includes the first and second switches. A first means for turning on a third switch to apply a first potential Vp to the drive electrode from the power source; and setting the drive electrode to the first potential Vp, and then turning off the first switch and setting the third switch to Is turned on, a second means for applying a second potential Vs from the power supply to the other end of the first switch, the drive electrode to the first potential Vp, and the other end of the first switch to a second potential Vs
And turning on the third switch, turning off the first switch, turning on the first switch, and turning on the other end of the first switch immediately before turning on the first switch by the third means. Fourth means for measuring the potential by the measuring circuit, fifth means for measuring the potential at the other end of the first switch by the measuring circuit after the first switch is turned on by the third means, Inspection of the pixel capacitance is performed based on the potential at the other end of the first switch immediately before turning on the first switch and the potential at the other end of the first switch after turning on the first switch. And a sixth means for performing the test.
【請求項2】 前記第4手段により測定された前記第1
スイッチをオン状態にする直前の前記第1スイッチの他
端の電位をVとし、前記第5手段により測定された前
記第1スイッチをオン状態にした後の前記第1スイッチ
の他端の電位をVaとした場合に、Va[補正]=Va
+ΔV、ΔV=Vs−Vであり(ΔVはリーク
による電位の変動量)、前記第6手段は、前記Va[補
正]に基づいて、前記画素容量の検査を行うことを特徴
とする請求項1記載の画素容量検査装置。
2. The method according to claim 1, wherein said first means is measured by said fourth means.
The potential at the other end of the first switch immediately before the switch is turned on is set to VL, and the potential at the other end of the first switch after the first switch is turned on is measured by the fifth means. Where Va [correction] = Va
+ ΔV L , ΔV L = Vs−V L (ΔV L is the amount of change in potential due to leakage), and the sixth means performs an inspection of the pixel capacitance based on the Va [correction]. The pixel capacitance inspection device according to claim 1.
【請求項3】 請求項2記載の画素容量検査装置におい
て、 前記制御回路は、さらに、 前記第2スイッチをオフにした状態で前記第1乃至第6
手段を動作させ、このときに前記第6手段により求めら
れるVa[補正]を第3電位Va1[補正]とする第7
手段と、 前記第2スイッチをオンにした状態で前記第1乃至第6
手段を動作させ、このときに前記第6手段により求めら
れるVa[補正]を第4電位Va2[補正]とする第8
手段と、 前記第3電位と前記第2電位の差ΔVs1及び前記第4
電位と前記第2電位の差ΔVs2を計算し、これらΔV
s1及びΔVs2に基づいて前記画素容量を求める第9
手段とを具備することを特徴とする画素容量検査装置。
3. The pixel capacitance inspection device according to claim 2, wherein the control circuit further comprises the first to sixth switches in a state where the second switch is turned off.
Means is operated, and Va [correction] obtained by the sixth means at this time is set to a third potential Va1 [correction].
Means; and the first through sixth switches with the second switch turned on.
Means is operated, and at this time, Va [correction] obtained by the sixth means is set to a fourth potential Va2 [correction].
Means, a difference ΔVs1 between the third potential and the second potential, and the fourth
The difference ΔVs2 between the potential and the second potential is calculated,
A ninth method for obtaining the pixel capacitance based on s1 and ΔVs2
Means for testing pixel capacitance.
【請求項4】 第1スイッチと前記第1スイッチの一端
に接続される駆動電極とから構成される画素を有する被
測定デバイスの前記駆動電極に生じる画素容量Cpを検
査する画素容量検査装置において、既知の基準容量ΔC
sを有するキャパシタと、前記キャパシタと前記第1ス
イッチの他端の間に接続される第2スイッチと、電源
と、前記電源と前記第1スイッチの他端の間に接続され
る第3スイッチと、前記第3スイッチの両端の電位差を
測定する測定回路と、前記第1、第2及び第3スイッチ
並びに前記電源を制御する制御回路とを具備し、 前記制御回路は、前記第1及び第3スイッチをオン状態
にし、前記電源から前記駆動電極に第1電位Vpを与え
る第1手段と、前記駆動電極を前記第1電位Vpにした
後、前記第1スイッチをオフ状態、前記第3スイッチを
オン状態にし、前記電源から前記第1スイッチの他端に
第2電位Vsを与える第2手段と、前記駆動電極を前記
第1電位Vp、前記第1スイッチの他端を第2電位Vs
にした後、前記第3スイッチをオフ状態、前記第1スイ
ッチをオン状態にする第3手段と、前記第3手段により
前記第1スイッチをオン状態にする直前の前記第1スイ
ッチの他端の電位を測定する第4手段と、前記第3手段
により前記第1スイッチをオン状態にした後に前記第3
スイッチの両端の電位差を前記測定回路により測定する
第5手段と、前記第1スイッチをオン状態にする直前の
前記第1スイッチの他端の電位及び前記第1スイッチを
オン状態にした後の前記第3スイッチの両端の電位差に
基づいて、前記画素容量の検査を行う第6手段とを具備
することを特徴とする画素容量検査装置。
4. A pixel capacitance inspection apparatus for inspecting a pixel capacitance Cp generated in a drive electrode of a device under test having a pixel including a first switch and a drive electrode connected to one end of the first switch, Known reference capacity ΔC
s, a second switch connected between the capacitor and the other end of the first switch, a power supply, and a third switch connected between the power supply and the other end of the first switch. A measuring circuit for measuring a potential difference between both ends of the third switch, and a control circuit for controlling the first, second and third switches and the power supply, wherein the control circuit comprises the first and third switches. Turning on a switch, first means for applying a first potential Vp from the power supply to the drive electrode, and setting the drive electrode to the first potential Vp, then turning off the first switch, turning off the third switch. A second means for turning on the power supply and applying a second potential Vs from the power supply to the other end of the first switch; a drive potential of the first potential Vp; and a second end of the first switch being a second potential Vs.
And turning on the third switch, turning off the first switch, turning on the first switch, and turning on the other end of the first switch immediately before turning on the first switch by the third means. A fourth means for measuring a potential, and the third means after the first switch is turned on by the third means.
Fifth means for measuring the potential difference between both ends of the switch by the measurement circuit, and the potential at the other end of the first switch immediately before the first switch is turned on and the potential after the first switch is turned on. And a sixth unit for inspecting the pixel capacitance based on a potential difference between both ends of the third switch.
【請求項5】 前記第4手段により測定された前記第1
スイッチをオン状態にする直前の前記第1スイッチの他
端の電位をVとし、前記第5手段により測定された前
記第1スイッチをオン状態にした後の前記第3スイッチ
の両端の電位差をΔVs’とした場合に、ΔVs=ΔV
s’+ΔV、ΔV=Vs−Vであり(ΔVはリ
ークによる電位の変動量)、前記第6手段は、前記ΔV
sに基づいて、前記画素容量の検査を行うことを特徴と
する請求項4記載の画素容量検査装置。
5. The method according to claim 5, wherein the first means is measured by the fourth means.
The potential at the other end of the first switch immediately before the switch is turned on is set to VL, and the potential difference between both ends of the third switch after the first switch is turned on measured by the fifth means is calculated. When ΔVs ′, ΔVs = ΔV
s' + [Delta] VL , [Delta] VL = Vs- VL ([Delta] VL is the amount of change in potential due to leakage),
The pixel capacitance inspection device according to claim 4, wherein the inspection of the pixel capacitance is performed based on s.
【請求項6】 請求項5記載の画素容量検査装置におい
て、 前記制御回路は、さらに、 前記第2スイッチをオフにした状態で前記第1乃至第6
手段を動作させ、このときに前記第6手段により求めら
れるΔVsをΔVs1とする第7手段と、 前記第2スイッチをオンにした状態で前記第1乃至第6
手段を動作させ、このときに前記第6手段により求めら
れるΔVsをΔVs2とする第8手段と、 前記ΔVs1及び前記ΔVs2に基づいて前記画素容量
を求める第9手段とを具備することを特徴とする画素容
量検査装置。
6. The pixel capacitance inspection device according to claim 5, wherein the control circuit further comprises the first to sixth switches in a state where the second switch is turned off.
Operating the means, and at this time, the seventh means for setting ΔVs obtained by the sixth means to ΔVs1, and the first to sixth means with the second switch turned on.
Operating means, and at this time, an eighth means for setting ΔVs obtained by the sixth means to ΔVs2, and a ninth means for obtaining the pixel capacitance based on the ΔVs1 and ΔVs2. Pixel capacitance inspection device.
JP22248399A 1999-08-05 1999-08-05 Pixel capacitance inspection device with leak correction function Expired - Fee Related JP3272331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22248399A JP3272331B2 (en) 1999-08-05 1999-08-05 Pixel capacitance inspection device with leak correction function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22248399A JP3272331B2 (en) 1999-08-05 1999-08-05 Pixel capacitance inspection device with leak correction function

Publications (2)

Publication Number Publication Date
JP2001051003A JP2001051003A (en) 2001-02-23
JP3272331B2 true JP3272331B2 (en) 2002-04-08

Family

ID=16783147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22248399A Expired - Fee Related JP3272331B2 (en) 1999-08-05 1999-08-05 Pixel capacitance inspection device with leak correction function

Country Status (1)

Country Link
JP (1) JP3272331B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5215004B2 (en) * 2008-03-11 2013-06-19 日置電機株式会社 Insulation inspection method and insulation inspection apparatus

Also Published As

Publication number Publication date
JP2001051003A (en) 2001-02-23

Similar Documents

Publication Publication Date Title
JP2931975B1 (en) TFT array inspection method and device
US7525334B2 (en) Liquid-crystal display device, defective pixel examination method, defective pixel examination program, and storage medium
US5994916A (en) LCD panel test system and test method thereof
JP2007333823A (en) Liquid crystal display device and inspection method for liquid crystal display device
KR20060044426A (en) Method for testing a tft array
US20100219853A1 (en) Method of Testing a Display Panel and Apparatus for Performing the Method
EP0943951A1 (en) Optical surface inspection apparatus and inspecting method
JP4110172B2 (en) Active matrix panel inspection apparatus, inspection method, and active matrix OLED panel manufacturing method
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
JP3272331B2 (en) Pixel capacitance inspection device with leak correction function
US20120119776A1 (en) Test circuit and test method for detecting electrical defect in tft-lcd
JP3309083B2 (en) Pixel capacitance inspection device
JPH1184420A (en) Liquid crystal display device, array substrate test method and tester for array substrate
JP2002318551A (en) Device and method for inspecting pixel of active matrix type display
JP3068617B1 (en) Pixel capacitance inspection device with leak prevention function
US6815976B2 (en) Apparatus and method for inspecting array substrate
JPH0627494A (en) Inspecting method and device for thin-film transistor active matrix substrate
TW200419165A (en) Apparatus and method for inspecting thin film transistor active matrix substrate
JPH11274260A (en) Semiconductor element tester, and semiconductor element test method
KR19990033179A (en) Defect Detection Method of Liquid Crystal Display
JP4782956B2 (en) Array substrate inspection method
JP3121038B2 (en) Inspection method and inspection device for TFT pixel on LCD substrate
KR100507269B1 (en) Fault test method of liquid crystal display device
KR20070071702A (en) Liquid crystal display device
JP3412054B2 (en) Liquid crystal panel inspection device and inspection method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees