JPH0627200A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH0627200A
JPH0627200A JP4180161A JP18016192A JPH0627200A JP H0627200 A JPH0627200 A JP H0627200A JP 4180161 A JP4180161 A JP 4180161A JP 18016192 A JP18016192 A JP 18016192A JP H0627200 A JPH0627200 A JP H0627200A
Authority
JP
Japan
Prior art keywords
scan
lsi
interface
unit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4180161A
Other languages
Japanese (ja)
Inventor
Takuji Morikawa
拓次 森川
Tetsuya Mochida
哲也 持田
Suketaka Ishikawa
佐孝 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4180161A priority Critical patent/JPH0627200A/en
Publication of JPH0627200A publication Critical patent/JPH0627200A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor IC unit which allows a scan circuit generated for diagnosing LSI single unit to be utilized with a scan interface mounted on a base board as a different interface. CONSTITUTION:A semiconductor IC unit 1 integrated of transistor circuits for configuring a flip flop on a semiconductor base board consists of an interface conversion circuit 2 (conversion means), selector 3, a normal operation circuit 4, an LSI single unit diagnosis scan control circuit 5 (scan control means), a flip flap 6, etc. An normal operation mode or LSI single unit diagnosis operation mode is selected by an normal operation/LSI single unit diagnosis common pin 8 (scan means) and a mode signal pin 9, and at the time of on-board scan in normal operation, the signal inputted from an on-board scan signal interface 7 is converted into the data for the LSI single unit diagnosis scan control circuit 5 by the inter-face conversion circuit 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に半導体集積回路内のスキャン方式において、
LSI単体診断用に生成されたスキャン回路を基板実装
状態でのスキャンインタフェースで利用可能とされる半
導体集積回路装置に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly, in a scan system in a semiconductor integrated circuit,
The present invention relates to a technique effectively applied to a semiconductor integrated circuit device which can be used as a scan interface in a board-mounted state with a scan circuit generated for diagnosing a single LSI.

【0002】[0002]

【従来の技術】従来、半導体集積回路内のスキャン方式
としては、たとえば特開平2−150930号公報に開
示されているように、フリップフロップの値を読み書き
するスキャン回路の外部仕様に入力し、この外部仕様か
らスキャン論理を生成してスキャン回路を自動生成する
方法がある。
2. Description of the Related Art Conventionally, as a scan method in a semiconductor integrated circuit, for example, as disclosed in Japanese Patent Laid-Open No. 2-150930, the value of a flip-flop is input to an external specification of a scan circuit for reading and writing. There is a method of automatically generating scan circuits by generating scan logic from external specifications.

【0003】[0003]

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、自動生成されたスキャン回路の
インタフェースと異なるインタフェースでスキャンを行
う場合、インタフェース毎にスキャン回路を作成しなけ
ればならないという欠点がある。
However, in the prior art as described above, when scanning is performed by an interface different from the interface of the automatically generated scan circuit, the scan circuit must be created for each interface. There is.

【0004】すなわち、LSI単体の診断をするための
スキャン回路は、LSIテスタに合わせたインタフェー
スになり、多くの場合、基板実装状態でのスキャンにこ
のスキャン回路はインタフェースの違いのために利用で
きないという問題がある。
That is, a scan circuit for diagnosing a single LSI has an interface adapted to an LSI tester, and in many cases, this scan circuit cannot be used for scanning in a board mounted state due to a difference in interface. There's a problem.

【0005】そこで、本発明の目的は、LSI単体診断
をするために生成されたスキャン回路を、異なるインタ
フェースである基板実装状態でのスキャンインタフェー
スで利用することができる半導体集積回路装置を提供す
ることにある。
Therefore, an object of the present invention is to provide a semiconductor integrated circuit device in which a scan circuit generated for diagnosing a single LSI can be used in a scan interface in a board mounting state which is a different interface. It is in.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0008】すなわち、本発明の半導体集積回路装置
は、一つの半導体基板上に、少なくともフリップフロッ
プを構成するトランジスタ回路を集積した半導体集積回
路装置であって、フリップフロップの任意を、外部から
の入力信号の制御によりセットおよび/またはリセット
するスキャン手段を持ち、半導体集積回路装置を単体で
故障診断するためにスキャン手段を使用する単体故障診
断手段と、この単体故障診断手段とは別にスキャン動作
を制御するスキャン制御手段とを内蔵するものである。
That is, the semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device in which at least a transistor circuit forming a flip-flop is integrated on one semiconductor substrate, and an arbitrary flip-flop is input from the outside. A single failure diagnosis means having a scanning means for setting and / or resetting by signal control, and using the scanning means for diagnosing the failure of the semiconductor integrated circuit device by itself, and the scanning operation is controlled separately from the single failure diagnosis means. And a scan control means for controlling the scan.

【0009】この場合に、前記単体故障診断手段には、
通常動作回路の情報から自動的に回路を生成する半導体
集積回路の作成方式によって作成される回路を用い、単
体故障診断時のインタフェースとは別のインタフェース
でスキャン手段を動作させるために、単体故障診断手段
の入出力信号を、別のインタフェースの入出力信号に変
換する変換手段を内蔵するようにしたものである。
In this case, the unit failure diagnosis means is
A single failure diagnosis is performed in order to operate the scanning means with an interface different from the interface used for single failure diagnosis, using a circuit created by the method of creating a semiconductor integrated circuit that automatically generates a circuit from the information of the normal operation circuit. A conversion means for converting an input / output signal of the means into an input / output signal of another interface is incorporated.

【0010】[0010]

【作用】前記した半導体集積回路装置によれば、スキャ
ン手段、単体故障診断手段およびスキャン制御手段が備
えられることにより、LSI単体診断をするために生成
されたスキャン回路を異なるインタフェースで利用する
ことができる。
According to the semiconductor integrated circuit device described above, the scan circuit, the single unit failure diagnosis unit and the scan control unit are provided, so that the scan circuit generated for the single unit diagnosis of the LSI can be used in different interfaces. it can.

【0011】すなわち、スキャン回路のインタフェース
をLSI単体診断用から基板実装状態でのスキャン用に
変換する変換手段をLSIに内蔵することにより、LS
I単体診断用のインタフェースを基板実装状態でのスキ
ャン動作に利用することができる。これにより、LSI
機能の複雑化に伴い、簡便なLSI内部動作モニタの要
求を実現でき、LSI単体故障診断手段との共用でLS
Iの簡単化および低コスト化を図ることができる。
That is, the conversion means for converting the interface of the scan circuit from the single LSI diagnosis to the scan in the board-mounted state is built into the LSI, so that the LS
The interface for I-unit diagnosis can be used for the scanning operation in the board mounted state. This allows the LSI
As the functions become more complicated, it is possible to realize a simple LSI internal operation monitor request.
I can be simplified and the cost can be reduced.

【0012】[0012]

【実施例】図1は本発明の一実施例である半導体集積回
路装置の内部構成とその入出力信号を示す構成図、図2
は本実施例の半導体集積回路装置をLSIテスタに接続
した場合を示す構成図、図3は半導体集積回路装置を基
板に実装した場合を示す構成図である。
1 is a block diagram showing the internal structure of a semiconductor integrated circuit device according to an embodiment of the present invention and its input / output signals.
3 is a configuration diagram showing a case where the semiconductor integrated circuit device of this embodiment is connected to an LSI tester, and FIG. 3 is a configuration diagram showing a case where the semiconductor integrated circuit device is mounted on a substrate.

【0013】まず、図1により本実施例の半導体集積回
路装置の構成を説明する。
First, the configuration of the semiconductor integrated circuit device of this embodiment will be described with reference to FIG.

【0014】本実施例の半導体集積回路装置は、たとえ
ば半導体基板上に、少なくともフリップフロップを構成
するトランジスタ回路を集積した半導体集積回路装置1
とされ、インタフェース変換回路(変換手段)2、セレ
クタ(SEL)3、通常動作時回路4、LSI単体診断
時スキャン制御回路(スキャン制御手段)5、フリップ
フロップ(FF)6などから構成され、これらの回路構
成による単体故障診断手段によって通常動作とLSI単
体診断動作の2つの動作モードが備えられている。
The semiconductor integrated circuit device of this embodiment is, for example, a semiconductor integrated circuit device 1 in which at least a transistor circuit forming a flip-flop is integrated on a semiconductor substrate.
And an interface conversion circuit (conversion means) 2, a selector (SEL) 3, a normal operation circuit 4, an LSI single unit diagnosis scan control circuit (scan control means) 5, a flip-flop (FF) 6, and the like. The single failure diagnosis means having the circuit configuration of (2) has two operation modes, that is, a normal operation and a single LSI diagnosis operation.

【0015】そして、インタフェース変換回路2には、
基板実装時スキャン用信号インタフェース7が接続さ
れ、またセレクタ3には、通常動作/LSI単体診断共
用ピン(スキャン手段)8、モード信号ピン9が接続さ
れている。
The interface conversion circuit 2 includes:
The board mounting scan signal interface 7 is connected, and the selector 3 is connected to the normal operation / LSI single unit diagnostic common pin (scan means) 8 and the mode signal pin 9.

【0016】インタフェース変換回路2は、単体故障診
断時のインタフェースとは別のインタフェースで通常動
作/LSI単体診断共用ピン8を動作させるために、L
SI単体診断時スキャン制御回路5の入出力信号を別の
インタフェースの入出力信号に変換する変換手段であ
る。
The interface conversion circuit 2 is an interface different from the interface used for diagnosing a single unit failure, and operates the common operation / LSI single unit diagnosing shared pin 8 so as to operate at L level.
It is a conversion means for converting the input / output signal of the scan control circuit 5 at the time of SI unit diagnosis into the input / output signal of another interface.

【0017】すなわち、基板実装時スキャン用信号イン
タフェース7から入力された基板実装時スキャン用信号
をLSI単体診断時スキャン制御回路5用の信号に変換
し、セレクタ3に出力する。また、セレクタ3から入力
されたLSI単体診断時スキャン制御回路5用の信号を
基板実装時スキャン用信号に変換し、基板実装時スキャ
ン用信号インタフェース7に出力するものである。
That is, the board mounting scan signal input from the board mounting scan signal interface 7 is converted into a signal for the LSI single unit diagnosis scan control circuit 5 and output to the selector 3. Further, the signal for the LSI single unit diagnosis scan control circuit 5 inputted from the selector 3 is converted into a board mounting scan signal and output to the board mounting scan signal interface 7.

【0018】セレクタ3は、モード信号ピン9からの入
力により、通常動作とLSI単体診断動作の2つのモー
ド切り替えを行うものである。たとえば、LSI単体診
断動作モード時は、通常動作/LSI単体診断共用ピン
8とLSI単体診断時スキャン制御回路5を接続し、通
常動作モード時は、通常動作/LSI単体診断共用ピン
8と通常動作時回路4、インタフェース変換回路2とL
SI単体診断時スキャン制御回路5を接続するようにな
っている。
The selector 3 switches between two modes, a normal operation and a single LSI diagnostic operation, in response to an input from the mode signal pin 9. For example, in the LSI single unit diagnosis operation mode, the normal operation / LSI single unit diagnosis common pin 8 and the LSI single unit diagnosis time scan control circuit 5 are connected, and in the normal operation mode, the normal operation / LSI single unit diagnosis common pin 8 and the normal operation Time circuit 4, interface conversion circuit 2 and L
The scan control circuit 5 is connected at the time of SI unit diagnosis.

【0019】通常動作時回路4は、フリップフロップ6
を使い通常動作を行うものである。
The normal operation circuit 4 includes a flip-flop 6
Is used for normal operation.

【0020】LSI単体診断時スキャン制御回路5は、
半導体集積回路装置1の単体故障診断とは別にスキャン
動作を制御する制御手段を備え、セレクタ3の出力信号
に従いスキャン制御を行うものである。このLSI単体
診断時スキャン制御回路5、およびその接続は自動生成
される。
The scan control circuit 5 for diagnosing the LSI alone is
The semiconductor integrated circuit device 1 is provided with a control unit for controlling the scan operation separately from the failure diagnosis of the single unit, and the scan control is performed according to the output signal of the selector 3. The scan control circuit 5 at the time of diagnosing the single LSI and its connection are automatically generated.

【0021】フリップフロップ6は、スキャンに対応し
たn個のフリップフロップを示すものである。
The flip-flop 6 indicates n flip-flops corresponding to the scan.

【0022】基板実装時スキャン用信号インタフェース
7は、通常動作モード時、スキャン用信号の入出力を行
うものである。
The board mounting scan signal interface 7 inputs and outputs a scan signal in the normal operation mode.

【0023】通常動作/LSI単体診断共用ピン8は、
任意のフリップフロップ6を外部からの制御によりセッ
トおよび/またはリセットするスキャン手段であり、通
常動作時は通常動作時回路4の入出力を行い、LSI単
体診断動作モード時はLSI単体診断時スキャン制御回
路5の入出力を行うものである。
The normal operation / single LSI diagnostic shared pin 8 is
Scanning means for setting and / or resetting an arbitrary flip-flop 6 under external control. Input / output of the normal operation circuit 4 during normal operation, and scan control during LSI single diagnosis during the LSI single diagnosis operation mode. The input / output of the circuit 5 is performed.

【0024】モード信号ピン9は、半導体集積回路装置
1の動作モードが、通常動作かあるいはLSI単体診断
動作かを示す信号の入力ピンである。
The mode signal pin 9 is an input pin for a signal indicating whether the operation mode of the semiconductor integrated circuit device 1 is a normal operation or a single LSI diagnostic operation.

【0025】次に、本実施例の作用について、図2によ
りLSI単体診断、図3により基板実装時スキャンの各
動作を説明する。
Next, the operation of this embodiment will be described with reference to FIG. 2 for the individual LSI diagnosis and FIG. 3 for the board mounting scan operation.

【0026】始めに、LSI単体診断は、半導体集積回
路装置1の単体の診断を行うものであり、この時に通常
動作は行わない。
First, the LSI single unit diagnosis is for diagnosing the single semiconductor integrated circuit device 1, and the normal operation is not performed at this time.

【0027】まず、図2に示すLSIテスタ10によ
り、モード信号ピン9はLSI単体診断動作モードが指
定され、通常動作/LSI単体診断共用ピン8から入力
されたスキャン制御、入力データ信号は、図1のセレク
タ3を通してLSI単体診断時スキャン制御回路5へ入
力される。
First, the LSI tester 10 shown in FIG. 2 specifies the LSI single-diagnosis operation mode for the mode signal pin 9, and the scan control and input data signals input from the normal operation / LSI single-diagnosis shared pin 8 are shown in FIG. It is input to the scan control circuit 5 at the time of LSI single unit diagnosis through the selector 3 of 1.

【0028】さらに、LSI単体診断時スキャン制御回
路5は、スキャン制御、入力データ信号に従いフリップ
フロップ6に値を設定し、フリップフロップ6から通常
動作時回路4を通してフリップフロップ6に設定された
値を読み取り、セレクタ3を通して通常動作/LSI単
体診断共用ピン8へ出力し、LSIテスタ10に値を伝
える。
Further, the scan control circuit 5 for diagnosing the LSI alone sets a value in the flip-flop 6 according to the scan control and input data signal, and the value set in the flip-flop 6 from the flip-flop 6 through the normal operation circuit 4 is set. The read value is output to the common operation / LSI single-unit diagnosis common pin 8 through the selector 3 and the value is transmitted to the LSI tester 10.

【0029】これにより、LSIテスタ10は入力され
た値と期待値とを照合し、通常動作時回路4、フリップ
フロップ6の診断を行うことができる。
As a result, the LSI tester 10 can collate the input value with the expected value and diagnose the normal operation circuit 4 and the flip-flop 6.

【0030】続いて、基板実装時スキャンは、通常動作
中にフリップフロップ6への値の設定、読み取りを半導
体集積回路装置1の外部から行う。
Subsequently, in the board mounting scan, setting and reading of a value to the flip-flop 6 are performed from the outside of the semiconductor integrated circuit device 1 during normal operation.

【0031】まず、図3に示す基板11に半導体集積回
路装置1が実装されている時、スキャン制御装置12に
よりモード信号ピン9は通常動作モードに設定され、基
板実装時スキャン用信号インタフェース7から入力され
たスキャン制御、入力データ信号は、図1のインタフェ
ース変換回路2でLSI単体診断時スキャン制御回路5
用のスキャン制御、入力データ信号に変換され、セレク
タ3を通してLSI単体診断時スキャン制御回路5へ入
力される。
First, when the semiconductor integrated circuit device 1 is mounted on the substrate 11 shown in FIG. 3, the mode signal pin 9 is set to the normal operation mode by the scan control device 12, and the board mounting scan signal interface 7 is used. The input scan control and input data signals are sent to the interface conversion circuit 2 of FIG.
Scan control for input, converted into an input data signal, and input to the scan control circuit 5 during LSI single unit diagnosis through the selector 3.

【0032】そして、LSI単体診断時スキャン制御回
路5は、スキャン制御、入力データ信号に従いフリップ
フロップ6の値の設定、読み取りを行うことにより、L
SI単体診断をするために生成されたインタフェースを
異なるインタフェースである基板実装時スキャンに利用
することができる。
Then, the scan control circuit 5 for diagnosing the LSI alone performs L control by performing scan control and setting and reading of the value of the flip-flop 6 in accordance with the input data signal.
The interface generated for the SI single diagnosis can be used for the board mounting scan which is a different interface.

【0033】従って、本実施例の半導体集積回路装置1
によれば、半導体集積回路装置1の単体故障診断手段と
して、インタフェース変換回路2、セレクタ3およびL
SI単体診断時スキャン制御回路5などを備えることに
より、通常動作とLSI単体診断動作の2つの動作モー
ドを通常動作/LSI単体診断共用ピン8およびモード
信号ピン9により選択することができるので、LSI単
体診断用のインタフェースを基板実装状態でのスキャン
インタフェースとして用いることが可能となる。
Therefore, the semiconductor integrated circuit device 1 of this embodiment
According to this, the interface conversion circuit 2, the selector 3 and the L 3 are used as the single failure diagnosis means of the semiconductor integrated circuit device 1.
Since the SI single unit diagnosis scan control circuit 5 and the like are provided, two operation modes of normal operation and LSI single unit diagnosis operation can be selected by the normal operation / LSI single unit diagnosis common pin 8 and the mode signal pin 9. It is possible to use the interface for single diagnosis as the scan interface in the board mounted state.

【0034】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0035】たとえば、本実施例の半導体集積回路装置
1については、基板実装状態でのスキャン動作に利用す
る場合について説明したが、本発明は前記実施例に限定
されるものではなく、単体故障診断時、基板実装時のイ
ンタフェースと異なる他のインタフェースでも利用可能
とされることはいうまでもない。
For example, the semiconductor integrated circuit device 1 of the present embodiment has been described as being used for the scanning operation in the board mounted state, but the present invention is not limited to the above embodiment, and a single failure diagnosis. It goes without saying that other interfaces different from the one used for mounting on the board can also be used.

【0036】[0036]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0037】すなわち、フリップフロップの任意を、外
部からの入力信号の制御によりセットおよび/またはリ
セットするスキャン手段を持ち、半導体集積回路装置を
単体で故障診断するためにスキャン手段を使用する単体
故障診断手段と、この単体故障診断手段とは別にスキャ
ン動作を制御するスキャン制御手段とを備え、さらに単
体故障診断手段に、単体故障診断手段の入出力信号を単
体故障診断時のインタフェースとは別のインタフェース
の入出力信号に変換する変換手段を内蔵することによ
り、LSI単体診断をするために生成されたスキャン回
路を異なるインタフェースで利用することができる。
That is, a single unit failure diagnosis having a scanning unit for setting and / or resetting any of the flip-flops by controlling an input signal from the outside, and using the scanning unit for diagnosing the failure of the semiconductor integrated circuit device as a single unit. Means and a scan control means for controlling the scan operation separately from the single failure diagnosis means, and further, an input / output signal of the single failure diagnosis means is provided to the single failure diagnosis means, which is an interface different from the interface for the single failure diagnosis. By incorporating the conversion means for converting the input / output signals into the input / output signals, the scan circuit generated for diagnosing the single LSI can be used in different interfaces.

【0038】この結果、特にLSI単体診断用のインタ
フェースを基板実装状態でのスキャン動作に利用するこ
とができるので、LSI機能の複雑化に伴い、簡便なL
SI内部動作モニタの要求に対応でき、LSI単体故障
診断手段との共用でLSIの簡単化および低コスト化が
可能とされる半導体集積回路装置を得ることができる。
As a result, since the interface for diagnosing the LSI alone can be used for the scanning operation in the board mounted state, the L function is simplified as the LSI function becomes complicated.
It is possible to obtain a semiconductor integrated circuit device which can meet the demands of the SI internal operation monitor, and can be used as a single LSI failure diagnosis means to simplify the LSI and reduce the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体集積回路装置の
内部構成とその入出力信号を示す構成図である。
FIG. 1 is a configuration diagram showing an internal configuration of a semiconductor integrated circuit device which is an embodiment of the present invention and its input / output signals.

【図2】本実施例の半導体集積回路装置をLSIテスタ
に接続した場合を示す構成図である。
FIG. 2 is a configuration diagram showing a case where the semiconductor integrated circuit device of this embodiment is connected to an LSI tester.

【図3】本実施例の半導体集積回路装置を基板に実装し
た場合を示す構成図である。
FIG. 3 is a configuration diagram showing a case where the semiconductor integrated circuit device of this embodiment is mounted on a substrate.

【符号の説明】[Explanation of symbols]

1 半導体集積回路装置 2 インタフェース変換回路(変換手段) 3 セレクタ 4 通常動作時回路 5 LSI単体診断時スキャン制御回路(スキャン制御
手段) 6 フリップフロップ 7 基板実装時スキャン用信号インタフェース 8 通常動作/LSI単体診断共用ピン(スキャン手
段) 9 モード信号ピン 10 LSIテスタ 11 基板 12 スキャン制御装置
DESCRIPTION OF SYMBOLS 1 semiconductor integrated circuit device 2 interface conversion circuit (conversion means) 3 selector 4 normal operation circuit 5 LSI single unit diagnostic scan control circuit (scan control unit) 6 flip-flop 7 board mounting scan signal interface 8 normal operation / LSI single unit Diagnostic common pin (scan means) 9 mode signal pin 10 LSI tester 11 substrate 12 scan control device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 佐孝 神奈川県秦野市堀山下1番地 株式会社日 立製作所神奈川工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Sataka Ishikawa 1 Horiyamashita, Hadano City, Kanagawa Prefecture Hitate Manufacturing Co., Ltd. Kanagawa Plant

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 一つの半導体基板上に、少なくともフリ
ップフロップを構成するトランジスタ回路を集積した半
導体集積回路装置であって、前記フリップフロップの任
意を、外部からの入力信号の制御によりセットおよび/
またはリセットするスキャン手段を持ち、前記半導体集
積回路装置を単体で故障診断するために前記スキャン手
段を使用する単体故障診断手段と、該単体故障診断手段
とは別にスキャン動作を制御するスキャン制御手段とを
内蔵することを特徴とする半導体集積回路装置。
1. A semiconductor integrated circuit device in which at least a transistor circuit forming a flip-flop is integrated on one semiconductor substrate, wherein any of the flip-flops is set and / or set by controlling an input signal from the outside.
Alternatively, a single unit failure diagnosis unit having a resetting unit and using the scanning unit for single unit failure diagnosis of the semiconductor integrated circuit device, and a scan control unit for controlling a scan operation separately from the single unit failure diagnosis unit. A semiconductor integrated circuit device having a built-in device.
【請求項2】 前記単体故障診断手段には、通常動作回
路の情報から自動的に回路を生成する半導体集積回路の
作成方式によって作成される回路を用い、前記単体故障
診断時のインタフェースとは別のインタフェースで前記
スキャン手段を動作させるために、該単体故障診断手段
の入出力信号を、前記別のインタフェースの入出力信号
に変換する変換手段を内蔵することを特徴とする請求項
1記載の半導体集積回路装置。
2. The unit failure diagnosing means uses a circuit created by a method of creating a semiconductor integrated circuit that automatically creates a circuit from information on a normal operation circuit, and is different from the interface at the time of the unit failure diagnosis. 2. The semiconductor device according to claim 1, further comprising a converting unit for converting an input / output signal of the single unit failure diagnosing unit into an input / output signal of the another interface in order to operate the scanning unit with the interface. Integrated circuit device.
JP4180161A 1992-07-08 1992-07-08 Semiconductor integrated circuit device Pending JPH0627200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4180161A JPH0627200A (en) 1992-07-08 1992-07-08 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4180161A JPH0627200A (en) 1992-07-08 1992-07-08 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH0627200A true JPH0627200A (en) 1994-02-04

Family

ID=16078470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4180161A Pending JPH0627200A (en) 1992-07-08 1992-07-08 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH0627200A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001208800A (en) * 2000-01-28 2001-08-03 Samsung Electronics Co Ltd Semiconductor integrated circuit device provied with scan signal conversion circuit
US6836866B2 (en) 1999-04-20 2004-12-28 Infineon Technologies Ag Circuit including a built-in self-test
US7013415B1 (en) 1999-05-26 2006-03-14 Renesas Technology Corp. IC with internal interface switch for testability

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836866B2 (en) 1999-04-20 2004-12-28 Infineon Technologies Ag Circuit including a built-in self-test
US7013415B1 (en) 1999-05-26 2006-03-14 Renesas Technology Corp. IC with internal interface switch for testability
JP2001208800A (en) * 2000-01-28 2001-08-03 Samsung Electronics Co Ltd Semiconductor integrated circuit device provied with scan signal conversion circuit

Similar Documents

Publication Publication Date Title
US5469075A (en) Testable embedded microprocessor and method of testing same
JP3433404B2 (en) Integrated circuit with test circuit and test method
US5721740A (en) Flip-flop controller for selectively disabling clock signal
US6928586B1 (en) Method and apparatus for saving peripheral device states of a microcontroller
KR950003973A (en) Diagnostic device and method thereof for digital device state, digital processor system
JPH0627200A (en) Semiconductor integrated circuit device
JPH11153650A (en) Semiconductor integrated circuit device
US6954879B1 (en) Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path
US6578168B1 (en) Method for operating a boundary scan cell design for high performance I/O cells
US6097218A (en) Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate
JP2849007B2 (en) Semiconductor integrated circuit
JPH1183949A (en) Semiconductor integrated-circuit device
JP2959009B2 (en) Semiconductor integrated circuit
US6112316A (en) System for use of bus parking states to communicate diagnostic information
US7124263B2 (en) Memory controller, semiconductor integrated circuit, and method for controlling a memory
US6205566B1 (en) Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored
JP2508427B2 (en) IC circuit
JP2575895B2 (en) Control signal switching device for integrated circuits
JPH11166961A (en) Boundary scanning circuit
JPH0766033B2 (en) Highly integrated circuit device testing equipment
JPS59160778A (en) Testing circuit
JPH10125085A (en) Semiconductor integrated circuit
JPS61181975A (en) Module type integrated circuit apparatus
JPH1010194A (en) Semiconductor integrated circuit
JPH0776784B2 (en) Test pattern generator