JPH06268531A - Viterbi equalizer - Google Patents

Viterbi equalizer

Info

Publication number
JPH06268531A
JPH06268531A JP5082641A JP8264193A JPH06268531A JP H06268531 A JPH06268531 A JP H06268531A JP 5082641 A JP5082641 A JP 5082641A JP 8264193 A JP8264193 A JP 8264193A JP H06268531 A JPH06268531 A JP H06268531A
Authority
JP
Japan
Prior art keywords
value
viterbi
path
recurrence formula
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5082641A
Other languages
Japanese (ja)
Inventor
Teruo Sato
輝雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5082641A priority Critical patent/JPH06268531A/en
Publication of JPH06268531A publication Critical patent/JPH06268531A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202Channel estimation

Abstract

PURPOSE:To provide a Viterbi equalizer by which an impulse response between a transmitter and a receiver is estimated with high accuracy and less arithmetic operation quantity. CONSTITUTION:In the case of setting a model to the estimation of channel response between a transmitter and a receiver, a correlation rj between a synchronizing signal and a received signal is calculated (step S3), the result of calculation is normalized and the result is given as an initial value of the channel response (step S4), and an impulse response estimate is revised by using a recurrence formula by the LMS method for each symbol (steps S5-S7). the revision arithmetic operation is repeated up to N at maximum (e.g. N=4) for one symbol (steps S7-S10).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ビタビ等化器に関し、
特に自動車電話等の移動体通信におけるTDMAディジ
タル伝送系に使用して好適なビタビ等化器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Viterbi equalizer,
In particular, the present invention relates to a Viterbi equalizer suitable for use in a TDMA digital transmission system in mobile communication such as a car telephone.

【0002】[0002]

【従来の技術】米国、欧州及び日本においては、自動車
電話方式のディジタル化が進められている。この自動車
電話の如き移動体通信では、自動車に搭載される移動局
と基地局との間に高層ビル等が介在することにより、い
わゆるマルチパスの影響を受けて基地局及び移動局間の
伝送特性が大幅に劣化してしまうので、エラーの少ない
データ伝送を行うことが困難となる。しかも、この等価
的な伝送特性が時々刻々変動する。
2. Description of the Related Art In the United States, Europe and Japan, car telephone system digitalization is in progress. In mobile communication such as a car telephone, a high-rise building or the like is interposed between a mobile station mounted on a car and a base station, so that transmission characteristics between the base station and the mobile station are affected by so-called multipath. Is significantly deteriorated, which makes it difficult to perform data transmission with few errors. Moreover, this equivalent transmission characteristic changes from moment to moment.

【0003】このような移動体通信システムにおいて、
エラーの少ない受信を実現するためには、こうした伝送
特性を補正する等化技術が不可欠となる。従来、かかる
等化技術として、基地局と移動局との間の伝送特性を用
いて送信データを最尤系列推定に基づいて復号するビタ
ビ等化器が提案されている。このビタビ等化器は、大き
くはビタビ推定部と伝送路特性推定部とからなる。その
動作を要約すると、図18のフローチャートに示すよう
に、先ず送信機と受信機との間の伝送路特性を推定し
(ステップS201)、次にこの推定データに基づいて
送信データを復号する(ステップS202)、というこ
とになる。
In such a mobile communication system,
In order to realize reception with few errors, equalization technology for correcting such transmission characteristics is indispensable. Hitherto, as such an equalization technique, a Viterbi equalizer has been proposed which decodes transmission data based on maximum likelihood sequence estimation using transmission characteristics between a base station and a mobile station. The Viterbi equalizer is mainly composed of a Viterbi estimation unit and a transmission line characteristic estimation unit. To summarize the operation, as shown in the flowchart of FIG. 18, first, the transmission path characteristic between the transmitter and the receiver is estimated (step S201), and then the transmission data is decoded based on this estimated data (step S201). That is, step S202).

【0004】ところで、欧州の自動車電話で採用されて
いるGSM(Group Special Mobile)方式では、基地局か
ら移動局(自動車)への通話チャンネルは、図19
(A),(B)に示す如きフレーム構成となっている。
各タイムスロットの中央部には既知のパターンを有する
同期信号(SYNC)が付加されて送られるので、これ
を利用して送信機と受信機との間に介在する伝送系のイ
ンパルス応答(以下、チャンネルレスポンスと称する)
を同定する。
By the way, in the GSM (Group Special Mobile) system adopted in European car phones, the communication channel from the base station to the mobile station (car) is shown in FIG.
The frame structure is as shown in (A) and (B).
Since a synchronization signal (SYNC) having a known pattern is added to the central portion of each time slot and transmitted, the impulse response of the transmission system (hereinafter, (Referred to as channel response)
Identify.

【0005】このGSM方式の場合には、GMSKとい
う変調方式が採用されているが、高周波伝送系は復調器
を通すことによってベースバンド信号に変換されるの
で、以下では、説明を単純化するために、ベースバンド
における信号処理として話を進めることとする。このG
SM方式においては、同期信号パターンとして8種類の
データ系列が予め指定されており、その中の1つの系列
を図20に示す。この同期信号パターンを利用してチャ
ンネルレスポンスをモデル化する従来の一般的な手順に
ついて説明する。
In the case of this GSM system, a modulation system called GMSK is adopted, but since the high frequency transmission system is converted into a baseband signal by passing through a demodulator, in the following, in order to simplify the explanation. First, let us proceed with the signal processing in the baseband. This G
In the SM system, eight types of data series are designated in advance as the synchronization signal pattern, and one of the series is shown in FIG. A conventional general procedure for modeling a channel response using this synchronization signal pattern will be described.

【0006】今、チャンネルレスポンスが図21で示さ
れるようなケースを例題として取り上げることにする
(現実には、このチャンネルレスポンスは未知であ
る)。図21において、時間軸方向の単位は、シンボル
の送出間隔に等しい。この図21の同期信号パターンは
図20の同期信号パターンである。このようなチャンネ
ルレスポンスを有する伝送系を通過したときに受信され
る同期信号パターンは次式で表される。
Now, the case where the channel response is as shown in FIG. 21 is taken as an example (actually, this channel response is unknown). In FIG. 21, the unit in the time axis direction is equal to the symbol transmission interval. The sync signal pattern of FIG. 21 is the sync signal pattern of FIG. The synchronization signal pattern received when passing through the transmission system having such a channel response is expressed by the following equation.

【数1】 ここで、yi は受信信号、xi は同期信号パターン、h
i はチャンネルレスポンスを表わし、それぞれシンボル
時間間隔Tでサンプリングされた値である。
[Equation 1] Here, y i is the received signal, x i is the synchronization signal pattern, h
i represents the channel response and is a value sampled at each symbol time interval T.

【0007】数1の式に従って同期信号パターン部に対
応する受信信号を計算すると、図21で示されるような
受信信号yが得られる。この受信機側において、既知で
ある情報は、同期信号パターンxi と受信信号yi であ
る。この伝送路特性推定部3において、従来用いられて
いるモデル化の処理手順では、先ず、受信信号と同期信
号パターンとの相関をとることによって同期信号データ
部を検出する。次に、この同期信号データ部と同期信号
パターンとの相互相関関数rj を、次式を用いて計算す
る。
When the received signal corresponding to the sync signal pattern portion is calculated according to the equation (1), the received signal y as shown in FIG. 21 is obtained. On the receiver side, the known information is the sync signal pattern x i and the received signal y i . In the transmission path characteristic estimating unit 3, in the conventionally used modeling processing procedure, first, the synchronization signal data portion is detected by calculating the correlation between the reception signal and the synchronization signal pattern. Next, the cross-correlation function r j between the sync signal data portion and the sync signal pattern is calculated using the following equation.

【数2】 次に、この相互相関関数rj の最大値を用いて正規化を
行う。このようにして計算された相互相関関数rj を図
21に示す。
[Equation 2] Next, normalization is performed using the maximum value of this cross-correlation function r j . The cross-correlation function r j thus calculated is shown in FIG.

【0008】[0008]

【発明が解決しようとする課題】上述した従来のビタビ
等化器では、図21のチャンネルレスポンスhi と相互
相関関数ri とを比較すると、ある程度の精度でチャン
ネルレスポンスhi を推定できることが確認できるが、
その反面、本来ならば出現してはならない「偽のインパ
ルスレスポンス」も検出されてしまうことが露呈してい
る。この原因は、同期信号パターンの自己相関関数aj
そのものに問題があるためである。つまり、同期信号パ
ターンの自己相関関数aj を、次式を用いて計算してみ
れば明らかである。
In the conventional Viterbi equalizer described above, it is confirmed that the channel response h i can be estimated with a certain degree of accuracy by comparing the channel response h i of FIG. 21 with the cross-correlation function r i. I can, but
On the other hand, it is revealed that "fake impulse response", which should not appear in the original case, is also detected. The cause is the autocorrelation function a j of the synchronization signal pattern.
This is because there is a problem with itself. That is, it is clear that the autocorrelation function a j of the synchronization signal pattern is calculated by using the following equation.

【数3】 [Equation 3]

【0009】上式に基づいて計算した自己相関関数aj
を図21に示す。この図21から明らかなように、主ピ
ーク以外にもかなり大きなレベルを有する幾つかのサイ
ドローブが存在し、これがチャンネルレスポンスを推定
する際にその精度を劣化させる要因となっていた。本発
明は、上記課題に鑑みてなされたものであり、その目的
とするところは、送信機と受信機との間のインパルス応
答を少ない演算量で精度良く推定できるビタビ等化器を
提供することにある。
The autocorrelation function a j calculated based on the above equation
Is shown in FIG. As is clear from FIG. 21, there are some side lobes having a considerably large level other than the main peak, which was a factor that deteriorates the accuracy when estimating the channel response. The present invention has been made in view of the above problems, and an object thereof is to provide a Viterbi equalizer capable of accurately estimating an impulse response between a transmitter and a receiver with a small amount of calculation. It is in.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明によるビタビ等化器は、受信信号データ系列
中から同期信号データ部を検出し、この同期信号データ
部を参照信号としてLMS法による漸化式を用いて送信
機と受信機との間のチャンネルレスポンスをモデル化す
る伝送路特性推定手段と、この伝送路特性推定手段によ
り得られる伝送モデルを基にしてビタビアルゴリズムを
用いて送信データ系列を復号する復号手段とを備えた構
成となっている。
In order to achieve the above object, a Viterbi equalizer according to the present invention detects a sync signal data part from a received signal data sequence and uses this sync signal data part as a reference signal for LMS. Using the Viterbi algorithm based on the transmission model obtained by this transmission line characteristic estimation means, which models the channel response between the transmitter and the receiver using the recurrence formula It is configured to include a decoding unit that decodes the transmission data sequence.

【0011】[0011]

【作用】TDMA方式ディジタル伝送系においては、各
タイムスロット毎に既知のパターンを有する同期信号が
送信される。この同期信号パターンを利用して、送信機
・受信機間のチャンネルレスポンスを同定する際に、受
信信号データ系列中の同期信号データ部を参照信号とし
てLMS法による漸化式を用いる。マトリクスを演算す
るのではなく、漸化式を用いた演算であることから、送
信機・受信機間のチャンネルレスポンスを少ない演算量
で精度良く推定できる。
In the TDMA digital transmission system, a synchronization signal having a known pattern is transmitted for each time slot. When identifying the channel response between the transmitter and the receiver using this synchronization signal pattern, a recurrence formula by the LMS method is used with the synchronization signal data portion in the reception signal data sequence as a reference signal. Since the calculation is performed using the recurrence formula instead of calculating the matrix, the channel response between the transmitter and the receiver can be accurately estimated with a small amount of calculation.

【0012】[0012]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図2は、本発明に係るビタビ等化器の基本
構成を示すブロック図である。図において、受信信号入
力は、ビタビ推定部1を構成するブランチメトリック計
算回路11及び伝送路特性推定部2に供給される。伝送
路特性推定部2は、本発明の特徴となる部分であり、受
信信号データ系列中から同期信号データ部を検出し、こ
の同期信号データ部を参照信号としてLMS法(最小2
乗法)による漸化式を用いて送信機と受信機との間のチ
ャンネルレスポンスをモデル化する。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 2 is a block diagram showing the basic configuration of the Viterbi equalizer according to the present invention. In the figure, a received signal input is supplied to a branch metric calculation circuit 11 and a transmission path characteristic estimation unit 2 which form a Viterbi estimation unit 1. The transmission path characteristic estimation unit 2 is a feature of the present invention, detects a synchronization signal data portion from a received signal data sequence, and uses this synchronization signal data portion as a reference signal for the LMS method (minimum 2
The channel response between the transmitter and the receiver is modeled using a recurrence formula by multiplication.

【0013】この伝送路特性推定部2の具体例を説明す
るに当り、伝送路をチャンネルレスポンスとして図3に
示すようにモデル化する。このようにモデル化すれば、
受信されるであろうと予想される信号yi が、前述の数
1の式で表されることは明かである。一方、実際に受信
された信号をYi と表わすことにすると、i番目のシン
ボルに関する誤差は次式で表される。
In explaining a concrete example of the transmission path characteristic estimating section 2, the transmission path is modeled as a channel response as shown in FIG. If modeled like this,
Obviously, the signal y i that is expected to be received is represented by the above equation (1). On the other hand, if the actually received signal is represented by Y i , the error regarding the i-th symbol is represented by the following equation.

【数4】ei =yi −Yi (4) e i = y i −Y i

【0014】この誤差の2乗和は次式で求められる。The sum of squares of this error is obtained by the following equation.

【数5】 この誤差を最小とするようにインパルスレスポンス列h
n を決定する訳であるが、その解法の一つとして、LM
Sアルゴリズムが良く利用される。このLMSアルゴリ
ズムでは、次式で示す手順に従ってインパルスレスポン
ス列hj を更新する。
[Equation 5] Impulse response sequence h to minimize this error
It is a translation that determines n , but as one of the solutions, LM
The S algorithm is often used. In this LMS algorithm, the impulse response sequence h j is updated according to the procedure shown by the following equation.

【数6】 ここで、jはFIRフィルタのj番目のタップ、nは更
新される際のn回目の更新、αはステップゲイン(0<
α≦1)、Kは推定誤差を平均化する過程における平均
化の回数、yは等化フィルタに入力される受信信号のサ
ンプル値、eは等化誤差をそれぞれ表わす。
[Equation 6] Here, j is the j-th tap of the FIR filter, n is the n-th update when updated, and α is the step gain (0 <
α ≦ 1), K is the number of times of averaging in the process of averaging the estimation error, y is the sample value of the received signal input to the equalization filter, and e is the equalization error.

【0015】また、等化誤差eは、等化フィルタ出力を
out 、参照信号をrとすると、
Further, the equalization error e is expressed by the following equation, where the output of the equalization filter is e out and the reference signal is r.

【数7】e=eout −r と表される。このLMS法による漸化式を用いる場合に
は、先ずインパルスレスポンス列として何らかの初期値
を設定する必要がある。この初期値として図21に示し
た相互相関関数rj を利用する。
[Expression 7] e = e out −r When using the recurrence formula by the LMS method, it is necessary to first set some initial value as the impulse response sequence. As this initial value, the cross-correlation function r j shown in FIG. 21 is used.

【0016】以下に、図21に示した同期信号データx
と受信信号yとからLMS法による漸化式を用いてイン
パルスレスポンス列を推定する伝送路特性推定部2の第
1の実施例の処理手順について、図1のフローチャート
に従って説明する。先ず、受信信号データをメモリにス
トアし(ステップS1)、この受信信号データ系列中か
ら同期信号(SYNC)データ部を検出する(ステップ
S2)。次に、同期信号と受信信号との相互相関関数r
j を計算し(ステップS3)、その計算結果を正規化し
た後チャンネルレスポンスの初期値とする(ステップS
4)。
The sync signal data x shown in FIG. 21 will be described below.
The processing procedure of the first embodiment of the transmission path characteristic estimation unit 2 which estimates the impulse response sequence from the received signal y and the received signal y using the recurrence formula by the LMS method will be described with reference to the flowchart of FIG. First, the received signal data is stored in the memory (step S1), and the sync signal (SYNC) data portion is detected from the received signal data series (step S2). Next, a cross-correlation function r between the synchronization signal and the received signal
j is calculated (step S3), and the calculation result is normalized and used as the initial value of the channel response (step S3).
4).

【0017】次に、図20に示す同期信号パターンの2
6シンボルについて、各シンボル毎に数6の漸化式に示
す手順でインパルスレスポンス推定値を更新する(ステ
ップS5〜S7)。1シンボルについて最大N(例え
ば、N=4)回まで更新演算を繰り返し(ステップS7
〜S10)、ステップS8で数4の式に基づいて推定誤
差を計算し、ステップS9でその推定誤差の絶対値が所
定の基準値よりも小さくなったと判定した場合には、全
シンボルについて処理が終了(i≦26)したか否かを
判断し(ステップS11)、i≠26であれば、ステッ
プS5に戻って後続する次のシンボルについて同様の計
算を行う。また、ステップS9,S10において、1シ
ンボルについて最大N回まで更新演算を繰り返しても推
定誤差が所定の基準値以下にならない場合には、i≠2
6を条件にステップS5に戻って後続する次のシンボル
について同様の演算を開始する。
Next, the sync signal pattern 2 shown in FIG.
For 6 symbols, the impulse response estimation value is updated for each symbol by the procedure shown in the recurrence formula of the equation 6 (steps S5 to S7). The update calculation is repeated up to N (for example, N = 4) times for one symbol (step S7).
~ S10), the estimation error is calculated based on the equation of Equation 4 in step S8, and if it is determined in step S9 that the absolute value of the estimation error is smaller than a predetermined reference value, the processing is performed for all symbols. It is determined whether or not the process is completed (i ≦ 26) (step S11). If i ≠ 26, the process returns to step S5 and the same calculation is performed for the next symbol that follows. Further, in steps S9 and S10, if the estimation error does not become equal to or less than the predetermined reference value even if the update calculation is repeated up to N times for one symbol, i ≠ 2
Under the condition of 6, the process returns to step S5, and the same calculation is started for the next succeeding symbol.

【0018】ここで、ステップゲインαを、α=0.5
000とする。また、推定誤差のレベルを評価する基準
値として、参照信号の絶対値にある一定係数βを乗じた
値とする。この一定係数βを便宜上、誤差判定係数と呼
ぶことにする。この誤差判定係数βを、β=0.100
0とした。以上のようにして、演算処理上のパラメータ
を設定した場合の収束結果を図5(A)に示す。この図
5(A)に示した誤差の2乗和とは、前述の数5の式に
基づいて計算される量である。また、最大誤差とは各シ
ンボルについて数4の式に基づいて計算される誤差の中
で絶対値が最大となるものである。
Here, the step gain α is α = 0.5
000. The reference value for evaluating the level of the estimation error is a value obtained by multiplying the absolute value of the reference signal by a certain coefficient β. For the sake of convenience, this constant coefficient β will be referred to as an error determination coefficient. This error determination coefficient β is β = 0.100.
It was set to 0. FIG. 5A shows the convergence result when the parameters for the arithmetic processing are set as described above. The sum of squares of the error shown in FIG. 5 (A) is an amount calculated based on the above-described equation (5). The maximum error is the maximum absolute value among the errors calculated based on the equation (4) for each symbol.

【0019】この図5(A)に示す計算結果と比較する
ために、他の初期値に設定した場合の計算例を図5
(B),(C)に示す。この比較において、初期値以外
のパラメータは全て同一とした。これらの計算結果を比
較すると、図5(A)に示す手法、即ち同期信号と受信
信号との相互相関関数を初期値として与えることによ
り、更新回数を1/7程度に低減できかつ推定精度につ
いても大幅に改善できることがわかる。以上の手順によ
って、チャンネルレスポンスを精度良く決定できること
が確認できた。
In order to compare with the calculation result shown in FIG. 5A, a calculation example in the case of setting other initial values is shown in FIG.
Shown in (B) and (C). In this comparison, all parameters except the initial value were the same. Comparing these calculation results, the number of updates can be reduced to about 1/7 and the estimation accuracy can be reduced by using the method shown in FIG. It can be seen that can be greatly improved. It was confirmed that the channel response can be accurately determined by the above procedure.

【0020】次に、ビタビ推定部1の動作概要について
説明する。このチャンネルレスポンスを同定した後にビ
タビアルゴリズムを用いて送信データ系列を復号する。
つまり、図3に示した一般的なモデルを、具体的にその
チャンネルレスポンス長を限定してモデル化した図4の
例について話を進める。この図4のようにモデル化する
と、それは、 拘束長k=4 符号化率r=1/1 の畳み込み符号器と見ることができる。但し、通常の畳
み込み符号器と異なる点は、次の2点である。すなわ
ち、 1.加算器ADDが線形動作を行う。 2.シフトレジスタT0 〜T4 に入力されるシンボルは
<+1>と<−1>の2値であり、またシフトレジスタ
の各出力はチャンネルレスポンスh-1,h0 ,h+1,h
+2及びh+3に相当する重みを付けた後に加算器ADDに
加えられる。
Next, an outline of the operation of the Viterbi estimation unit 1 will be described. After identifying this channel response, the transmission data sequence is decoded using the Viterbi algorithm.
That is, the example of FIG. 4 in which the general model shown in FIG. 3 is modeled by specifically limiting its channel response length will be described. When modeled as in FIG. 4, it can be viewed as a convolutional encoder with a constraint length k = 4 and a code rate r = 1/1. However, the difference from the normal convolutional encoder is the following two points. That is, 1. The adder ADD performs a linear operation. 2. The symbols input to the shift registers T 0 to T 4 are binary values of <+1> and <−1>, and the respective outputs of the shift register are channel responses h −1 , h 0 , h +1 and h.
It is added to the adder ADD after weighting corresponding to +2 and h +3 .

【0021】このようにモデル化した場合に送出される
シンボルGは次式で表される。
The symbol G sent in the case of modeling in this way is expressed by the following equation.

【数8】 ここで、<Tj >はレジスタTj に格納された内容を表
わすものとする。この図4に示した伝送路モデルにおけ
る伝送路の内部状態の遷移を表わすトレリス図を図6に
示す。図6において、各状態節点Si に対応する3文字
のアルファベットは各タイムスロットにおけるシフトレ
ジスタの内部状態を表わすものとする。ここで、シフト
レジスタは<+1>と<−1>の値をとるので、表現の
都合上、それぞれH,Lと表わすことにする。なお、こ
の図6では、通常用いられる格子構造図に変形を加え
て、情報入力シンボル<−1>が入力された場合には実
線で、また情報入力シンボル<+1>が入力された場合
には破線で示すような遷移が発生することを表してい
る。
[Equation 8] Here, <T j > represents the content stored in the register T j . FIG. 6 is a trellis diagram showing transitions of internal states of the transmission line in the transmission line model shown in FIG. In FIG. 6, the three-letter alphabet corresponding to each state node S i represents the internal state of the shift register in each time slot. Here, since the shift register takes the values of <+1> and <-1>, they are represented as H and L for convenience of expression. In addition, in FIG. 6, by modifying the normally used lattice structure diagram, a solid line is used when the information input symbol <-1> is input, and a data input symbol <+1> is input when the information input symbol <+1> is input. This indicates that the transition shown by the broken line occurs.

【0022】一方、ビタビ推定部1において、ブランチ
メトリック計算回路11に受信データYk を入力してそ
の遷移に関する尤度を計算する。ここに、ブランチメト
リックとは、1回当りの遷移に対して計算される尤度で
ある。その尤度を量るための計量としては幾つか提案さ
れているが、ビタビ復号器における最も一般的な評価尺
度であるハミング距離を広義に適用する。今、タイムス
ロットt(k) におけるブランチメトリックは、次式に基
づいて計算される。
On the other hand, in the Viterbi estimation unit 1, the received data Y k is input to the branch metric calculation circuit 11 and the likelihood regarding the transition is calculated. Here, the branch metric is the likelihood calculated for each transition. Although some metric has been proposed for measuring the likelihood, the Hamming distance, which is the most general evaluation measure in the Viterbi decoder, is broadly applied. Now, the branch metric at time slot t (k) is calculated based on the following equation.

【数9】b(k,Si →Sn )=|Yk −Gk | ここで、Yk は受信データであり、またGk は等価伝送
モデルから送出されるシンボルであって数8の式に基づ
いて計算される値である。
B (k, S i → S n ) = | Y k −G k | Here, Y k is the received data, and G k is the symbol sent from the equivalent transmission model, It is a value calculated based on the formula.

【0023】このブランチメトリック計算回路11で計
算されたブランチメトリックは、ACS(Add Compare S
elect)12に供給される。このACS回路12は、加算
器と比較器とセレクタとから構成され、各状態における
生き残りパスを選択する。その基本的な動作は、ある状
態節点に到達する可能性を有する2つのパスについてそ
れぞれブランチメトリックと1タイムスロット前のパス
メトリックとを加算してその合計値の小さい方を尤もら
しい生き残りパスとして選択する。ここに、パスメトリ
ックとは、生き残りパスにおける過去のブランチメトリ
ックを合算した値である。
The branch metric calculated by the branch metric calculation circuit 11 is ACS (Add Compare S
elect) 12 is supplied. The ACS circuit 12 is composed of an adder, a comparator, and a selector, and selects a surviving path in each state. The basic operation is to add the branch metric and the path metric one time slot before for each of two paths that have the possibility of reaching a certain state node, and select the one with the smaller total value as the likely survival path. To do. Here, the path metric is a value obtained by adding up past branch metrics in the surviving path.

【0024】ACS回路12の出力信号は、正規化回路
14を介してパスメトリック記憶回路13に供給される
とともに、最尤パス検出回路15に直接供給される。最
尤パス検出回路15は、最小のパスメトリック値を有す
るパスを検出してそのパスに対応したパスメモリ16の
内容を更新する。このパスメモリ16は、情報シンボル
系列を推定して記憶しておくメモリであり、最尤パス検
出回路15による更新により、その検出パスに対応した
内容を復号データとして出力する。次に、このビタビ推
定部1における処理手順について、図7のフローチャー
トに従って説明する。
The output signal of the ACS circuit 12 is supplied to the path metric storage circuit 13 via the normalization circuit 14 and directly to the maximum likelihood path detection circuit 15. The maximum likelihood path detection circuit 15 detects the path having the smallest path metric value and updates the contents of the path memory 16 corresponding to the path. The path memory 16 is a memory that estimates and stores the information symbol sequence, and outputs the content corresponding to the detected path as decoded data when updated by the maximum likelihood path detection circuit 15. Next, the processing procedure in the Viterbi estimation unit 1 will be described with reference to the flowchart in FIG.

【0025】図7において、先ずブランチメトリック計
算回路11でブランチメトリックの計算を行い(ステッ
プS21)、続いてN番目のステートについて計算を開
始する(ステップS22)。次に、1タイムスロット前
のステート−1のアドレスを設定し(ステップS2
3)、この設定したアドレスのパスメトリック記憶回路
13に記憶されたパスメトリックを読み込み(ステップ
S24)、このパスメトリックをステップS21で計算
したブランチメトリックとACS回路12で加算し、こ
の加算出力をレジスタP1に格納する(ステップS2
5)。
In FIG. 7, the branch metric calculation circuit 11 first calculates the branch metric (step S21), and then starts the calculation for the Nth state (step S22). Next, the address of State-1 one time slot before is set (step S2
3) The path metric stored in the path metric storage circuit 13 of the set address is read (step S24), the branch metric calculated in step S21 is added by the ACS circuit 12, and the added output is registered. Store in P1 (step S2
5).

【0026】次に、1タイムスロット前のステート−2
のアドレスの設定を行い(ステップS26)、この設定
したアドレスのパスメトリック記憶回路13に記憶され
たパスメトリックを読み込み(ステップS27)、この
パスメトリックをステップS21で計算したブランチメ
トリックとACS回路12で加算し、この加算出力をレ
ジスタP2に格納する(ステップS28)。次に、この
ACS回路12において、このレジスタP1及びP2の
各格納値の比較及びセレクトの動作を行い(ステップS
29,S30)、そのセレクト値を出力し(ステップS
31)、この値でパスメトリック記憶回路13を更新し
(ステップS32)、さらにパスメモリ16を更新する
(ステップS33)。
Next, state-2 one time slot before
Is set (step S26), the path metric stored in the path metric storage circuit 13 of the set address is read (step S27), and the branch metric calculated in step S21 and the ACS circuit 12 Addition is performed, and the addition output is stored in the register P2 (step S28). Next, the ACS circuit 12 compares and selects the stored values of the registers P1 and P2 (step S
29, S30), and outputs the selected value (step S
31), the path metric storage circuit 13 is updated with this value (step S32), and the path memory 16 is further updated (step S33).

【0027】上述したステップS22からステップS3
3までの処理を、ステップS34で状態数2k-1 だけ終
了したと判定するまで繰り返す。以上の処理が終了した
後、最尤パス検出回路15によって最小のパスメトリッ
ク値を有するパスを検出し(ステップS35)、さらに
パスメトリックの最小値を各パスメトリック量から減算
することによって正規化の処理を行う(ステップS3
6)。続いて、最尤パス検出回路15によって最尤パス
のアドレスを設定し(ステップS37)、パスメモリ1
6の内容を復号データとして出力する(ステップS3
8)。
Steps S22 to S3 described above
The processes up to 3 are repeated until it is determined in step S34 that the number of states is 2 k-1 . After the above processing is completed, the maximum likelihood path detection circuit 15 detects the path having the minimum path metric value (step S35), and further, the minimum value of the path metric is subtracted from each path metric amount to perform normalization. Perform processing (step S3)
6). Subsequently, the maximum likelihood path detection circuit 15 sets the address of the maximum likelihood path (step S37), and the path memory 1
The contents of 6 are output as decoded data (step S3
8).

【0028】ビタビ等化器を構成する論理ユニットを図
8に示す。この図において、各計量はそれぞれ次のよう
な内容を表わすものとする。 P(k−1,Si ):タイムスロットt(k-1) において
状態節点Si に到達した生き残りパスが有するパスメト
リック P(k−1,Sj ):タイムスロットt(k-1) において
状態節点Sj に到達した生き残りパスが有するパスメト
リック b(k,Si →Sn ):タイムスロットt(k) において
状態節点Si から状態節点Sn への遷移に対応するブラ
ンチメトリック b(k,Sj →Sn ):タイムスロットt(k) において
状態節点Sj から状態節点Sn への遷移に対応するブラ
ンチメトリック
FIG. 8 shows a logical unit forming the Viterbi equalizer. In this figure, each metric has the following contents. P (k-1, S i ): Path metric of the surviving path reaching the state node S i at time slot t (k-1) P (k-1, S j ): Time slot t (k-1) Path metric b (k, S i → S n ), which the surviving path has reached at the state node S j at , the branch metric b corresponding to the transition from the state node S i to the state node S n at time slot t (k) (K, S j → S n ): Branch metric corresponding to the transition from the state node S j to the state node S n in the time slot t (k)

【0029】 M(k−1,Si ):タイムスロットt(k-1) において
状態節点Si に到達した生き残りパスが有するパスメモ
リ M(k−1,Sj ):タイムスロットt(k-1) において
状態節点Sj に到達した生き残りパスが有するパスメモ
リ <−1>,<+1>:タイムスロットt(k) において送
出されたと推定される情報シンボル P(k,Sn ):タイムスロットt(k) において状態節
点Sn に到達した生き残りパスが有するパスメトリック M(k,Sn ):タイムスロットt(k) において状態節
点Sn に到達した生き残りパスが有するパスメモリ
M (k−1, S i ): Path memory of the surviving path reaching the state node S i at time slot t (k−1) M (k−1, S j ): Time slot t (k -1), the path memory <-1>, <+1> of the surviving path that has reached the state node S j is: Information symbol P (k, S n ), which is estimated to be transmitted in the time slot t (k): Time slot t (k) path surviving path which reaches the state node S n has the metric M (k, S n): a path memory with the survival path which reaches the state node S n in time slot t (k)

【0030】ここで、拘束長をkとすると、状態数は2
k-1 だけ存在するので、図8に示す論理ユニットの数も
基本的には状態数2k-1 だけ必要となる。更に、図2に
示したビタビ等化器のブロック構成のように正規化回路
13を設けてパスメトリック記憶回路13の規模を減ら
し、またパスメトリック計算時におけるオーバーフロー
を防ぐ方式が一般的である。この正規化の具体的な処理
としては、先ずパスメトリックの最小値を検出し、次に
その値を各パスメトリック量から減算する処理が行われ
る。このようにしてセレクトされた生き残りパスメトリ
ックの数は、状態数と同じく2k-1 だけ存在することに
なる。
Here, assuming that the constraint length is k, the number of states is 2
Since there are only k−1, the number of logical units shown in FIG. 8 is basically required to be 2 k−1 . Further, as in the block configuration of the Viterbi equalizer shown in FIG. 2, a normalization circuit 13 is provided to reduce the size of the path metric storage circuit 13 and to prevent overflow at the time of path metric calculation. As a specific process of this normalization, a process of first detecting the minimum value of the path metric and then subtracting the value from each path metric amount is performed. The number of surviving path metrics selected in this way is 2 k−1, which is the same as the number of states.

【0031】各タイムスロットにおいて、生き残りパス
メトリックを選択する操作とそのパスに対応するパスメ
トリックとパスメモリを更新する操作を繰り返す。この
操作を十分に長い時間にわたって行うと、ある時間以前
においては、同一のパスにマージすることが知られてお
り、この様子を図9に示す。最新の処理時点から遡って
パスがマージするまでのパスの長さを打ち切りパス長と
呼んでいる。最尤判定では、最小のパスメトリック値を
有するパスを検出してそのパスに対応したパスメモリ1
6の内容を打ち切りパス長(通常、拘束長の3倍から4
倍程度に設定される)分だけ遡った時点の情報シンボル
を復号シンボルとして出力する。
In each time slot, the operation of selecting the surviving path metric and the operation of updating the path metric and path memory corresponding to that path are repeated. It is known that when this operation is performed for a sufficiently long time, the same path is merged before a certain time, which is shown in FIG. The length of the path from the latest processing time point to the time when the paths are merged is called the truncated path length. In the maximum likelihood determination, the path having the smallest path metric value is detected and the path memory 1 corresponding to the path is detected.
Cut off the contents of 6 (normally 3 times the constraint length to 4
The information symbol at a time point that is traced back by (about twice as much) is output as a decoded symbol.

【0032】次に、本発明の第2の実施例について説明
する。この実施例においては、インパルスレスポンス列
を推定する際に、LMS法を用いて逐次更新する過程に
おいて推定誤差レベルに対応してステップゲインを連続
的に制御するものである。第1の実施例においては、数
6の式におけるステップゲインαの値は常に一定とした
のに対し、この第2の実施例においては、インパルスレ
スポンス列が徐々に収束値に近づくにつれて推定誤差の
レベルも次第に減少していくので、これに対応してステ
ップゲインαも次第に小さな値とするものである。図5
(A)に示す第1の実施例における演算結果と比較する
意味で、先ずこれと同一の初期値を与えた場合について
述べる。
Next, a second embodiment of the present invention will be described. In this embodiment, when the impulse response sequence is estimated, the step gain is continuously controlled corresponding to the estimated error level in the process of sequentially updating using the LMS method. In the first embodiment, the value of the step gain α in the equation (6) is always constant, whereas in the second embodiment, the estimation error of the estimation error increases as the impulse response sequence gradually approaches the convergence value. Since the level also gradually decreases, the step gain α is correspondingly set to a gradually smaller value. Figure 5
For the purpose of comparison with the calculation result in the first embodiment shown in (A), the case where the same initial value is given will be described first.

【0033】以下、第2の実施例の処理手順について、
図10のフローチャートに従って説明する。先ず、受信
信号データをメモリにストアし(ステップS41)、こ
の受信信号データ系列中からSYNCパターンを検出す
る(ステップS42)。次に、同期信号と受信信号との
相互相関関数を計算しその計算結果を正規化した後チャ
ンネルレスポンスの初期値とする(ステップS43)。
続いて、ステップゲインαとして2種類のステップゲイ
ンα1 ,α2 を設定する(ステップS44)。本例で
は、α1 =0.7000、α2 =0.4000とする。
さらに、推定誤差のレベルを評価するための基準値とし
て、参照信号の絶対値に対してある誤差判定係数βを乗
じた値を用いるが、この誤差判定係数βとしても2種類
の誤差判定係数β1 ,β2 を設定する(ステップS4
5)。本例では、β1 =0.5000、β2 =0.10
00とする。
The processing procedure of the second embodiment will be described below.
Description will be given according to the flowchart of FIG. First, the received signal data is stored in the memory (step S41), and the SYNC pattern is detected from the received signal data series (step S42). Next, the cross-correlation function between the synchronization signal and the reception signal is calculated, and the calculation result is normalized and used as the initial value of the channel response (step S43).
Subsequently, two types of step gains α 1 and α 2 are set as the step gain α (step S44). In this example, α 1 = 0.7000 and α 2 = 0.4000.
Further, a value obtained by multiplying the absolute value of the reference signal by a certain error determination coefficient β is used as a reference value for evaluating the level of the estimation error. As this error determination coefficient β, two types of error determination coefficient β are also used. 1 and β 2 are set (step S4)
5). In this example, β 1 = 0.5000 and β 2 = 0.10.
00.

【0034】次に、各シンボル毎に数6の漸化式を用い
てインパルスレスポンス推定値を更新する(ステップS
46〜S51)。最初の更新処理では、ステップゲイン
α1及び誤差判定係数β1 を用いる。1シンボルについ
て最大N(例えば、N=4)回まで更新演算を繰り返す
(ステップS48〜S51)。そして、ステップS49
において、数4の式に基づいて計算される推定誤差の絶
対値が所定の基準値よりも小さくなったと判定すると、
連続パスカウンタをインクリメントし(ステップS5
2)、そのカウント値Mが所定値(例えば、3)以上に
なったか否かを判断する(ステップS53)。
Next, the impulse response estimation value is updated for each symbol using the recurrence formula of Equation 6 (step S).
46-S51). In the first update process, the step gain α 1 and the error determination coefficient β 1 are used. The update calculation is repeated up to N (for example, N = 4) times for one symbol (steps S48 to S51). Then, in step S49
In, when it is determined that the absolute value of the estimation error calculated based on the equation (4) becomes smaller than a predetermined reference value,
Increment the continuous pass counter (step S5
2) It is determined whether or not the count value M has become a predetermined value (for example, 3) or more (step S53).

【0035】M>3、即ち上述した更新処理において誤
差<基準値(ステップS49)の判定を3回連続してク
リアした場合には、誤差判定係数βとしてβ2 を設定し
(ステップS54)、ステップゲインαとしてα2 を設
定し(ステップS55)、続いて連続パスカウンタをリ
セットする(ステップS56)。そして、全シンボルに
ついて処理が終了(i≦26)したか否かを判断し(ス
テップS57)、i≠26であれば、ステップS46に
戻って後続する次のシンボルについて同様の演算を行
う。
If M> 3, that is, if the judgment of error <reference value (step S49) is cleared three times in succession in the above-described update processing, β 2 is set as the error judgment coefficient β (step S54), Α 2 is set as the step gain α (step S55), and then the continuous pass counter is reset (step S56). Then, it is determined whether or not the processing has been completed (i ≦ 26) for all symbols (step S57), and if i ≠ 26, the process returns to step S46 and the same calculation is performed for the next subsequent symbol.

【0036】ステップS48〜S51において、1シン
ボルについて最大N回まで更新演算を繰り返しても推定
誤差が所定の基準値以下にならない場合には、ステップ
S56に移行して連続パスカウンタをリセットした後、
ステップS57においてi≠26を条件にステップS4
6に戻って後続する次のシンボルについて同様の演算を
開始する。また、ステップS52において、誤差<基準
値(ステップS49)の判定をさらに3回連続してクリ
アしたと判定すると、この判定を繰り返す度に、ステッ
プS55でステップゲインα2 を次第に小さな値に設定
する。具体的には、次式で17られるステップゲインα
2 を用いる。
In steps S48 to S51, if the estimation error does not become less than the predetermined reference value even if the updating operation is repeated up to N times for one symbol, the process proceeds to step S56 and the continuous pass counter is reset.
In step S57, if i ≠ 26, step S4
Returning to step 6, a similar operation is started for the next subsequent symbol. Further, when it is determined in step S52 that the determination of error <reference value (step S49) is cleared three more times in succession, the step gain α 2 is set to a gradually smaller value in step S55 each time this determination is repeated. . Specifically, the step gain α calculated by the following equation 17
Use 2 .

【数10】α2 (n+1)=0.80・α2 (n)[Formula 10] α 2 (n + 1) = 0.80 · α 2 (n)

【0037】以上のようにして、演算処理上のパラメー
タを設定した場合の収束結果を図11(A)に示す。こ
の図11(A)に示す計算結果と比較するため、他の初
期値に設定した場合の計算例を図11(B),(C)に
示す。この比較において、初期値以外のパラメータは全
て同一とした。これらの計算結果、例えば図5(B)と
図11(B)とを比較すると、更新回数を大幅に低減で
きることがわかる。以上の第2の実施例の説明では、伝
送路特性推定部2の処理について説明したが、ビタビ推
定部1の処理については第1の実施例の場合と全く同じ
である。
FIG. 11A shows the convergence result when the parameters for the arithmetic processing are set as described above. For comparison with the calculation result shown in FIG. 11A, calculation examples when other initial values are set are shown in FIGS. 11B and 11C. In this comparison, all parameters except the initial value were the same. Comparing these calculation results, for example, FIG. 5B and FIG. 11B, it can be seen that the number of updates can be significantly reduced. In the above description of the second embodiment, the processing of the transmission path characteristic estimation unit 2 has been described, but the processing of the Viterbi estimation unit 1 is exactly the same as in the first embodiment.

【0038】次に、本発明の第3の実施例について説明
する。この実施例においては、インパルスレスポンス列
を推定する際に、LMS法を用いて逐次更新する過程に
おいて推定誤差レベルに対応して前述した誤差判定係数
の大きさを連続的に制御するものである。第1の実施例
においては、誤差判定係数βの値は常に一定であった。
これに対し、この第3の実施例においては、インパルス
レスポンス列が徐々に収束値に近づくにつれて推定誤差
のレベルも次第に減少していくので、これに対応して誤
差判定係数βを次第に小さな値とするものである。図5
(A)に示す第1の実施例における演算結果と比較する
意味で、先ずこれと同一の初期値を与えた場合について
述べる。
Next, a third embodiment of the present invention will be described. In this embodiment, when the impulse response sequence is estimated, the magnitude of the above-described error determination coefficient is continuously controlled corresponding to the estimated error level in the process of sequentially updating using the LMS method. In the first example, the value of the error determination coefficient β was always constant.
On the other hand, in the third embodiment, the level of the estimation error gradually decreases as the impulse response sequence gradually approaches the convergence value, and accordingly, the error determination coefficient β is set to a gradually smaller value. To do. Figure 5
For the purpose of comparison with the calculation result in the first embodiment shown in (A), the case where the same initial value is given will be described first.

【0039】以下、第3の実施例の処理手順について、
図12のフローチャートに従って説明する。先ず、受信
信号データをメモリにストアし(ステップS61)、こ
の受信信号データ系列中からSYNCパターンを検出す
る(ステップS62)。次に、同期信号と受信信号との
相互相関関数を計算しその計算結果を正規化した後チャ
ンネルレスポンスの初期値とする(ステップS63)。
続いて、ステップゲインαとして2種類のステップゲイ
ンα1 ,α2 を、さらに誤差判定係数βとして2種類の
誤差判定係数β1 ,β2 を設定する(ステップS64,
S64)。本例では、α1 =0.7000、α2 =0.
4000とし、β1 =0.5000、β2 =0.300
0とする。
The processing procedure of the third embodiment will be described below.
It will be described according to the flowchart of FIG. First, the received signal data is stored in the memory (step S61), and the SYNC pattern is detected from the received signal data series (step S62). Next, the cross-correlation function between the synchronization signal and the reception signal is calculated, and the calculation result is normalized and then used as the initial value of the channel response (step S63).
Then, two types of step gains α 1 and α 2 are set as the step gain α, and two types of error determination coefficients β 1 and β 2 are set as the error determination coefficient β (step S64,
S64). In this example, α 1 = 0.7000, α 2 = 0.
4000, β 1 = 0.5000, β 2 = 0.300
Set to 0.

【0040】次に、各シンボル毎に数6の漸化式を用い
てインパルスレスポンス推定値を更新する(ステップS
66〜S71)。最初の更新処理では、ステップゲイン
α1及び誤差判定係数β1 を用いる。1シンボルについ
て最大N(例えば、N=4)回まで更新演算を繰り返す
(ステップS68〜S71)。そして、ステップS69
において、数4の式に基づいて計算される推定誤差の絶
対値が所定の基準値よりも小さくなったと判定すると、
連続パスカウンタをインクリメントし(ステップS7
2)、そのカウント値Mが所定値(例えば、3)以上に
なったか否かを判断する(ステップS73)。
Next, the impulse response estimation value is updated for each symbol using the recurrence formula of Equation 6 (step S
66-S71). In the first update process, the step gain α 1 and the error determination coefficient β 1 are used. The update calculation is repeated up to N (for example, N = 4) times for one symbol (steps S68 to S71). Then, in step S69
In, when it is determined that the absolute value of the estimation error calculated based on the equation (4) becomes smaller than a predetermined reference value,
The continuous pass counter is incremented (step S7
2) It is determined whether or not the count value M has reached a predetermined value (for example, 3) or more (step S73).

【0041】上述した更新処理において誤差<基準値
(ステップS69)の判定を3回連続してクリアした場
合(M>3)には、ステップゲインαとしてα2 を設定
し(ステップS74)、誤差判定係数βとしてβ2 を設
定し(ステップS75)、続いて連続パスカウンタをリ
セットする(ステップS76)。そして、全シンボルに
ついて処理が終了(i≦26)したか否かを判断し(ス
テップS77)、i≠26であれば、ステップS66に
戻って後続する次のシンボルについて同様の演算を行
う。
When the judgment of error <reference value (step S69) is cleared three times in succession in the above-mentioned update processing (M> 3), α 2 is set as the step gain α (step S74), and the error is set. Β 2 is set as the determination coefficient β (step S75), and then the continuous pass counter is reset (step S76). Then, it is determined whether or not the processing has been completed for all symbols (i ≦ 26) (step S77), and if i ≠ 26, the process returns to step S66 and the same calculation is performed for the next subsequent symbol.

【0042】ステップS68〜S71において、1シン
ボルについて最大N回まで更新演算を繰り返しても推定
誤差が所定の基準値以下にならない場合には、ステップ
S76に移行して連続パスカウンタをリセットした後、
ステップS77においてi≠26を条件にステップS6
6に戻って後続する次のシンボルについて同様の演算を
開始する。また、ステップS72において、誤差<基準
値(ステップS69)の判定をさらに3回連続してクリ
アしたと判定すると、この判定を繰り返す度に、ステッ
プS75で誤差判定係数β2 を次第に小さな値に設定す
る。具体的には、次式で与えられる誤差判定係数β2
用いる。
In steps S68 to S71, if the estimation error does not become less than the predetermined reference value even if the update operation is repeated up to N times for one symbol, the process proceeds to step S76 and the continuous pass counter is reset,
In step S77, if i ≠ 26, step S6
Returning to step 6, a similar operation is started for the next subsequent symbol. If it is determined in step S72 that the determination of error <reference value (step S69) has been cleared three more times consecutively, the error determination coefficient β 2 is set to a gradually smaller value in step S75 each time this determination is repeated. To do. Specifically, the error determination coefficient β 2 given by the following equation is used.

【数11】β2 (n+1)=0.70・β2 (n)[Formula 11] β 2 (n + 1) = 0.70 · β 2 (n)

【0043】以上のようにして、演算処理上のパラメー
タを設定した場合の収束結果を図13(A)に示す。こ
の図13(A)に示す計算結果と比較するため、他の初
期値に設定した場合の計算例を図13(B),(C)に
示す。この比較において、初期値以外のパラメータは全
て同一とした。これらの計算結果、例えば図5(B)と
図13(B)とを比較すると、更新回数を大幅に低減で
きることがわかる。以上の第3の実施例の説明では、伝
送路特性推定部2の処理について説明したが、ビタビ推
定部1の処理については第1の実施例の場合と全く同じ
である。
FIG. 13A shows the convergence result when the parameters for the arithmetic processing are set as described above. For comparison with the calculation result shown in FIG. 13A, calculation examples when other initial values are set are shown in FIGS. 13B and 13C. In this comparison, all parameters except the initial value were the same. Comparing these calculation results, for example, FIG. 5B and FIG. 13B, it can be seen that the number of updates can be significantly reduced. In the above description of the third embodiment, the processing of the transmission path characteristic estimation unit 2 has been described, but the processing of the Viterbi estimation unit 1 is exactly the same as in the case of the first embodiment.

【0044】次に、第4の実施例について説明する。こ
の実施例においては、インパルスレスポンス列を推定す
る際に、LMS法を用いて逐次更新する過程において推
定誤差の判定基準をパスできない場合に、更新前の値を
使用するか更新後の値を使用するかを選択した後に次の
手順に入るようにしたものである。図5(A)に示す第
1の実施例における演算結果と比較する意味で、先ずこ
れと同一の初期値を与えた場合について述べる。
Next, a fourth embodiment will be described. In this embodiment, when the impulse response sequence is estimated, the value before update is used or the value after update is used when the criterion of the estimation error cannot be passed in the process of sequentially updating using the LMS method. After selecting whether or not to do so, the next step is entered. For the purpose of comparison with the calculation result in the first embodiment shown in FIG. 5A, the case where the same initial value is given will be described first.

【0045】以下、第4の実施例の処理手順について、
図14のフローチャートに従って説明する。先ず、受信
信号データをメモリにストアし(ステップS81)、こ
の受信信号データ系列中からSYNCパターンを検出す
る(ステップS82)。次に、同期信号と受信信号との
相互相関関数を計算しその計算結果を正規化した後チャ
ンネルレスポンスの初期値とする(ステップS83)。
続いて、ステップゲインαを、誤差判定係数βをそれぞ
れ設定する(ステップS84,S85)。本例では、α
=0.5000とし、β=0.1000とする。
The processing procedure of the fourth embodiment will be described below.
Description will be given according to the flowchart of FIG. First, the received signal data is stored in the memory (step S81), and the SYNC pattern is detected from the received signal data series (step S82). Next, the cross-correlation function between the sync signal and the received signal is calculated, and the calculation result is normalized and used as the initial value of the channel response (step S83).
Then, the step gain α and the error determination coefficient β are set (steps S84 and S85). In this example, α
= 0.5000 and β = 0.1000.

【0046】次に、各シンボル毎に数6の漸化式を用い
てインパルスレスポンス推定値を更新する(ステップS
86〜S92)。この更新処理の際に、更新前のインパ
ルスレスポンス推定値を予めメモリにストアしておく
(ステップS87)。そして、1シンボルについて最大
N(例えば、N=4)回まで更新演算を繰り返す(ステ
ップS89〜S92)。ステップS90において、数4
の式に基づいて計算される推定誤差の絶対値が所定の基
準値よりも小さくなったと判定すると、全シンボルにつ
いて処理が終了(i≦26)したか否かを判断し(ステ
ップS93)、i≠26であれば、ステップS86に戻
って後続する次のシンボルについて同様の演算を行う。
Next, the impulse response estimation value is updated for each symbol using the recurrence formula of Equation 6 (step S).
86-S92). At the time of this updating process, the impulse response estimation value before updating is stored in the memory in advance (step S87). Then, the update calculation is repeated up to N (for example, N = 4) times for one symbol (steps S89 to S92). In step S90, the number 4
When it is determined that the absolute value of the estimation error calculated based on the equation (4) is smaller than the predetermined reference value, it is determined whether the processing is completed (i ≦ 26) for all symbols (step S93), and i If ≠ 26, the process returns to step S86 and the same calculation is performed for the subsequent symbol.

【0047】ステップS89〜S92において、1シン
ボルについて最大N回まで更新演算を繰り返しても推定
誤差が所定の基準値以下にならない場合には、ステップ
S87でメモリにストアしてある更新前のインパルスレ
スポンス列による推定誤差1を計算し(ステップS9
4)、続いて更新後のインパルスレスポンス列による推
定誤差2を計算し(ステップS95)、これら推定誤差
1,2を比較する(ステップS96)。そして、推定誤
差1<推定誤差2の場合には、更新前のインパルスレス
ポンス列を選択し(ステップS97)、推定誤差1≧推
定誤差2の場合には、更新後のインパルスレスポンス列
を選択する(ステップS98)。すなわち、推定誤差が
小さくなる方を選択し、ステップS93においてi≠2
6を条件にステップS86に戻って後続する次のシンボ
ルについて同様の演算を開始する。
In steps S89 to S92, if the estimation error does not become less than the predetermined reference value even if the updating operation is repeated up to N times for one symbol, the impulse response before updating stored in the memory in step S87. The estimation error 1 by the column is calculated (step S9
4) Subsequently, the estimation error 2 based on the updated impulse response sequence is calculated (step S95), and these estimation errors 1 and 2 are compared (step S96). Then, if the estimation error 1 <estimation error 2, the impulse response sequence before updating is selected (step S97), and if the estimation error 1 ≧ estimation error 2, the impulse response sequence after updating is selected ( Step S98). That is, one having a smaller estimation error is selected, and i ≠ 2 in step S93.
Under the condition of 6, the process returns to step S86 and the same calculation is started for the next succeeding symbol.

【0048】以上のようにして、演算処理上のパラメー
タを設定した場合の収束結果を図15(A)に示す。こ
の図15(A)に示す計算結果と比較するため、他の初
期値に設定した場合の計算例を図15(B),(C)に
示す。この比較において、初期値以外のパラメータは全
て同一とした。これらの計算結果、例えば図5(B)と
図15(B)とを比較すると、更新回数を大幅に低減で
きることがわかる。以上の第4の実施例の説明では、伝
送路特性推定部2の処理について説明したが、ビタビ推
定部1の処理については第1の実施例の場合と全く同じ
である。
FIG. 15A shows the convergence result when the parameters for the arithmetic processing are set as described above. For comparison with the calculation result shown in FIG. 15A, calculation examples when other initial values are set are shown in FIGS. 15B and 15C. In this comparison, all parameters except the initial value were the same. Comparing these calculation results, for example, FIG. 5B and FIG. 15B, it can be seen that the number of updates can be significantly reduced. In the above description of the fourth embodiment, the processing of the transmission path characteristic estimation unit 2 has been described, but the processing of the Viterbi estimation unit 1 is exactly the same as in the first embodiment.

【0049】次に、第5の実施例について説明する。こ
の実施例においては、インパルスレスポンス列を推定す
る際に、LMS法を用いて逐次更新する過程においてメ
モリにストアしておいた同期信号(SYNC)データ系
列を繰り返して利用することにより、推定精度の向上を
図るものである。第1〜第4の実施例においては、いず
れもSYNCデータ系列を1回だけ利用するものであっ
たが、この第5の実施例においては任意の回数だけ利用
する。図5(A)に示す第1の実施例における演算結果
と比較する意味で、先ずこれと同一の初期値を与えた場
合について述べる。
Next, a fifth embodiment will be described. In this embodiment, when the impulse response sequence is estimated, the synchronization signal (SYNC) data sequence stored in the memory is repeatedly used in the process of sequentially updating by using the LMS method, so that the estimation accuracy is improved. It is intended to improve. In each of the first to fourth embodiments, the SYNC data sequence is used only once, but in the fifth embodiment, it is used any number of times. For the purpose of comparison with the calculation result in the first embodiment shown in FIG. 5A, the case where the same initial value is given will be described first.

【0050】以下、第5の実施例の処理手順について、
図16のフローチャートに従って説明する。先ず、受信
信号データ系列をメモリにストアし(ステップS10
1)、この受信信号データ系列中からSYNCパターン
を検出する(ステップS102)。次に、同期信号と受
信信号との相互相関関数を計算しその計算結果を正規化
した後チャンネルレスポンスの初期値とする(ステップ
S103)。続いて、ステップゲインαを、誤差判定係
数βをそれぞれ設定する(ステップS104,S10
5)。本例では、α=0.5000とし、β=0.10
00とする。
The processing procedure of the fifth embodiment will be described below.
It will be described according to the flowchart of FIG. First, the received signal data sequence is stored in the memory (step S10
1), a SYNC pattern is detected from this received signal data sequence (step S102). Next, the cross-correlation function between the synchronization signal and the received signal is calculated, and the calculation result is normalized and then used as the initial value of the channel response (step S103). Then, the step gain α and the error determination coefficient β are set (steps S104 and S10).
5). In this example, α = 0.5000 and β = 0.10.
00.

【0051】次に、各シンボル毎に数6の漸化式を用い
てインパルスレスポンス推定値を更新する(ステップS
106〜S111)。1シンボルについて最大N(例え
ば、N=4)回まで更新演算を繰り返す(ステップS1
08〜S111)。ステップS109において、数4の
式に基づいて計算される推定誤差の絶対値が所定の基準
値よりも小さくなったと判定すると、全シンボルについ
て処理が終了(i≦26)したか否かを判断し(ステッ
プS112)、i≠26であれば、ステップS106に
戻って後続する次のシンボルについて同様の演算を行
う。ステップS108〜S111において、1シンボル
について最大N回まで更新演算を繰り返しても推定誤差
が所定の基準値以下にならない場合には、ステップS1
12においてi≠26を条件にステップS106に戻っ
て後続する次のシンボルについて同様の演算を開始す
る。
Next, the impulse response estimation value is updated for each symbol using the recurrence formula of Equation 6 (step S
106-S111). The update calculation is repeated up to N (for example, N = 4) times for one symbol (step S1).
08-S111). When it is determined in step S109 that the absolute value of the estimation error calculated based on the equation 4 is smaller than the predetermined reference value, it is determined whether or not the processing is completed (i ≦ 26) for all symbols. (Step S112) If i ≠ 26, the process returns to step S106 and the same calculation is performed for the next symbol that follows. In steps S108 to S111, if the estimation error does not become less than or equal to the predetermined reference value even if the update operation is repeated up to N times for one symbol, step S1
In 12, the processing returns to step S106 under the condition that i ≠ 26, and the same calculation is started for the next succeeding symbol.

【0052】そして、ステップS112で26番目のシ
ンボルについての処理が終了したと判定したら、繰り返
し処理数Jをカウントし(ステップS113)、続いて
この処理数Jが所定値(本例では、3)以上であるか否
かを判断し(ステップS114)、J≠3であれば、ス
テップS106に戻って上述した一連の更新処理をステ
ップS114でJ≧3と判定するまで繰り返す。すなわ
ち、以上の一連の処理で更新されたインパルスレスポン
ス推定値を新たな初期値として設定し、一連の上記処理
を例えば3回繰り返す。
When it is determined in step S112 that the process for the 26th symbol has been completed, the number J of repeated processes is counted (step S113), and then the number J of processes is a predetermined value (3 in this example). It is determined whether or not this is the case (step S114), and if J ≠ 3, the process returns to step S106 and the above-described series of update processing is repeated until J ≧ 3 is determined in step S114. That is, the impulse response estimation value updated in the above series of processing is set as a new initial value, and the series of processing described above is repeated, for example, three times.

【0053】以上のようにして、演算処理上のパラメー
タを設定した場合の収束結果を図17(A)に示す。こ
の図17(A)に示す計算結果と比較するため、他の初
期値に設定した場合の計算例を図17(B),(C)に
示す。この比較において、初期値以外のパラメータは全
て同一とした。これらの計算結果、例えば図5(B)と
図17(B)とを比較すると、指定精度を大幅に改善で
きることがわかる。以上の第5の実施例の説明では、伝
送路特性推定部2の処理について説明したが、ビタビ推
定部1の処理については第1の実施例の場合と全く同じ
である。
FIG. 17A shows the result of convergence when the parameters for arithmetic processing are set as described above. In order to compare with the calculation result shown in FIG. 17A, calculation examples when other initial values are set are shown in FIGS. 17B and 17C. In this comparison, all parameters except the initial value were the same. Comparing these calculation results, for example, FIG. 5B and FIG. 17B, it can be seen that the designation accuracy can be significantly improved. In the above description of the fifth embodiment, the processing of the transmission path characteristic estimation unit 2 has been described, but the processing of the Viterbi estimation unit 1 is exactly the same as in the first embodiment.

【0054】[0054]

【発明の効果】以上説明したように、本発明によれば、
受信信号データ系列中から同期信号データ部を検出し、
この同期信号データ部を参照信号としてLMS法による
漸化式を用いて送信機・受信機間のチャンネルレスポン
スをモデル化するようにしたことにより、マトリクスを
演算するのではなく、漸化式を用いた演算であるため、
送信機・受信機間のチャンネルレスポンスを少ない演算
量で精度良く推定できることになる。
As described above, according to the present invention,
Detect the sync signal data part from the received signal data series,
By using the synchronization signal data section as a reference signal and modeling the channel response between the transmitter and the receiver by using the recurrence formula by the LMS method, the recurrence formula is used instead of calculating the matrix. Since it was a calculation
The channel response between the transmitter and receiver can be accurately estimated with a small amount of calculation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による第1の実施例のフローチャートで
ある。
FIG. 1 is a flowchart of a first embodiment according to the present invention.

【図2】本発明に係るビタビ等化器の基本構成を示すブ
ロック図である。
FIG. 2 is a block diagram showing a basic configuration of a Viterbi equalizer according to the present invention.

【図3】一般化した伝送路等価モデルを示すブロック図
である。
FIG. 3 is a block diagram showing a generalized transmission line equivalent model.

【図4】具体化した伝送路等価モデルを示すブロック図
である。
FIG. 4 is a block diagram showing an embodied transmission line equivalent model.

【図5】本発明の第1の実施例の演算結果を示す図であ
る。
FIG. 5 is a diagram showing a calculation result of the first exemplary embodiment of the present invention.

【図6】伝送路モデルにおける伝送路の内部状態の遷移
を表わすトレリス図である。
FIG. 6 is a trellis diagram showing transitions of internal states of a transmission line in a transmission line model.

【図7】ビタビ推定部の処理手順を示すフローチャート
である。
FIG. 7 is a flowchart showing a processing procedure of a Viterbi estimation unit.

【図8】ビタビ等化器を構成する論理ユニットを示すブ
ロック図である。
FIG. 8 is a block diagram showing a logical unit forming a Viterbi equalizer.

【図9】メトリックの計算と生き残りパスを示す図であ
る。
FIG. 9 is a diagram showing metric calculation and survivor paths.

【図10】本発明による第2の実施例のフローチャート
である。
FIG. 10 is a flowchart of a second embodiment according to the present invention.

【図11】本発明の第2の実施例の演算結果を示す図で
ある。
FIG. 11 is a diagram showing a calculation result of the second exemplary embodiment of the present invention.

【図12】本発明による第3の実施例のフローチャート
である。
FIG. 12 is a flowchart of a third embodiment according to the present invention.

【図13】本発明の第3の実施例の演算結果を示す図で
ある。
FIG. 13 is a diagram showing a calculation result of the third exemplary embodiment of the present invention.

【図14】本発明による第4の実施例のフローチャート
である。
FIG. 14 is a flow chart of a fourth embodiment according to the present invention.

【図15】本発明の第4の実施例の演算結果を示す図で
ある。
FIG. 15 is a diagram showing a calculation result of the fourth example of the present invention.

【図16】本発明による第5の実施例のフローチャート
である。
FIG. 16 is a flowchart of a fifth embodiment according to the present invention.

【図17】本発明の第5の実施例の演算結果を示す図で
ある。
FIG. 17 is a diagram showing a calculation result of the fifth example of the present invention.

【図18】ビタビ等化器全体の基本動作を示すフローチ
ャートである。
FIG. 18 is a flowchart showing the basic operation of the entire Viterbi equalizer.

【図19】基地局から移動局への通話チャンネルの構成
図である。
FIG. 19 is a configuration diagram of a communication channel from a base station to a mobile station.

【図20】同期信号パターンの構成図である。FIG. 20 is a configuration diagram of a synchronization signal pattern.

【図21】従来例の説明に供する図である。FIG. 21 is a diagram for explaining a conventional example.

【符号の説明】[Explanation of symbols]

1 ビタビ推定部 2 伝送路特性推定部 11 ブランチメトリック計算回路 12 ACS回路 13 パスメトリック記憶回路 14 正規化回路 15 最尤パス検出回路 16 パスメモリ 1 Viterbi Estimator 2 Transmission Line Characteristic Estimator 11 Branch Metric Calculation Circuit 12 ACS Circuit 13 Path Metric Storage Circuit 14 Normalization Circuit 15 Maximum Likelihood Path Detection Circuit 16 Path Memory

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 受信信号データ系列中から同期信号デー
タ部を検出し、この同期信号データ部を参照信号として
最小2乗法による漸化式を用いて送信機と受信機との間
のインパルス応答をモデル化する伝送路特性推定手段
と、 前記伝送路特性推定手段により得られる伝送モデルを基
にしてビタビアルゴリズムを用いて送信データ系列を復
号する復号手段とを備えたことを特徴とするビタビ等化
器。
1. A sync signal data part is detected from a received signal data sequence, and an impulse response between a transmitter and a receiver is obtained by using a recurrence formula by the least squares method using this sync signal data part as a reference signal. Viterbi equalization, characterized by comprising: a transmission path characteristic estimating means for modeling; and a decoding means for decoding a transmission data sequence using a Viterbi algorithm based on the transmission model obtained by the transmission path characteristic estimating means. vessel.
【請求項2】 前記伝送路推定手段は、前記同期信号デ
ータ部と同期信号との相互相関関数を計算し、この相互
相関関数を前記インパルス応答の初期値として前記最小
2乗法による漸化式を用いることを特徴とする請求項1
記載のビタビ等化器。
2. The transmission path estimating means calculates a cross-correlation function between the sync signal data portion and the sync signal, and uses this cross-correlation function as an initial value of the impulse response to obtain a recurrence formula by the least square method. Use of claim 1
Viterbi equalizer as described.
【請求項3】 前記伝送路推定手段は、前記最小2乗法
による漸化式において、推定誤差レベルに対応してステ
ップゲインを連続的に制御することを特徴とする請求項
1記載のビタビ等化器。
3. The Viterbi equalization according to claim 1, wherein the transmission line estimating means continuously controls a step gain corresponding to an estimation error level in the recurrence formula based on the least squares method. vessel.
【請求項4】 前記伝送路推定手段は、前記最小2乗法
による漸化式において、推定誤差レベルに対応して誤差
評価基準を連続的に制御することを特徴とする請求項1
記載のビタビ等化器。
4. The transmission line estimating means continuously controls an error evaluation criterion corresponding to an estimated error level in the recurrence formula by the least squares method.
Viterbi equalizer as described.
【請求項5】 前記伝送路推定手段は、前記最小2乗法
による漸化式において、推定誤差の判定基準をパスでき
ない場合に更新前の値による推定誤差と更新後の値によ
る推定誤差との比較結果に基づいて更新前もしくは更新
後の値を用いることを特徴とする請求項1記載のビタビ
等化器。
5. The transmission line estimating means compares an estimation error based on a value before update and an estimation error based on a value after update when the criterion of the estimation error cannot be passed in the recurrence formula based on the least squares method. The Viterbi equalizer according to claim 1, wherein a value before or after updating is used based on the result.
【請求項6】 前記伝送路推定手段は、前記最小2乗法
による漸化式において、前記同期信号データ部を繰り返
して使用することを特徴とする請求項1記載のビタビ等
化器。
6. The Viterbi equalizer according to claim 1, wherein the transmission path estimation unit repeatedly uses the synchronization signal data section in a recurrence formula based on the least squares method.
JP5082641A 1993-03-16 1993-03-16 Viterbi equalizer Pending JPH06268531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5082641A JPH06268531A (en) 1993-03-16 1993-03-16 Viterbi equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5082641A JPH06268531A (en) 1993-03-16 1993-03-16 Viterbi equalizer

Publications (1)

Publication Number Publication Date
JPH06268531A true JPH06268531A (en) 1994-09-22

Family

ID=13780062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5082641A Pending JPH06268531A (en) 1993-03-16 1993-03-16 Viterbi equalizer

Country Status (1)

Country Link
JP (1) JPH06268531A (en)

Similar Documents

Publication Publication Date Title
US5867538A (en) Computational simplified detection of digitally modulated radio signals providing a detection of probability for each symbol
US8681899B2 (en) Method and apparatus for processing signals received from a channel having a variable channel length
JP3187036B2 (en) Digital transmission system, receiver device, equalizer for digital transmission system
US6996196B2 (en) Sequence estimation method and sequence estimator
AU700810B2 (en) A method for determining connection quality, and a receiver
US5581581A (en) Viterbi equalizer
JP2001506072A (en) Method and apparatus for bidirectional demodulation of digitally modulated signals
MXPA01003389A (en) Channel estimator with variable number of taps.
JP3399019B2 (en) Viterbi equalizer
WO2002089387A1 (en) Soft output value biasing method
EP0927465A2 (en) A reception method and a receiver
US6823027B2 (en) Method for enhancing soft-value information
JP3399022B2 (en) Viterbi equalizer
JPH06268531A (en) Viterbi equalizer
JP2003506912A (en) Method of generating reliability information for channel decoding in wireless receiver and corresponding wireless receiver
EP0748057B1 (en) Bit error counting method and counter
JP3329002B2 (en) Diversity receiver
JP2560893B2 (en) Data signal receiver
JPH06338913A (en) Viterbi decoder
WO1998039848A1 (en) Serial estimating method
US20050025272A1 (en) Method and apparatus for equalization of a signal which is transmitted via a user channel using the DF method, and taking into account an interference channel
JPH07235917A (en) Diversity receiver
JP3200962B2 (en) Viterbi decoder
JPH09200060A (en) Reliability generator and its method
JPH0851463A (en) Detecting method for dpsk wave linear prediction delay