JPH06268105A - Structure for part package and manufacture of electronic circuit using part package - Google Patents

Structure for part package and manufacture of electronic circuit using part package

Info

Publication number
JPH06268105A
JPH06268105A JP5396993A JP5396993A JPH06268105A JP H06268105 A JPH06268105 A JP H06268105A JP 5396993 A JP5396993 A JP 5396993A JP 5396993 A JP5396993 A JP 5396993A JP H06268105 A JPH06268105 A JP H06268105A
Authority
JP
Japan
Prior art keywords
component package
component
package
pad
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5396993A
Other languages
Japanese (ja)
Inventor
Hayashi Kajitani
林 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5396993A priority Critical patent/JPH06268105A/en
Publication of JPH06268105A publication Critical patent/JPH06268105A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To provide a structure for part packages which is suitable for high- density mounting and can be easily tested in a mounting state and to which wiring can be quickly and easily added in the mounting state. CONSTITUTION:The lower end sections and their vicinities of lead frames 3 molded in a party package 1 are formed in part pins 2 and the upper end sections of the frames 3 are exposed from the top surface of the package 1 and respectively form pads 4. When such a constitution is used, tests can be easily performed by bringing tester pins into contact with the pads 4 even after the package 1 is mounted on a substrate. In addition, the soldering work for adding wiring to the pads 4 can be quickly and easily performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電子回路を内蔵する部品
のパッケージの構造および、該パッケージを用いた電子
回路の製造方法に関するものであり、特に該部品をプリ
ント基板上に高密度に搭載した場合の該プリント基板の
テストや設計変更が発生した場合の配線変更を容易化す
る技術及び外部品単体のテストを容易にする技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a package of a component containing an electronic circuit and a method of manufacturing an electronic circuit using the package, and in particular, the component is mounted on a printed circuit board at a high density. In this case, the present invention relates to a technique for facilitating a test of the printed circuit board and a wiring change when a design change occurs and a technique for facilitating a test of an external component unit.

【0002】[0002]

【従来の技術】従来の電子回路部品のパッケージの構造
は特開平4−145683に示されているごとくであっ
て、該電子回路部品をプリント基板に搭載するために、
リードフレームを基板に向けてセットされている。ま
た、実開平4−59973に記載されているようにリー
ドフレームは平板状に構成されており、部品単体のテス
ト、並びにプリント基板に搭載された場合のテスト、及
び設計変更について配慮がされていなかった。
2. Description of the Related Art The structure of a package of a conventional electronic circuit component is as shown in Japanese Patent Laid-Open No. 4-145683. In order to mount the electronic circuit component on a printed circuit board,
It is set with the lead frame facing the board. Further, as described in Japanese Utility Model Laid-Open No. 4-59973, the lead frame is formed in a flat plate shape, and no consideration is given to the test of individual components, the test when mounted on a printed circuit board, and the design change. It was

【0003】また部品リードフレームの先端部にテスト
用パッドを設けたものもあるがこの方式ではプリント基
板上にパッドを作成したことと同じになるため部品実装
面積を多くとることになり高密度実装するプリント基板
には不都合であった。
There is also a type in which a test pad is provided at the tip of a component lead frame, but this method is the same as forming a pad on a printed circuit board, so that the component mounting area is increased and high density mounting is performed. It was inconvenient for the printed circuit board.

【0004】[0004]

【発明が解決しようとする課題】従来のプリント基板は
回路設計通りに正しく製造されていることを確認する場
合、インサーキットテスタで部品ピンにテスタピンを接
触させてテスト用信号を供給しその結果を同様に部品ピ
ンに接触しているテスタピンから確認していた。
When it is confirmed that the conventional printed circuit board is manufactured correctly according to the circuit design, an in-circuit tester is used to bring the tester pin into contact with the component pin and supply a test signal to the result. Similarly, it was confirmed from the tester pin that was in contact with the component pin.

【0005】しかし、近年の装置の小型化,高性能化に
伴い、プリント基板の使用枚数を減らすために1枚のプ
リント基板の論理規模も飛躍的に増大している。このた
めプリント基板に搭載する部品もまた小型化,高密度化
し最近では部品ピン間隔が0.3mmの面付け部品まで
出現してきている。このような部品がプリント基板上に
数多く搭載された場合この製造品質を保証するための従
来のインサーキットテスト手法は適用出来なくなる。こ
れは面付け部品同志が表面で接続している場合部品ピン
にテスタピンを接触させると、該プリント基板と部品ピ
ンが半田の浮きによりオープン故障の状態にあるものが
テスタピンで押えられたことにより導通状態になり故障
を見逃すためである。
However, with the recent miniaturization and higher performance of devices, the logical scale of one printed circuit board has been dramatically increased in order to reduce the number of printed circuit boards used. For this reason, the components mounted on the printed circuit board are also becoming smaller and higher in density, and recently, imposition components having a component pin spacing of 0.3 mm have also appeared. When many such components are mounted on the printed circuit board, the conventional in-circuit test method for ensuring the manufacturing quality cannot be applied. This is because when the surface-mounted parts are connected to each other, when the tester pins are brought into contact with the component pins, the printed circuit board and the component pins are in an open failure state due to the solder float, and the tester pins are pressed into conduction. This is because it becomes a condition and misses the failure.

【0006】また、部品ピンのサイズが微小になりピン
間隔も微小になると物理的に部品ピンにテスタピンを接
触させることさえ出来なくなる。これを避けるためにテ
ストパッドと呼ばれるテスト専用接触点をプリント基板
上に設置することも行なわれているがこの方法ではテス
トパッドのためにプリント基板上に余計な領域を取るこ
とになり高密度実装を行なうには不都合であった。
Further, when the size of the component pin becomes small and the pin interval becomes small, it becomes impossible to physically contact the tester pin with the component pin. In order to avoid this, a test-dedicated contact point called a test pad is also installed on the printed circuit board. However, this method requires an extra area on the printed circuit board for the test pad, which results in high-density mounting. It was inconvenient to do.

【0007】同様の理由で、微小部品ピン間隔の部品を
高密度に搭載したプリント基板回路に設計変更が発生し
て、プリントパターンをカットする必要を生じたり、ジ
ャンパー線を該プリント基板に追加配線する必要を生じ
た場合、プリントパターンのカットは出来てもピン間隔
が微小のため、部品ピンにジャンパー線を半田付けする
ことがきわめて困難である。このためプリント基板製造
後は設計変更が出来ないという問題が発生している。
For the same reason, a design change occurs in a printed circuit board on which components having minute component pin intervals are mounted at a high density, and it becomes necessary to cut a printed pattern, or a jumper wire is added to the printed circuit board. When it is necessary to solder the printed pattern, it is extremely difficult to solder the jumper wire to the component pin because the pin interval is small even if the print pattern can be cut. Therefore, there is a problem that the design cannot be changed after the printed circuit board is manufactured.

【0008】[0008]

【課題を解決するための手段】前述のような高密度プリ
ント基板の製造テストを実施するためにプリント基板に
搭載する部品パッケージの上面に部品ピンのリードフレ
ームと同電位で接続するパッドを設けることにより、部
品ピンに直接接触しなくても部品パッケージ上の該パッ
ドに接触することによりテストが可能になる。
In order to carry out the manufacturing test of the high-density printed circuit board as described above, a pad for connecting the lead frame of the component pin with the same potential is provided on the upper surface of the component package mounted on the printed circuit board. This allows testing by contacting the pads on the component package without directly contacting the component pins.

【0009】また、設計変更等により部品ピン間にジャ
ンパー線を接続する場合にも部品パッケージの上面に設
けたパッドに線を接続することにより容易に設計変更を
行なうことが出来る。
Also, when connecting jumper wires between component pins due to design changes or the like, the design can be easily changed by connecting the wires to pads provided on the upper surface of the component package.

【0010】[0010]

【作用】部品パッケージ上面に設けたパッドは部品外部
から該パッドに接触された信号伝播媒体から受け取った
信号を該部品の部品ピンへ伝える事ができる。また、こ
の信号を同時に外部品パッケージ内の電子回路にも伝播
させることもできる。
The pad provided on the upper surface of the component package can transmit the signal received from the signal propagation medium contacting the pad from the outside of the component to the component pin of the component. Further, this signal can be simultaneously propagated to the electronic circuit in the external component package.

【0011】部品パッケージの上面に基準点を定めてお
くと、NC制御によりテスタピンの動作制御を行なう場
合に部品パッケージ上のパッド位置を正確に求めるため
の基準点とすることができる。
If a reference point is set on the upper surface of the component package, it can be used as a reference point for accurately obtaining the pad position on the component package when the operation of the tester pin is controlled by NC control.

【0012】部品パッケージの上面に開けたリードフレ
ームと接続する穴を設けておくと、外部からこの部品ピ
ンに接触させるための導電体(例えばテスタピン)を特
定の部品ピンに対応する穴に接触させようとする場合、
位置決めを容易に行なえるようになり、かつ、該導電体
が外部品ピン位置に接触した後ずれないようにする働き
がある。
When a hole is formed on the upper surface of the component package for connection with the lead frame, a conductor (for example, a tester pin) for contacting the component pin from outside is brought into contact with the hole corresponding to the specific component pin. If you try
Positioning can be easily performed, and there is a function of preventing the conductor from shifting after coming into contact with the pin position of the external component.

【0013】部品パッケージの上面に設けたパッドの中
央に凹みを形成しておくと、パッドに接触した導電体が
ずれないようにする働きをする。また、導電体を半田付
けする場合にも半田の載りを良くする働きがある。
If a recess is formed in the center of the pad provided on the upper surface of the component package, it functions to prevent the conductor contacting the pad from shifting. Further, when soldering the conductor, it also has a function of improving the placement of the solder.

【0014】部品パッケージ内部のリードフレームに膨
らみを形成しておくと、該パッケージの上面に空けた空
間との接触点を広く取り該空間を介し接触する導電体と
の接触を良くする働きをする。
If a bulge is formed in the lead frame inside the component package, it serves to widen the contact point with the space vacated on the upper surface of the package and improve the contact with the conductor contacting through the space. .

【0015】部品パッケージの上部に空けた導電体接触
用の空間に導電体を埋め込んでおくと、部品パッケージ
に空けた空間から内部に浸透する水分を遮断する働きが
あり、かつ、外部から接触する導電体からリードフレー
ムを保護する働きがある。
When a conductor is embedded in a space for contacting the conductor, which is vacated above the component package, it has a function of blocking moisture penetrating from the space vacated in the component package to the inside and is contacted from the outside. It has the function of protecting the lead frame from the conductor.

【0016】部品パッケージ外部にでている部分のリー
ドフレームに割れ目を設けておくと部品パッケージ上部
のパッドと部品ピンとを上下に分離する際の加工をし易
くする働きをする。
If a crack is formed in the lead frame in the portion exposed outside the component package, it works to facilitate the process when the pad and the component pin on the upper part of the component package are vertically separated.

【0017】部品パッケージの上面を拡張すると、プリ
ント基板上の実装面積を変えること無く部品パッケージ
上面のパッド領域を拡張することが出来、パッドの間隙
を広く取れるようになるため導電体の接触を容易にする
働きがある。
When the upper surface of the component package is expanded, the pad area on the upper surface of the component package can be expanded without changing the mounting area on the printed circuit board, and the gap between the pads can be widened, so that the conductor can be easily contacted. Has a function to

【0018】[0018]

【実施例】本発明の実施例を図を用いて説明する。Embodiments of the present invention will be described with reference to the drawings.

【0019】図1(A)は部品ピンに接続するパッドを
部品パッケージ上面に設けた場合の一実施例である。図
1(A)において部品のパッケージ1の側面に部品ピン
2がありこの部品ピン2に接続するリードフレーム3は
部品ピン2から部品パッケージ1の側面を上方に進み部
品パッケージ1の上面5上でパッド4を形成する。図中
1aはパッド座標位置の基準点を示している。
FIG. 1A shows an embodiment in which pads for connecting to component pins are provided on the upper surface of the component package. In FIG. 1A, a component pin 2 is provided on a side surface of a component package 1, and a lead frame 3 connected to the component pin 2 advances from a component pin 2 to a side surface of the component package 1 and on a top surface 5 of the component package 1. The pad 4 is formed. In the figure, 1a indicates a reference point of the pad coordinate position.

【0020】図1(B)は図1(A)の実施例の部品の
断面図であり図中2bはLSIチップを、2aはボンデ
ィングワイヤを、それぞれ表わしている。
FIG. 1B is a sectional view of a component of the embodiment shown in FIG. 1A, in which 2b represents an LSI chip and 2a represents a bonding wire.

【0021】図2はプリント基板7上に本発明に係る複
数の部品パッケージを搭載して、その接続関係をテスト
している状態の斜視図である。図中20,21,22が
本発明に係る部品であり9はテスタ11からの信号を観
測するテスタピンであり10はテスト信号を供給するテ
スト端子である。プリント基板7上の部品21,22の
間のプリントパターン8の接続を確認する場合には部品
21上のパッド211に観測用テスタピン9を接触させ
るとともに、部品22上のパッド221に信号供給用の
テスタピン10を接触させテスト信号を供給する。この
信号をテスト端子9で観測することによりプリントパタ
ーン8と部品ピン213、222の接続が正しく出来て
いるか否か確認できる。
FIG. 2 is a perspective view showing a state in which a plurality of component packages according to the present invention are mounted on the printed board 7 and the connection relationship between them is tested. In the figure, 20, 21 and 22 are parts according to the present invention, 9 is a tester pin for observing a signal from the tester 11, and 10 is a test terminal for supplying a test signal. When confirming the connection of the print pattern 8 between the components 21 and 22 on the printed circuit board 7, the observation tester pin 9 is brought into contact with the pad 211 on the component 21 and the pad 221 on the component 22 is used for signal supply. The tester pin 10 is brought into contact and a test signal is supplied. By observing this signal at the test terminal 9, it can be confirmed whether or not the print pattern 8 and the component pins 213 and 222 are properly connected.

【0022】また、設計変更が発生した場合の実施例を
図2を用いて説明する。
An embodiment when a design change occurs will be described with reference to FIG.

【0023】図中部品20,21は本発明に係る部品で
ありこの部品ピン間を設計変更により接続しなくてはな
らないときにジャンパー線12の両端を、それぞれ部品
21のパッド212と部品20のパッド23とに半田付
けすることにより、迅速かつ容易に接続することが出来
る。
In the figure, parts 20 and 21 are parts according to the present invention. When the pins of these parts must be connected by a design change, both ends of the jumper wire 12 are connected to the pad 212 of the part 21 and the part 20, respectively. Soldering to the pad 23 allows quick and easy connection.

【0024】図3(A)は部品形状が小さくて部品の上
面にパッドを設けることが出来ない場合、部品の上面を
拡張してパッド領域を作成した際の実施例であり図3
(B)は図3(A)の実施例の断面図である。図中のパ
ッド4aは拡張した領域に配置したパッドを示しており
パッド4bはその内側に配置したパッドを示している。
FIG. 3A shows an embodiment in which the pad area is created by expanding the upper surface of the component when the shape of the component is small and the pad cannot be provided on the upper surface of the component.
FIG. 3B is a sectional view of the embodiment shown in FIG. Pads 4a in the figure show pads arranged in the expanded region, and pads 4b show pads arranged inside thereof.

【0025】図4はパッドを立体的に形成した場合のリ
ードフレームの1例を示している。この例はジャンパー
線を巻きつけ得るよう、リードフレーム41の部分が部
品パッケージの上面に突出する形状にしたものである。
FIG. 4 shows an example of the lead frame when the pads are three-dimensionally formed. In this example, a portion of the lead frame 41 is formed so as to project onto the upper surface of the component package so that a jumper wire can be wound.

【0026】図5(A)は前記と異なる実施例の断面図
を示したものである。この図では部品パッケージ1の上
面からリードフレーム2上の部品パッケージ1の内部に
パッド70を設置しこの点と接触するための円錐型の窓
73を開けここにパッケージの封止と導通テストの接触
を目的とする導体71を埋め込んでいる。このリードフ
レーム2はボンディングパッド2aでLSIチップ2b
と接続しておりリードフレーム2の信号をLSIに伝播
できるようになっている。
FIG. 5A shows a sectional view of an embodiment different from the above. In this figure, a pad 70 is installed from the upper surface of the component package 1 to the inside of the component package 1 on the lead frame 2, and a conical window 73 is opened to make contact with this point. The conductor 71 for the purpose is embedded. The lead frame 2 has a bonding pad 2a and an LSI chip 2b.
The signal of the lead frame 2 can be propagated to the LSI.

【0027】図5(A)の実施例の部品パッケージの平
面図を図5(B)に示す。図6(A)は図5(A)の部
品パッケージ1に用いるリードフレームの平面図であ
る。リードフレーム80の途中にある膨らみ(幅広部)
70は部品パッケージの上面に開けた窓73に埋め込ん
だ導体71と接触する部分である。
A plan view of the component package of the embodiment shown in FIG. 5A is shown in FIG. 5B. FIG. 6A is a plan view of a lead frame used in the component package 1 of FIG. A bulge in the middle of the lead frame 80 (wide part)
Reference numeral 70 denotes a portion that comes into contact with the conductor 71 embedded in the window 73 opened on the upper surface of the component package.

【0028】図6(B)はリードフレームの加工前の状
態を示している。ボンディングパッドとの接続点104
部は細く部品パッケージ上面に出るパッド部100と部
品ピン102は折曲げ点101で分離させる。またパッ
ド100はその中央部に凹み103を設けてある。図6
(C)は図6(B)のリードフレームを成形した後の図
である。
FIG. 6B shows a state before processing the lead frame. Connection point 104 with bonding pad
The part is thin and the pad part 100 and the part pin 102 which are exposed on the upper surface of the part package are separated at a bending point 101. Further, the pad 100 is provided with a recess 103 in the center thereof. Figure 6
FIG. 6C is a diagram after the lead frame of FIG. 6B is molded.

【0029】図7は部品パッケージのコーナー120に
配置したパッド121の形状をコーナー以外に配置した
パッド122と異なる形状とし、パッケージ頂面を有効
に使用した例を示す平面図である。パッケージの頂面積
に比してリードの数が多く、従ってパッドの数が多いと
きは、このような構成が有効である。
FIG. 7 is a plan view showing an example in which the shape of the pad 121 arranged at the corner 120 of the component package is different from the shape of the pad 122 arranged other than the corner, and the top surface of the package is effectively used. Such a configuration is effective when the number of leads is large compared to the top area of the package and therefore the number of pads is large.

【0030】[0030]

【発明の効果】本発明に係る部品パッケージは、これを
搭載する高密度プリント基板の製造テストにおいて電子
回路内部にテスト専用回路を組み込まなくてもテストが
可能になる。このためテスト専用回路による電子回路の
オーバーヘッドが無くなり、かつテスト専用回路用のテ
ストパターン作成の必要も無くなる。さらに、テスト方
法が導通テストのみになるため、電子回路を駆動するた
めの高機能テスタである必要が無くなるため安価で簡易
なテスタを用いてテストすることが可能になる。
The component package according to the present invention can be tested in a manufacturing test of a high-density printed circuit board on which the component package is mounted without incorporating a test-dedicated circuit inside the electronic circuit. Therefore, the overhead of the electronic circuit due to the test-dedicated circuit is eliminated, and it is not necessary to create a test pattern for the test-dedicated circuit. Furthermore, since the test method is only the continuity test, it is not necessary to use a high-performance tester for driving an electronic circuit, so that it is possible to perform the test using an inexpensive and simple tester.

【0031】また、テスト時直接部品ピンと接触を取る
必要が無くなるため部品ピン接触によるオープン故障の
見逃しが無くなる。
Further, since it is not necessary to directly contact the component pins at the time of the test, the open failure due to the component pin contact is not overlooked.

【0032】プリント基板高密度実装においてはテスト
用パッドや変更用パッドをプリント基板上に設ける必要
が無くなるため実装領域を効果的に使えるようになり高
密度実装プリント基板の設計が容易になるという効果が
ある。
In high density mounting of the printed circuit board, it is not necessary to provide a test pad or a changing pad on the printed circuit board, so that the mounting area can be effectively used and the design of the high density mounted printed circuit board is facilitated. There is.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示し、(A)は部品パッケ
ージ外観図、(B)は上記実施例の断面図である。
1 shows an embodiment of the present invention, (A) is an external view of a component package, and (B) is a sectional view of the embodiment.

【図2】本発明に係る部品パッケージの実施例をプリン
ト基板に搭載した場合の外観図である。
FIG. 2 is an external view of a component package according to the present invention mounted on a printed circuit board.

【図3】(A)は上記と異なる実施例を示す部品パッケ
ージを適用した部品の外観図、(B)はその断面図であ
る。
3A is an external view of a component to which a component package showing an embodiment different from the above is applied, and FIG. 3B is a sectional view thereof.

【図4】上記とさらに異なる実施例のリードフレーム形
状を示す外観図である。
FIG. 4 is an external view showing a lead frame shape of an embodiment different from the above.

【図5】(A)は前記とさらに異なる実施例を示す部品
パッケージの断面図、(B)はその平面図である。
5A is a cross-sectional view of a component package showing an embodiment different from the above, and FIG. 5B is a plan view thereof.

【図6】(A)は部品パッケージの窓から接触するリー
ドフレームの1例を示す平面図、(B),(C)は上記
と異なるリードフレームの1例を示し、(A)は成形加
工前の斜視図、(C)は成形加工後の斜視図である。
FIG. 6A is a plan view showing an example of a lead frame which comes in contact with the window of the component package, FIGS. 6B and 6C show an example of a lead frame different from the above, and FIG. The front perspective view, (C) is a perspective view after the molding process.

【図7】前記とさらに異なる実施例の平面図である。FIG. 7 is a plan view of an embodiment different from the above.

【符号の説明】[Explanation of symbols]

1…部品のパッケージ、1a…パッド基準点、2…部品
ピン、2a…ボンディングワイヤ、2b…LSIチッ
プ、3…リードフレーム、4…パッド。
1 ... Component package, 1a ... Pad reference point, 2 ... Component pin, 2a ... Bonding wire, 2b ... LSI chip, 3 ... Lead frame, 4 ... Pad.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 電子回路と該電子回路に接続するリード
フレームとを包み込んだ部品パッケージにおいて、該部
品パッケージの上面に該リードフレームの一部を露出せ
しめてパッドを形成したことを特徴とする部品パッケー
ジの構造。
1. A component package including an electronic circuit and a lead frame connected to the electronic circuit, wherein a pad is formed by exposing a part of the lead frame on an upper surface of the component package. Package structure.
【請求項2】 請求項1の部品パッケージの上面に露出
せしめたパッドの中央部が凹んでいることを特徴とする
部品パッケージの構造。
2. The structure of a component package according to claim 1, wherein a central portion of the pad exposed on the upper surface of the component package is recessed.
【請求項3】 請求項1の部品パッケージの上面に露出
せしめて形成したパッドの頂面を平坦にすることを特徴
とする部品パッケージの構造。
3. A structure of a component package, characterized in that a top surface of a pad exposed and formed on an upper surface of the component package of claim 1 is made flat.
【請求項4】 請求項1の部品パッケージの上面に露出
せしめて形成したパッドを該部品パッケージの頂面から
突出せしめたことを特徴とする部品パッケージの構造。
4. The structure of a component package according to claim 1, wherein a pad exposed and formed on the upper surface of the component package is projected from the top surface of the component package.
【請求項5】 請求項1の部品パッケージの上面に露出
せしめて形成したパッドは該部品パッケージ内の電子回
路の端子及びリードフレームと同電位であることを特徴
とする部品パッケージの構造。
5. The structure of a component package according to claim 1, wherein the pad formed by being exposed on the upper surface of the component package has the same potential as a terminal and a lead frame of an electronic circuit in the component package.
【請求項6】 請求項1の部品パッケージにおいて該部
品パッケージ内部の電子回路と接続するリードフレーム
の一部に該部品パッケージの外部から直接接触する空間
を設けたことを特徴とする部品パッケージの構造。
6. The structure of the component package according to claim 1, wherein a space directly contacting from the outside of the component package is provided in a part of a lead frame connected to an electronic circuit inside the component package. .
【請求項7】 請求項6の部品パッケージにおいて該部
品パッケージの上面に内部リードフレームと接触する空
間を設けこの空間の形状の上面が底面よりも大きく該パ
ッケージ内部に進むに従い狭くなっていることを特徴と
する部品パッケージの構造。
7. The component package according to claim 6, wherein a space in contact with the internal lead frame is provided on the upper surface of the component package, and the upper surface of the shape of the space is larger than the bottom surface and becomes narrower toward the inside of the package. Characteristic parts package structure.
【請求項8】 請求項1の部品パッケージにおいて、該
部品パッケージの上面が下面よりも大きいことを特徴と
する部品パッケージの構造。
8. The component package according to claim 1, wherein the upper surface of the component package is larger than the lower surface.
【請求項9】 請求項1の部品パッケージにおいて、該
部品パッケージの上面に該部品ピンと同電位に接続する
パッドを露出せしめて配置するとともに、該部品パッケ
ージの上面に基準点を設け、該基準点から該パッドの位
置関係を正確に決定し得るようにしたことを特徴とする
部品パッケージの構造。
9. The component package according to claim 1, wherein pads that are connected to the same potential as the component pins are exposed and arranged on the upper surface of the component package, and a reference point is provided on the upper surface of the component package. The structure of the component package is characterized in that the positional relationship of the pads can be accurately determined.
【請求項10】 部品ピンと同電位に接続するパッドを
該部品パッケージの上面に持つ部品群と、該部品間を電
気的に接続する導電体とからなる電子回路を製造する方
法であって、該部品ピンに対応する該パッドに導電線材
を接続することにより、該電子回路製造後部品ピン間を
接続する配線追加を行なうことを特徴とする、部品パッ
ケージを用いた電子回路の製造方法。
10. A method of manufacturing an electronic circuit comprising a group of components having a pad connected to the same potential as a component pin on the upper surface of the component package, and a conductor electrically connecting the components to each other. A method for manufacturing an electronic circuit using a component package, characterized in that a conductive wire is connected to the pad corresponding to the component pin to add wiring for connecting the component pins after the electronic circuit is manufactured.
JP5396993A 1993-03-15 1993-03-15 Structure for part package and manufacture of electronic circuit using part package Pending JPH06268105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5396993A JPH06268105A (en) 1993-03-15 1993-03-15 Structure for part package and manufacture of electronic circuit using part package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5396993A JPH06268105A (en) 1993-03-15 1993-03-15 Structure for part package and manufacture of electronic circuit using part package

Publications (1)

Publication Number Publication Date
JPH06268105A true JPH06268105A (en) 1994-09-22

Family

ID=12957492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5396993A Pending JPH06268105A (en) 1993-03-15 1993-03-15 Structure for part package and manufacture of electronic circuit using part package

Country Status (1)

Country Link
JP (1) JPH06268105A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963150B2 (en) 2011-08-02 2015-02-24 Samsung Display Co., Ltd. Semiconductor device having a test pad connected to an exposed pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963150B2 (en) 2011-08-02 2015-02-24 Samsung Display Co., Ltd. Semiconductor device having a test pad connected to an exposed pad

Similar Documents

Publication Publication Date Title
JP2002062315A (en) Contact structure
KR100500452B1 (en) Ball Grid Array Package Test Apparatus and Method
JPH10185947A (en) Probe adapter
JPH09191162A (en) Method and equipment for testing circuit board assembly
JPH03125430A (en) Integrated circuit device and manufacture thereof
JPH11148949A (en) Probe card for testing semiconductor device
KR100751584B1 (en) Chip-mounting tape inspecting method and probe unit used for inspection
JPH1164425A (en) Method and device for continuity inspection in electronic part
JP3240793B2 (en) Probe assembly, method for manufacturing the same, and probe card for IC measurement using the same
JPH06268105A (en) Structure for part package and manufacture of electronic circuit using part package
JPS612338A (en) Inspection device
JPS6362343A (en) Probe card
JP2000340924A (en) Inspection probe unit for substrate mounting semiconductor chip
KR100216894B1 (en) Electrical testing apparatus for bga package
JPH03228356A (en) Ic package
JP3172305B2 (en) Method for manufacturing semiconductor device
KR100644077B1 (en) The structure of probe card for testing semiconductor
KR200244655Y1 (en) Probe card for testing semiconductor
JPS5912615Y2 (en) probe card
JPH09307024A (en) Chip carrier
JPH10339740A (en) Probe device
KR20030010256A (en) Probe card
KR20100004932A (en) Test device for semiconductor device
JPS6318688A (en) Ceramic package
JPH11220057A (en) Bga package and temperature measuring method of semiconductor chip in package