JPH06266628A - Detection device for backup data destruction - Google Patents
Detection device for backup data destructionInfo
- Publication number
- JPH06266628A JPH06266628A JP5053837A JP5383793A JPH06266628A JP H06266628 A JPH06266628 A JP H06266628A JP 5053837 A JP5053837 A JP 5053837A JP 5383793 A JP5383793 A JP 5383793A JP H06266628 A JPH06266628 A JP H06266628A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- backup data
- data
- destruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電源供給により記憶さ
れたデータを保持し続ける揮発性メモリ等の記憶装置に
適用されるバッテリ等の補助電源によるバックアップデ
ータ破壊検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a backup data destruction detecting device by an auxiliary power source such as a battery, which is applied to a storage device such as a volatile memory which keeps stored data by power supply.
【０００２】[0002]
【従来の技術】一般に、主電源が停電した時にも、バッ
テリ等の補助電源により常に電源を供給し続けることに
よって記憶装置に記憶されたデータをバックアップする
記憶装置において、主電源停電時の補助電源動作時に、
バッテリの消耗等の理由で補助電源電圧が低下したこと
により、記憶回路内のバックアップデータが破壊される
場合がある。2. Description of the Related Art Generally, in a storage device that backs up data stored in a storage device by continuously supplying power from an auxiliary power source such as a battery even when the main power source fails, an auxiliary power source at the time of main power failure During operation,
The backup data in the memory circuit may be destroyed due to the decrease in the auxiliary power supply voltage due to the consumption of the battery or the like.
【０００３】このような記憶回路内のバックアップデー
タの破壊を検知する方法としては、従来、例えば特開昭
５３−１１９６３７号公報、特開昭５８−４８３６７号
公報、特開昭６０−４１１９６号公報、特開昭６２−２
８６１４２号公報、特開平２−５０７４５号公報、特開
平２−１８１８４７号公報、特開平２−２７００５０号
公報、特開平３−１１４４０号公報等に見られるよう
に、主電源の立上り時に、記憶回路に記憶されているバ
ックアップデータを読み込んで、そのデータの正当性を
チェックすることにより、バックアップデータの破壊検
出を行なう方法と、例えば特開昭６２−２４１０１６号
公報に見られるように主電源立上り時に記憶回路に供給
されるバッテリ等の補助電源電圧のレベルを読み込み、
バックアップデータ保持最低電圧との比較を行なうこと
により、バックアップデータの破壊検出を行なう方法と
がある。As a method for detecting the destruction of the backup data in such a storage circuit, conventionally, for example, JP-A-53-119637, JP-A-58-48367 and JP-A-60-41196 are known. JP-A-62-2
No. 86142, Japanese Patent Application Laid-Open No. 2-50745, Japanese Patent Application Laid-Open No. 2-181847, Japanese Patent Application Laid-Open No. 2-270050, Japanese Patent Application Laid-Open No. 3-114040, etc. The backup data stored in the storage device is read and the correctness of the data is checked to detect the destruction of the backup data. For example, as disclosed in Japanese Patent Laid-Open No. 62-24101, when the main power source is turned on. Reads the level of auxiliary power supply voltage such as the battery supplied to the memory circuit,
There is a method of detecting the destruction of the backup data by comparing it with the backup data holding minimum voltage.
【０００４】[0004]
【発明が解決しようとする課題】上記従来における前者
の方法、即ち、主電源立上り時に、記憶回路に記憶され
ているバックアップデータを読み込み、そのデータの正
当性をチェックすることによりバックアップデータの破
壊検出を行なう方法では、全バックアップデータのチェ
ックを行なう場合は確実にデータ破壊を検出できるが、
部分的なバックアップデータのチェックしか行なわない
場合には、それ以外のバックアップデータの信頼性が保
障できないという問題がある。DISCLOSURE OF THE INVENTION In the former method described above, that is, when the main power is turned on, backup data stored in a memory circuit is read and the validity of the data is checked to detect the destruction of the backup data. In this method, data corruption can be definitely detected when checking all backup data.
If only partial backup data is checked, there is a problem that the reliability of other backup data cannot be guaranteed.
【０００５】また、後者に示したように、主電源立上り
時に、記憶回路に供給されるバッテリ等の補助電源電圧
のレベルを読み込み、バックアップデータ保持最低電圧
との比較を行なうことによりバックアップデータの破壊
検出を行なう方法では、バッテリが交換されるなどによ
って補助電源電圧が正常復帰した場合、主電源立上り時
にはバックアップデータが破壊されているにも関わら
ず、データ破壊を検出できないという問題がある。Further, as shown in the latter, when the main power supply rises, the level of the auxiliary power supply voltage such as the battery supplied to the memory circuit is read and compared with the backup data holding minimum voltage to destroy the backup data. The detection method has a problem that when the auxiliary power supply voltage is restored to normal by replacing the battery or the like, the data destruction cannot be detected even though the backup data is destroyed when the main power supply rises.
【０００６】本発明は上記実情に鑑みてなされたもの
で、主電源または補助電源から記憶回路に対して供給さ
れる電源が、バックアップデータ保持最低電圧よりも低
い状態から高い状態へ立上ったことを検知し、その検知
状態を保ち続けることにより、バックアップデータの破
壊検出を確実に行ない得るバックアップデータ破壊検出
装置を提供することを目的とする。The present invention has been made in view of the above situation, and the power supply from the main power supply or the auxiliary power supply to the storage circuit rises from a state lower than the backup data holding minimum voltage to a state higher than the backup data holding minimum voltage. It is an object of the present invention to provide a backup data destruction detection device capable of surely detecting the destruction of backup data by detecting the fact that the detected state is maintained.
【０００７】[0007]
【課題を解決するための手段】本発明に係るバックアッ
プデータ破壊検出装置は、主電源が停電した時にバッテ
リの補助電源により常に電源を供給し続けることによっ
て記憶回路内に記憶されたデータをバックアップする記
憶装置において、上記主電源または上記補助電源装置か
ら上記記憶回路に対して供給される電源がバックアップ
データ保持最低電圧よりも低い状態から高い状態へ立上
ったことを検知し、その検知状態を保ち続ける電源立上
り検知回路と、この電源立上り検出回路より出力される
電源立上り検知信号により、データ破壊異常警報を発生
するデータ破壊異常警報発生装置と、上記記憶回路への
データの初期設定時、または再設定時に、上記電源立上
り検知回路及び上記データ破壊異常警報発生装置をリセ
ットするデータ破壊異常リセット装置とを具備したこと
を特徴とする。A backup data destruction detecting apparatus according to the present invention backs up data stored in a memory circuit by always supplying power from an auxiliary power source of a battery when a main power source fails. In the storage device, it is detected that the power supplied from the main power supply or the auxiliary power supply device to the storage circuit rises from a state lower than the backup data holding minimum voltage to a state higher than that, and the detected state is detected. When the power supply rise detection circuit that keeps maintaining and the power rise detection signal output from this power rise detection circuit generates a data destruction abnormality alarm, a data destruction abnormality alarm generator, and at the time of initial setting of data to the storage circuit, or When resetting, reset the power supply rise detection circuit and the data destruction error alarm device Characterized by comprising an abnormality reset device.
【０００８】[0008]
【作用】主電源または補助電源から記憶回路に対して供
給される電圧が、バックアップデータ保持最低電圧より
も低い状態から高い状態へ立上ると、電源立上り検知回
路がその状態を検知すると共に、例え途中でバッテリが
交換される等により補助電源電圧が正常復帰した場合に
おいても、記憶回路内のバックアップデータが破壊され
たままであることを保ち続ける。また、上記電源立上り
検知回路により電源の立上りが検知されると、データ破
壊異常警報発生装置は、電源立上り前の停電時に記憶回
路内のデータが破壊されたとしてデータ破壊異常警報を
発生させる。これにより記憶回路へのデータの再設定が
促されることになる。When the voltage supplied from the main power supply or the auxiliary power supply to the memory circuit rises from a state lower than the backup data holding minimum voltage to a state higher than the backup data holding minimum voltage, the power supply rise detection circuit detects the state and, for example, Even if the auxiliary power supply voltage returns to normal due to the replacement of the battery or the like, the backup data in the memory circuit is kept kept destroyed. Further, when the rise of the power supply is detected by the power supply rise detection circuit, the data destruction abnormality alarm generation device issues a data destruction abnormality alarm because the data in the storage circuit is destroyed at the time of the power failure before the power supply rises. This will prompt the resetting of data in the memory circuit.
【０００９】そして、記憶回路へのデータの初期設定
時、または再設定時に、データ破壊異常リセット装置が
作動して電源立上り検知回路及びデータ破壊異常警報発
生装置をリセットし、次回のバックアップデータ破壊の
検知に備える。Then, at the time of initial setting or resetting of data in the memory circuit, the data destruction abnormality resetting device is activated to reset the power supply rising detection circuit and the data destruction abnormality alarm generating device, so that the next backup data is destroyed. Prepare for detection.
【００１０】[0010]
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は本発明の一実施例に係るバックアップデ
ータ破壊検出装置の構成図である。図１において、１は
バックアップデータ破壊検出装置、２は記憶回路、３は
バッテリ等の補助電源である。上記バックアップデータ
破壊検出装置１は、電源立上り検知回路４、データ破壊
異常警報発生装置５及びデータ破壊異常リセット装置６
からなっている。また、電源立上り検知回路４は、バッ
クアップデータ保持最低電圧発生回路７、電源立上り遅
延回路８、比較器９及びラッチ回路１０により構成され
ている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a backup data destruction detection device according to an embodiment of the present invention. In FIG. 1, 1 is a backup data destruction detecting device, 2 is a memory circuit, and 3 is an auxiliary power source such as a battery. The backup data destruction detection device 1 includes a power supply rise detection circuit 4, a data destruction abnormality alarm generation device 5, and a data destruction abnormality reset device 6.
It consists of The power supply rising detection circuit 4 is composed of a backup data holding minimum voltage generation circuit 7, a power supply rising delay circuit 8, a comparator 9 and a latch circuit 10.
【００１１】そして、主電源の電圧Ｖccは、ダイオード
１１を介して電源ライン１２に出力され、この電源ライ
ン１２上の電源電圧ＶDDが記憶回路２に供給される。上
記電源ライン１１には、補助電源３が接続される。ま
た、電源電圧ＶDDは、バックアップデータ保持最低電圧
発生回路７により分圧されて比較器９の−入力端子に入
力されると共に、電源立上り遅延回路８を介して比較器
９の＋端子に入力される。上記バックアップデータ保持
最低電圧発生回路７は、主電源が供給されている状態に
おいて、電源電圧ＶDDを分圧してバックアップデータ保
持最低電圧ＶMINと同等値の基準電圧ＶIN- を発生す
る。上記比較器９から出力される信号ＶCLRは、ラッチ
回路１０のクリア端子ＣＬＲに入力される。The voltage Vcc of the main power supply is output to the power supply line 12 via the diode 11, and the power supply voltage VDD on the power supply line 12 is supplied to the memory circuit 2. The auxiliary power supply 3 is connected to the power supply line 11. The power supply voltage VDD is divided by the backup data holding minimum voltage generation circuit 7 and input to the-input terminal of the comparator 9, and also input to the + terminal of the comparator 9 via the power supply rise delay circuit 8. It The backup data holding minimum voltage generating circuit 7, in a state where the main power is supplied, the reference voltage VIN of the backup data retention lowest voltage VMIN equal value power supply voltage VDD divide - To occur. The signal VCLR output from the comparator 9 is input to the clear terminal CLR of the latch circuit 10.
【００１２】また、上記ラッチ回路１０には、データ入
力端子Ｄ、電源供給端子及びプリセット端子ＰＲに、電
源ライン１２より電源電圧ＶDDが供給されると共に、ク
ロック端子ＣＬＫにデータ破壊異常リセット装置６より
リセット信号ＶR が入力される。このラッチ回路１０
は、比較器９から“Ｌ”（ロウ）レベルの信号ＶCLR が
入力された時にクリアされてその状態を保持し、そのと
き出力端子Ｑより出力される信号ＶQ （“Ｌ”レベル）
を有意信号としてデータ破壊異常警報発生装置５へ出力
する。このデータ破壊異常警報発生装置５は、上記
“Ｌ”レベルの信号ＶQ によりデータ破壊異常警報を発
生し、その後、データ破壊異常リセット装置６から与え
られるリセット信号ＶR によりリセットされる。The latch circuit 10 is supplied with the power supply voltage VDD from the power supply line 12 to the data input terminal D, the power supply terminal and the preset terminal PR, and the data destruction abnormality resetting device 6 to the clock terminal CLK. The reset signal VR is input. This latch circuit 10
Is cleared when the "L" (low) level signal VCLR is input from the comparator 9 and holds the state, and the signal VQ ("L" level) output from the output terminal Q at that time is held.
Is output to the data destruction abnormality alarm generation device 5 as a significant signal. The data destruction abnormality alarm generating device 5 issues a data destruction abnormality alarm by the "L" level signal VQ, and then is reset by a reset signal VR provided from the data destruction abnormality resetting device 6.
【００１３】上記データ破壊異常リセット装置６は、記
憶回路２へデータが初期設定された場合、または、デー
タ破壊異常警報発生装置５によりデータ破壊異常警報が
出力されている時に、記憶回路２に対して正しいデータ
が再設定されると、データ破壊異常リセット信号ＶR を
出力する。The data-destruction abnormality resetting device 6 writes data to the storage circuit 2 when data is initially set in the storage circuit 2 or when the data-destruction abnormality alarm generator 5 outputs a data-destruction abnormality alarm. When the correct data is reset by resetting, the data destruction abnormality reset signal VR is output.
【００１４】次に上記実施例の動作を説明する。電源が
供給されることによってデータを保持する記憶回路２に
対して、主電源が停電した時に、バッテリ等の補助電源
３によって記憶回路２内のデータが破壊されないように
補助的に電源が供給される。このときバッテリの消耗等
の理由で補助電源３の電圧が低下し、記憶回路２に供給
される電源電圧ＶDDがバックアップデータ保持最低電圧
ＶMIN よりも低くなった場合、記憶回路２内のデータは
破壊されてしまう。このような場合、バックアップデー
タの破壊検出を行なうために、主電源電圧Ｖccが立上っ
た時か、またはバッテリが交換されるなどして補助電源
３の電圧が電圧が正常復帰した時に、電源立上り検知回
路４によって、記憶回路２に対する電源電圧ＶDDが、バ
ックアップデータ保持最低電圧ＶMIN よりも低い状態か
ら高い状態へ立上ったことを検知し、その検知状態をラ
ッチ回路１０でラッチさせる。Next, the operation of the above embodiment will be described. Power is supplied to the storage circuit 2 that retains data by auxiliary power so that data in the storage circuit 2 is not destroyed by the auxiliary power supply 3 such as a battery when the main power supply fails. It At this time, if the voltage of the auxiliary power supply 3 is lowered due to battery exhaustion or the like and the power supply voltage VDD supplied to the storage circuit 2 becomes lower than the backup data holding minimum voltage VMIN, the data in the storage circuit 2 is destroyed. Will be done. In such a case, in order to detect the destruction of the backup data, when the main power supply voltage Vcc rises or when the voltage of the auxiliary power supply 3 is restored to normal by the replacement of the battery, the power supply is restored. The rising detection circuit 4 detects that the power supply voltage VDD for the storage circuit 2 has risen from a state lower than the backup data holding minimum voltage VMIN to a state higher than the backup data holding minimum voltage VMIN, and the latch circuit 10 latches the detected state.
【００１５】このラッチ回路１０にラッチされた電源立
上り検知信号ＶQ は、データ破壊異常警報発生装置５に
入力され、このデータ破壊異常警報発生装置５によって
データ破壊警報が出力され、バックアップデータが破壊
されたことが認知される。The power supply rising detection signal VQ latched by the latch circuit 10 is input to the data destruction abnormality warning generator 5, and the data destruction abnormality warning generator 5 outputs a data destruction alarm to destroy the backup data. Is recognized.
【００１６】そして、データ破壊異常警報発生装置５が
データ破壊異常警報を発生している時に、記憶回路２に
対して正しいデータが設定されると、データ破壊異常リ
セット装置６からデータ破壊異常リセット信号ＶR が出
力され、電源立上り検知回路４及びデータ破壊異常警報
発生装置５に入力される。これにより電源立上り検知回
路４から出力されている電源立上り検知信号ＶQ 、及び
データ破壊異常警報発生装置５から出力されているデー
タ破壊異常警報が共にリセットされ、次回のバックアッ
プデータ破壊の検知が可能となる。When correct data is set in the memory circuit 2 while the data destruction abnormality alarm generator 5 is issuing a data destruction abnormality alarm, the data destruction abnormality reset signal is sent from the data destruction abnormality reset device 6. VR is output and input to the power supply rise detection circuit 4 and the data destruction abnormality alarm generator 5. As a result, the power-on detection signal VQ output from the power-on detection circuit 4 and the data-destruction abnormality alarm output from the data-destruction abnormality alarm generator 5 are both reset, and the next backup data destruction can be detected. Become.
【００１７】次に電源立上り検知回路４の動作について
図１の構成図、及び図２ないし図４のタイミングチャー
トを参照して説明する。図２は、記憶回路２に対する主
電源が立上る前の補助電源３の電圧がバックアップデー
タ保持最低電圧ＶMIN よりも高い場合のバックアップデ
ータ破壊検出装置１内の各信号の電圧と時間の関係を示
すタイミングチャートである。図３は、記憶回路２に対
する主電源が立上る前の補助電源３の電圧がバックアッ
プデータ保持最低電圧ＶMIN よりも低い場合のバックア
ップデータ破壊検出装置１内の各信号の電圧と時間の関
係を示すタイミングチャートである。図４は、補助電源
３の電圧が零の状態からバックアップデータ保持最低電
圧ＶMIN よりも高い電圧に復帰した場合のバックアップ
データ破壊検出装置１内の各信号の電圧と時間の関係を
示すタイミングチャートである。Next, the operation of the power supply rise detection circuit 4 will be described with reference to the configuration diagram of FIG. 1 and the timing charts of FIGS. 2 to 4. FIG. 2 shows the relationship between the voltage of each signal in the backup data destruction detection device 1 and the time when the voltage of the auxiliary power supply 3 before the main power supply to the memory circuit 2 rises is higher than the backup data holding minimum voltage VMIN. It is a timing chart. FIG. 3 shows the relationship between the voltage of each signal in the backup data destruction detection device 1 and the time when the voltage of the auxiliary power supply 3 before the main power supply to the memory circuit 2 rises is lower than the backup data holding minimum voltage VMIN. It is a timing chart. FIG. 4 is a timing chart showing the relationship between the voltage of each signal in the backup data destruction detection device 1 and the time when the voltage of the auxiliary power supply 3 returns from zero to a voltage higher than the backup data holding minimum voltage VMIN. is there.
【００１８】図１において、主電源電圧Ｖccが立上った
時、それまで記憶回路２に供給されていた電源電圧ＶDD
と、バックアップデータ保持最低電圧ＶMIN とを比較す
る。この比較のための手段として、記憶回路２に供給さ
れる電源電圧ＶDDがそれまでの電源電圧から主電源電圧
Ｖccへ立上る時間を電源立上り遅延回路８によって遅ら
せ、その遅延電源電圧ＶIN+ と、バックアップデータ保
持最低電圧発生回路７によって得られるバックアップデ
ータ保持最低電圧ＶMIN と同等値の基準電圧ＶIN- につ
いて比較器９により電圧レベルの比較を行ない、その比
較結果出力信号ＶCLR をラッチ回路１０に入力する。In FIG. 1, when the main power supply voltage Vcc rises, the power supply voltage VDD that has been supplied to the memory circuit 2 until then.
And backup data holding minimum voltage VMIN. As a means for this comparison, the time required for the power supply voltage VDD supplied to the memory circuit 2 to rise from the power supply voltage to the main power supply voltage Vcc is delayed by the power supply rising delay circuit 8 and the delayed power supply voltage VIN + And a reference voltage VIN − having a value equal to the backup data holding minimum voltage VMIN obtained by the backup data holding minimum voltage generating circuit 7. Then, the comparator 9 compares the voltage levels and inputs the comparison result output signal VCLR to the latch circuit 10.
【００１９】すなわち、図２のタイミングチャートに示
すように、主電源電圧Ｖccが立上る前の記憶回路２に対
する電源電圧ＶDDがバックアップデータ保持最低電圧Ｖ
MINよりも高い場合、主電源電圧Ｖccが立上った後の遅
延電源電圧ＶIN+ は、基準電圧ＶIN- よりも常に高いた
め、比較結果出力信号ＶCLR は“Ｈ”（ハイ）状態のま
まである。従って、ラッチ回路１０は、それまでの状態
を保持し、データ破壊異常警報発生装置５も動作しな
い。That is, as shown in the timing chart of FIG. 2, the power supply voltage VDD to the memory circuit 2 before the main power supply voltage Vcc rises is the backup data holding minimum voltage V.
If it is higher than MIN, the delayed power supply voltage VIN + after the main power supply voltage Vcc rises The reference voltage VIN - The comparison result output signal VCLR remains in the “H” (high) state because it is always higher than the above. Therefore, the latch circuit 10 retains the state so far, and the data destruction abnormality alarm generation device 5 does not operate.
【００２０】一方、図３のタイミングチャートに示すよ
うに主電源電圧Ｖccが立上る前の記憶回路２に対する電
源電圧ＶDDが、バックアップデータ保持最低電圧ＶMIN
よりも低い場合、主電源電圧Ｖccが立上った後の遅延電
源電圧ＶIN+ は、最初は基準電圧ＶIN- よりも低いた
め、比較結果出力信号ＶCLR は最初は“Ｌ”状態とな
る。このときの比較結果出力信号ＶCLR は、ラッチ回路
１０によりラッチされ、記憶回路２に対する電源電圧Ｖ
DDがバックアップデータ保持最低電圧ＶMIN よりも低い
状態から高い状態へ立上ったことを示す電源立上り検知
信号ＶQ がデータ破壊異常警報発生装置５に対して出力
され、その出力状態はデータ破壊異常リセット装置６よ
りデータ破壊異常リセット信号ＶR が入力されるまで保
持される。On the other hand, as shown in the timing chart of FIG. 3, the power supply voltage VDD to the memory circuit 2 before the main power supply voltage Vcc rises is the backup data holding minimum voltage VMIN.
If it is lower than, the delayed power supply voltage VIN + after the main power supply voltage Vcc rises It is, first, the reference voltage VIN - Therefore, the comparison result output signal VCLR is initially in the "L" state. The comparison result output signal VCLR at this time is latched by the latch circuit 10 and is supplied to the power supply voltage V for the memory circuit 2.
A power supply rising detection signal VQ indicating that DD has risen from a state lower than the backup data holding minimum voltage VMIN to a state higher than the backup data holding minimum voltage VMIN is output to the data destruction abnormality alarm generator 5, and the output state is a data destruction abnormality reset. It is held until the data destruction abnormality reset signal VR is input from the device 6.
【００２１】また、図４のタイミングチャートに示すよ
うに、バッテリが交換されるなどによって補助電源３の
電圧が零の状態からバックアップデータ保持最低電圧Ｖ
MINよりも高い電圧に正常復帰した場合は、補助電源３
の電圧が正常復帰した直後の遅延電源電圧ＶIN+ は、最
初の基準電圧ＶIN- よりも低いため、図３のタイミング
チャートに示した場合と同様の動作が行なわれ、電源立
上り検知信号ＶQ がラッチ回路１０に保持されて出力さ
れ続ける。Further, as shown in the timing chart of FIG. 4, the backup data holding minimum voltage V is changed from the state where the voltage of the auxiliary power source 3 is zero due to the replacement of the battery or the like.
Auxiliary power supply 3 when the voltage returns to higher than MIN.
Power supply voltage VIN + immediately after the normal voltage has returned to normal , The first reference voltage VIN - Therefore, the same operation as that shown in the timing chart of FIG. 3 is performed, and the power supply rising detection signal VQ is held in the latch circuit 10 and continuously output.
【００２２】[0022]
【発明の効果】以上詳記したように本発明のバックアッ
プデータ破壊検出装置は、主電源または補助電源から記
憶回路に対して供給される電源電圧がバックアップデー
タ保持最低電圧よりも低い状態から高い状態へ立上った
ことを検知し、その検知状態を保持し続ける電源立上り
検知回路を備えているので、記憶回路に供給される電源
電圧がバックアップデータ保持最低電圧よりも低くなっ
てバックアップデータが破壊されたと見なされる場合、
バックアップデータの破壊検出を確実に行なうことがで
きる。As described above in detail, in the backup data destruction detecting device of the present invention, the power supply voltage supplied from the main power supply or the auxiliary power supply to the storage circuit is in a state of being lower than the backup data holding minimum voltage to being higher than the backup data holding minimum voltage. It has a power supply rise detection circuit that detects the rising edge and keeps the detected state, so the power supply voltage supplied to the memory circuit becomes lower than the backup data holding minimum voltage and the backup data is destroyed. If deemed to have been
It is possible to reliably detect the destruction of backup data.
【００２３】また、バッテリが交換されるなどによっ
て、一旦補助電源電圧が零になり、バックアップデータ
が破壊されてしまった場合、その後、補助電源電圧が正
常電圧に復帰しても、その復帰時にバックアップデータ
の破壊検知が行なわれ、その検知状態はバックアップデ
ータの再設定が行なわれるまで保持されるので、バック
アップデータが破壊された場合には、そのはか破壊検出
を確実に行なうことができる。If the auxiliary power supply voltage once becomes zero due to replacement of the battery and the backup data is destroyed, even if the auxiliary power supply voltage is restored to the normal voltage after that, the backup is performed at the time of restoration. Data destruction is detected, and the detected state is held until the backup data is reset. Therefore, when the backup data is destroyed, the failure detection can be surely performed.
【図１】本発明の一実施例に係るバックアップデータ破
壊検出装置の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a backup data corruption detection device according to an embodiment of the present invention.
【図２】同実施例における補助電源電圧が正常時の動作
を説明するためのタイミングチャート。FIG. 2 is a timing chart for explaining an operation when the auxiliary power supply voltage is normal in the embodiment.
【図３】同実施例における補助電源電圧がバックアップ
データ保持最低電圧よりも低下した場合の動作を説明す
るためのタイミングチャート。FIG. 3 is a timing chart for explaining the operation when the auxiliary power supply voltage is lower than the backup data holding minimum voltage in the embodiment.
【図４】同実施例における補助電源電圧が零の状態から
正常復帰した場合の動作を説明するためのタイミングチ
ャート。FIG. 4 is a timing chart for explaining an operation when the auxiliary power supply voltage in the embodiment returns to a normal state from zero.
１ バックアップデータ破壊検出装置 ２ 記憶回路 ３ 補助電源 ４ 電源立上り検知回路 ５ データ破壊異常警報発生装置 ６ データ破壊異常リセット装置 ７ バックアップデータ保持最低電圧発生回路 ８ 電源立上り遅延回路 ９ 比較器 １０ ラッチ回路 １１ 電源ライン １２ 電源ライン 1 Backup Data Destruction Detection Device 2 Storage Circuit 3 Auxiliary Power Supply 4 Power Supply Rise Detection Circuit 5 Data Destruction Abnormality Alarm Device 6 Data Destruction Abnormality Reset Device 7 Backup Data Holding Minimum Voltage Generation Circuit 8 Power Supply Rising Delay Circuit 9 Comparator 10 Latch Circuit 11 Power line 12 Power line
Claims (1)
源により常に電源を供給し続けることによって記憶回路
内に記憶されたデータをバックアップする記憶装置にお
いて、 上記主電源または上記補助電源装置から上記記憶回路に
対して供給される電源がバックアップデータ保持最低電
圧よりも低い状態から高い状態へ立上ったことを検知
し、その検知状態を保ち続ける電源立上り検知回路と、 この電源立上り検出回路より出力される電源立上り検知
信号により、データ破壊異常警報を発生するデータ破壊
異常警報発生装置と、 上記記憶回路へのデータの初期設定時、または再設定時
に、上記電源立上り検知回路及び上記データ破壊異常警
報発生装置をリセットするデータ破壊異常リセット装置
とを具備したことを特徴とするバックアップデータ破壊
検出装置。1. A storage device for backing up data stored in a storage circuit by continuously supplying power from an auxiliary power supply of a battery when the main power supply fails, wherein the storage device is used to store data from the main power supply or the auxiliary power supply device. A power supply rise detection circuit that detects that the power supplied to the circuit has risen from a state where it is lower than the backup data holding minimum voltage to a state that is higher than that, and outputs from this power supply rise detection circuit. A data destruction abnormality alarm generator that generates a data destruction abnormality alarm in response to a power rise detection signal that is generated, and the power supply rise detection circuit and the data destruction abnormality alarm when initializing or resetting the data in the storage circuit. And a data destruction abnormality reset device for resetting the generator. Data destruction detection device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053837A JPH06266628A (en) | 1993-03-15 | 1993-03-15 | Detection device for backup data destruction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053837A JPH06266628A (en) | 1993-03-15 | 1993-03-15 | Detection device for backup data destruction |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06266628A true JPH06266628A (en) | 1994-09-22 |
Family
ID=12953904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053837A Pending JPH06266628A (en) | 1993-03-15 | 1993-03-15 | Detection device for backup data destruction |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06266628A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299156A (en) * | 2006-04-28 | 2007-11-15 | Brother Ind Ltd | Storage device |
-
1993
- 1993-03-15 JP JP5053837A patent/JPH06266628A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299156A (en) * | 2006-04-28 | 2007-11-15 | Brother Ind Ltd | Storage device |
| JP4535025B2 (en) * | 2006-04-28 | 2010-09-01 | ブラザー工業株式会社 | Storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777626A (en) | Memory device having backup power supply | |
| US4658352A (en) | Computer system with a back-up power supply | |
| US7401270B2 (en) | Repair of semiconductor memory device via external command | |
| US7461303B2 (en) | Monitoring VRM-induced memory errors | |
| CN115309589A (en) | Method, system and device for recovering temporary storage area of substrate management controller | |
| US6971051B2 (en) | System and method of recovering from soft memory errors | |
| US7707458B2 (en) | Self-test system | |
| JPH06266628A (en) | Detection device for backup data destruction | |
| US6052816A (en) | Programmable ROM and parity programmable ROM having a correction coding circuit | |
| US6760672B2 (en) | Automatic detection of battery-backed data integrity in volatile memory | |
| JPS63279347A (en) | Memory device | |
| JP2000322333A (en) | Automatic saving/automatic restoration system and method for information specific to computer system | |
| JPH0628069A (en) | Process controller | |
| JP2674862B2 (en) | Backup power supply monitoring device for semiconductor memory device | |
| JPH0944416A (en) | Data protection method in case of power failure of data processing system by computer and data processing system with data protection function in case of power failure | |
| KR0136864Y1 (en) | Memory backup device | |
| JPH02114827A (en) | Backup power source equipment | |
| JPH0436426B2 (en) | ||
| JPS6280564A (en) | Voltage confirming method for battery for memory | |
| JPS62259121A (en) | 1-chip cpu power supply device | |
| SU1129615A1 (en) | Device for checking data in computer when power interrupt occurs | |
| JPS61221668A (en) | Detecting and processing system for backup voltage | |
| US20030174040A1 (en) | Apparatus and method for monitoring a state, in particular of a fuse | |
| JP2001101085A (en) | Power supply voltage fluctuating equipment | |
| JPH11222365A (en) | Elevator control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021105 |