JPS61221668A - Detecting and processing system for backup voltage - Google Patents

Detecting and processing system for backup voltage

Info

Publication number
JPS61221668A
JPS61221668A JP458184A JP458184A JPS61221668A JP S61221668 A JPS61221668 A JP S61221668A JP 458184 A JP458184 A JP 458184A JP 458184 A JP458184 A JP 458184A JP S61221668 A JPS61221668 A JP S61221668A
Authority
JP
Japan
Prior art keywords
voltage
ram
contents
reference voltage
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP458184A
Other languages
Japanese (ja)
Inventor
Yasuaki Hodono
程野 泰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hagiwara Electric Co Ltd
Original Assignee
Hagiwara Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hagiwara Electric Co Ltd filed Critical Hagiwara Electric Co Ltd
Priority to JP458184A priority Critical patent/JPS61221668A/en
Publication of JPS61221668A publication Critical patent/JPS61221668A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To perform effective processing without malfunction nor necessary operation and to improve the reliability of a system by deciding which of the voltage of a backup power source and a reference voltage is higher during a recovery from a power failure and then selecting a program. CONSTITUTION:The backup power source 24 generates a hold voltage VX for protecting the contents of a RAM 23 in a device which protects information in the RAM 23 during a power failure or when electric power is cut off. A reference voltage generator 29 generates the reference voltage Vref which is stable against temperature and corresponds to the lowest hold voltage. A decision device 30 compares the voltages VX and Vref with each other when the recovery from the power failure is made or when the power source is turned on again to decide whether the VX is higher than a voltage required to protect the contents of the RAM 23 or not. Programs for processing are switched on the basis of the state of the voltage VX i.e. according to whether the contents of the RAM 23 are protected or destroyed and necessary data in the contents of the RAM 23 are restored.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、マイクロコンピュータ等に使用されている半
導体記憶装置の情報を停電時または遮断時に保護するた
めのバックアップ電源を使用した装置に関する。特に、
該半導体記憶装置に記憶された情報を使用し処理を行う
装置に関し、停電回復時または再投入時に該′rL源の
電圧の高低を判別し、その状態によりプログラムを選択
するバックアップ電圧検出処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a device using a backup power source for protecting information in a semiconductor storage device used in a microcomputer or the like during a power outage or shutdown. especially,
Regarding a device that performs processing using information stored in the semiconductor storage device, it relates to a backup voltage detection processing method that determines whether the voltage of the 'rL source is high or low at the time of recovery from a power outage or when the power is turned on again, and selects a program depending on the state. .

(2)従来技術と問題点 ′ 一般に、該半導体記憶装置の情報を使用する装置に
おいては商用電源の停電時または遮断時に該情報を保護
するため、バックアップ電源を使用していた。
(2) Prior Art and Problems' In general, devices that use information in semiconductor storage devices use a backup power source to protect the information in the event of a power outage or cutoff of the commercial power source.

しかし、停電時間または遮断時間が長く該バックアップ
電源を消費し、該電源の電圧が低下し該情報を保護する
ことが出来なくなり破壊してしまう。従って、該情報を
使用すると誤動作したり無用な処理を行い、有効な処理
を行うことが出来なかった。
However, the power outage or cut-off time is long and consumes the backup power supply, and the voltage of the power supply decreases, making it impossible to protect the information and resulting in destruction. Therefore, when this information is used, malfunctions occur, unnecessary processing is performed, and effective processing cannot be performed.

(3)発明の目的 本発明は、この点を解決することを目的とするために、
商用電源の停電からの回復時または再投入時に該バック
アップ電源の電圧が保持電圧以上であるか否かを判別し
、該判別に応じてプログラムを選択し有効な処理を行う
ことの出来るバックアップ電圧検出処理方式を提供する
ことに有る。
(3) Purpose of the Invention The present invention aims to solve this problem by:
Backup voltage detection that can determine whether the voltage of the backup power supply is higher than the holding voltage when recovering from a commercial power outage or when it is turned on again, and can select a program and perform effective processing according to the determination. The purpose is to provide a processing method.

(4)発明の構成 第1図に例示するごとく、低消費電流の半導体記憶装置
り土の内の情報を保護するためにバックアップ電圧を発
生する手段Llと、基準電圧を発生する手段1と、該バ
ックアップ電圧と該基準電圧との高低を判別する手段上
と、該判別する手段上の出力に応じてプログラムを選択
する手段−5−とから成るバックアップ電圧検出処理方
式。
(4) Structure of the Invention As illustrated in FIG. 1, means Ll for generating a backup voltage to protect information in a semiconductor memory device with low current consumption, means 1 for generating a reference voltage, A backup voltage detection processing method comprising means for determining whether the backup voltage is high or low between the backup voltage and the reference voltage, and means for selecting a program according to the output of the determining means.

(5)発明の実施例 以下、図面により本発明の詳細な説明する。(5) Examples of the invention Hereinafter, the present invention will be explained in detail with reference to the drawings.

第2図は、本発明を処理装置に応用した第1実施例を示
すブロック図である。
FIG. 2 is a block diagram showing a first embodiment in which the present invention is applied to a processing device.

箆は制御・演算するためのプログラムおよびテーブルを
記憶しておくための読み出し専用メモリ(以下、ROM
と言う)であり、nは用途に応じて変更しうるデータを
記憶する読み出し・書き込みメモリ(以下、RAMとい
う)であり、註はプログラムメモリとしての該ROM2
2−の内容に従って順次制御および演算を行う中央処理
装置(以下CPUという)である。註は本装置の商用電
源が停電時または遮断時に該RAMυ−の内容を保護す
るために保持電圧vxの電圧を発生する後述のバッテリ
投(第4図参照)を有したバックアップ電源であり、そ
の出力が該RAM2Mに接続されている。益は該CPU
21と外部回路(装置)との出力インターフェイスを図
る出力回路であり、筬は該CPU21と外部回路(装置
)との入力インターフェイスを図る入力回路であり、n
は該CPU21・該ROM2u・該RAMυ−・該出力
回路質および該入力回路基とをそれぞれ接続し、アドレ
スバス・データバス・コントロールバスおよび直流型i
J!(図示せず)からの電源配線等からなるバスである
。卸−は該出力回路■からの出力を表示するための表示
器や該入力回路基、に入力するためのキーボード等を持
ったコンソールである。箆は温度に対して安定で最低保
持電圧に相当する基準電圧Vrefを発生する基準電圧
発生器であり、担は該バックアップ電源ハから該RAM
1に加えられ該バッテリ打が発生する保持電圧vxと該
基準電圧VreFとを比較する判別器であり、該保持電
圧■イよりも該基準電圧VreFが大きければLレベル
を出力し、また該保持電圧vxが該基準電圧Vrefよ
りも大きければHレベルを出力する。該判別器包の出力
は該入力回路基の入力に接続されている。
A read-only memory (hereinafter referred to as ROM) is used to store programs and tables for control and calculation.
n is a read/write memory (hereinafter referred to as RAM) that stores data that can be changed depending on the purpose.
This is a central processing unit (hereinafter referred to as CPU) that sequentially performs control and calculations according to the contents of 2-. Note: This is a backup power source with a battery input (see Figure 4), which will be described later, to generate a holding voltage vx to protect the contents of the RAM υ- when the commercial power supply for this device is out of power or interrupted. The output is connected to the RAM2M. The profit is the corresponding CPU
The reed is an input circuit that provides an output interface between the CPU 21 and an external circuit (device), and the reed is an input circuit that provides an input interface between the CPU 21 and the external circuit (device).
connects the CPU 21, the ROM 2u, the RAM υ-, the output circuit board and the input circuit board, respectively, and connects the address bus, data bus, control bus and DC type i
J! This is a bus consisting of power supply wiring, etc. from (not shown). The distributor is a console having a display for displaying the output from the output circuit (2) and a keyboard for inputting input to the input circuit board. A reference voltage generator is a reference voltage generator that generates a reference voltage Vref that is stable with respect to temperature and corresponds to the minimum holding voltage, and is responsible for generating a reference voltage Vref from the backup power supply C to the RAM.
This is a discriminator that compares the reference voltage VreF with the holding voltage vx which is added to the holding voltage 1 and the battery stroke occurs, and outputs an L level if the reference voltage VreF is larger than the holding voltage If the voltage vx is larger than the reference voltage Vref, an H level is output. The output of the discriminator envelope is connected to the input of the input circuitry.

第4図は、本発明の該バックアップ電源ハの構成の一例
を示す図である。
FIG. 4 is a diagram showing an example of the configuration of the backup power source C of the present invention.

蛙は該RAMη−内のCMOSメモリ等より成るメモリ
セルであり、牡、は該バックアップ電源註の電源供給源
として保持電圧vxを発生するアルカリ蓄電池または電
気二重層コンデンサ等より成るバッテリであり、その両
端の電圧vxが検出用電圧である。
``Frog'' is a memory cell such as a CMOS memory in the RAM η-, and ``Frog'' is a battery such as an alkaline storage battery or an electric double layer capacitor that generates a holding voltage vx as a power supply source for the backup power supply. The voltage vx at both ends is the detection voltage.

該バッテリV−は、逆電流阻止用ダイオードD1および
充電電流制限用抵抗R1を介し、該直流電源の電圧■工
とOvとの間に接続されている。D2は該抵抗R1と並
列接続され、該抵抗R1の電圧降下を少なくし該バッテ
リUから該メモリセル什に供給するためのダイオードで
ある。尚、該抵抗R1の電圧降下が少なく問題となら無
い場合には、該ダイオードD2は不要である。
The battery V- is connected between the voltage terminal (1) and Ov of the DC power supply via a reverse current blocking diode D1 and a charging current limiting resistor R1. D2 is a diode connected in parallel with the resistor R1 to reduce the voltage drop across the resistor R1 and supply the voltage from the battery U to the memory cell. Note that if the voltage drop across the resistor R1 is small and does not pose a problem, the diode D2 is unnecessary.

但し、該抵抗R1と該バッテリUどの時定数を充分大き
くし該直流電源による該バッテリ牡2への充電による該
保持電圧vxの増加の影響を少なくするか、該ダイオー
ドD1と該抵抗R1との間にスイッチを設け、該直流電
源■工の影響を判別期間中無くし判別後線バッテリUに
該直流電源を供給した方が望ましい。
However, whether the time constants of the resistor R1 and the battery U are made sufficiently large to reduce the influence of the increase in the holding voltage vx due to charging of the battery 2 by the DC power supply, or whether the time constants of the diode D1 and the resistor R1 are It is preferable to provide a switch in between to eliminate the influence of the DC power source (I) during the discrimination period and to supply the DC power to the line battery U after the discrimination.

通常の場合には、電圧■工の電源からダイオードD1を
介して該メモリセル扛に電源が供給されている。ここで
商用電源が停電または遮断した場合には、該直流電源(
図示せず)の電圧■工が低下すると、該バッテリv2か
らダイオードD2を介して該メモリセル扛に供給される
。しかし、該ダイオードD1により遮断され該電源には
電流が流れない。
Normally, power is supplied to the memory cell from the power source of the voltage generator via the diode D1. If the commercial power supply is interrupted or interrupted, the DC power supply (
When the voltage (not shown) decreases, the voltage is supplied from the battery v2 to the memory cell via the diode D2. However, it is cut off by the diode D1 and no current flows through the power supply.

第3図を参照し、本発明の第1実施例の動作に付いて、
以下説明する。
Referring to FIG. 3, regarding the operation of the first embodiment of the present invention,
This will be explained below.

第3図(a)は本実施例の動作の概要を示すフローチャ
ート、第3図(b)は電圧検出処理ルーチンnを示すフ
ローチャートの一例である。
FIG. 3(a) is a flowchart showing an overview of the operation of this embodiment, and FIG. 3(b) is an example of a flowchart showing the voltage detection processing routine n.

電源を投入すると本プログラムはステップ針にて開始し
、ステップ化に進む。ステップ其1は、後述の電圧検出
処理ルーチンを実行し、ステップ化に進む。ステップ化
では、本装置の主たる演算および制御を行う制御ルーチ
ンを実行し、ステップ化−に進み終了する。
When the power is turned on, this program starts with the step hand and proceeds to step formation. In step 1, a voltage detection processing routine to be described later is executed, and the process proceeds to step formation. In stepping, a control routine that performs the main calculations and control of the apparatus is executed, and then the process proceeds to step and ends.

電圧検出処理ルーチンは、ステップη2にて開始しステ
ップ化に進む。ステップ化では、該判別器側の判別結果
りを該入力回路基−から入力し、ステップ化−に進む。
The voltage detection processing routine starts at step η2 and proceeds to step formation. In the step formation, the discrimination result on the discriminator side is inputted from the input circuit board, and the process proceeds to the step formation.

ステップ化−では、該保持電圧vxよりも該基準電圧■
耐が小さい時には該判別結果りをHレベルとして入力し
、該RAM2uのメモリの内容が破壊されること無く保
存されているため、ステップnに進む。ステップnでは
、該RAMnの内容が正常に保存されているため通常の
初期化(例えば、入力回路基および出力回路匹の初期化
)を行い、ステップ化に進み電圧検出処理ルーチンは終
了する。また、ステップ数で該保持電圧■9よりも該基
準電圧Vやfが大きい時には該判別結果りがLレベルと
して入力し、該判別結果りがHレベルで無く該RAMf
iのメモリの内容が破壊されているため、ステップ化−
に進む。ステップ化では、該RAM21の内容の内少な
くとも最小限必要なデータをキーボード等により修復し
、更に該ステップnと同じ処理をした後、ステップ化に
進み本電圧検出処理ルーチンを終わる。
In stepping-, the reference voltage ■ is lower than the holding voltage vx.
When the resistance is small, the determination result is input as an H level, and since the contents of the memory of the RAM 2u are preserved without being destroyed, the process proceeds to step n. In step n, since the contents of the RAMn are normally saved, normal initialization (for example, initialization of the input circuit board and output circuit group) is performed, and the step is proceeded to end the voltage detection processing routine. In addition, when the reference voltage V or f is larger than the holding voltage (9) in the number of steps, the discrimination result is input as L level, and the discrimination result is not H level and the RAM f
Since the memory contents of i are destroyed, step-
Proceed to. In the step formation, at least the minimum necessary data of the contents of the RAM 21 is restored using a keyboard or the like, and after performing the same processing as step n, the step formation proceeds and the main voltage detection processing routine ends.

第5図は、本発明をデータロガに応用した第2実施例を
示すブロック図である。
FIG. 5 is a block diagram showing a second embodiment in which the present invention is applied to a data logger.

本実施例において、第1実施例と同じ構成要素について
は同じ符号を付し説明を省略する。
In this embodiment, the same components as those in the first embodiment are given the same reference numerals, and the explanation thereof will be omitted.

■は定期的なデータの集録の設定や異常時のデータの取
り込み時間を知るための時計であり、l−は該コンソー
ル筺と接続され第1実施例の該出力回路甚と該入力回路
基−との機能を有した入出力回路(以下、Iloという
)であり、■は温度・電流または電力等を検出するため
のセンサ群である。邸、は、該センサ群銭の複数の入力
をマルチプレクサにより切り換え、該センサ群Uおよび
該バックアップ回路計の出力電圧vxのアナログ信号を
デジタル信号Xに変換するためのアナログ−デジタル変
換器(以下、ADCという)である。
(2) is a clock for setting periodic data acquisition and for knowing the data acquisition time in the event of an abnormality, and (1) is a clock connected to the console housing, and is connected to the output circuit and input circuit board of the first embodiment. It is an input/output circuit (hereinafter referred to as Ilo) having the functions of , and ■ is a group of sensors for detecting temperature, current, power, etc. The residence is an analog-to-digital converter (hereinafter referred to as (referred to as ADC).

該CPU註俸該ROMfl・該RAM設・該時計51−
該1105.i−および該ADC5Mは、それぞれ該バ
ス訂により接続されている。
Notes on the CPU, ROM fl, RAM configuration, and clock 51-
Said 1105. i- and the ADC5M are respectively connected by the bus.

本発明の第2実施例の動作について第6図を参照し、以
下説明する。
The operation of the second embodiment of the present invention will be described below with reference to FIG.

第6図は、第3図(a)の電圧検出処理ルーチン32を
示すフローチャートの一例である。
FIG. 6 is an example of a flowchart showing the voltage detection processing routine 32 of FIG. 3(a).

該電圧検出処理ルーチンnは、ステップ社にて開始しス
テップ数に進む。ステップ数では該ADc5Hの変換を
開始し、ステップ劇に進む。ステップ数では、該ADC
dの変換が終了するまでステップ数をループし、該変換
が終了するとステップ邸−に進む。ステップ園では、該
ADC53の変換値XをレジスタAに人力し、さらに該
RAM1の内容を保護するために必要な電圧Yを記憶し
である該ROM2uの内容をレジスタBに人力し、ステ
ップ数に進む。ステップU−では、該ADCiの変換1
IiIXと該RAMfiの内容を保護するために必要な
電圧Yとを比較し、Y<Xであればステップnに進み、
第1実施例のステップnと同じ処理を行った後、ステッ
プ化に進み本電圧検出処理ルーチンは終了する。また、
Y≧Xであればステップ訂に進み、第1実施例のステッ
プnと同じ処理を行った後、ステップ化に進み本電圧検
出処理ルーチンは終了する。
The voltage detection processing routine n starts at step number and proceeds to step number. At the step number, conversion of the ADc5H is started and the step sequence is proceeded to. In the number of steps, the ADC
The number of steps is looped until the conversion of d is completed, and when the conversion is completed, the process advances to the step number. In the step garden, the converted value move on. In step U-, conversion 1 of the ADCi
Compare IiIX with the voltage Y required to protect the contents of the RAMfi, and if Y<X, proceed to step n;
After performing the same process as step n of the first embodiment, the process proceeds to stepwise processing and the present voltage detection process routine ends. Also,
If Y≧X, the process proceeds to step correction, and after performing the same process as step n of the first embodiment, the process proceeds to step correction and ends the voltage detection processing routine.

(6)本発明の効果 このように本発明では、該バッテリUの該保持電圧■、
が該RAM2.2−の保護に必要な電圧以上であるかを
停電回復時または再投入時に判別し、該バッテリ打の該
保持電圧vxの状態により該RAMη2の内容が保護さ
れている場合の処理と該RAMflの内容が破壊されて
いる場合の処理のプログラムを切り換える手段を設け、
該RAM22、の内容が破壊されている場合のみ該RA
M2uの内容の内少なくとも必要なデータを修復し、誤
動作や無用な動作を行うこと無く有効な処理を行ないシ
ステムの信頼性を向上する事が出来る。
(6) Effects of the present invention As described above, in the present invention, the holding voltage of the battery U,
Determine whether the voltage is higher than the voltage required to protect the RAM 2.2- at the time of recovery from power failure or re-powering the battery, and process when the contents of the RAM η2 are protected by the state of the holding voltage vx of the battery. and means for switching a program for processing when the contents of the RAMfl are destroyed,
Only if the contents of the RAM 22 are destroyed, the RAM 22
It is possible to restore at least necessary data among the contents of M2u, perform effective processing without malfunctions or unnecessary operations, and improve the reliability of the system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の構成を示す図である。 第2図は、本発明を処理装置に応用した第1実施例を示
すブロック図である。 第3図(a)は本実施例の動作の概要を示すフローチャ
ート、第3図(b)は電圧検出処理ルーチンη−を示す
フローチャートの一例である。 第4図は、本発明の該バックアップ電源24の構成の一
例を示す図である。 第5図は、本発明をデータロガに応用した第2実施例を
示すブロック図である。 第6図は、第3図(a)の電圧検出処理ルーチン32を
示すフローチャートの一例である。 (符号の説明)
FIG. 1 is a diagram showing the configuration of the present invention. FIG. 2 is a block diagram showing a first embodiment in which the present invention is applied to a processing device. FIG. 3(a) is a flowchart showing an overview of the operation of this embodiment, and FIG. 3(b) is an example of a flowchart showing the voltage detection processing routine η-. FIG. 4 is a diagram showing an example of the configuration of the backup power supply 24 of the present invention. FIG. 5 is a block diagram showing a second embodiment in which the present invention is applied to a data logger. FIG. 6 is an example of a flowchart showing the voltage detection processing routine 32 of FIG. 3(a). (Explanation of symbols)

Claims (1)

【特許請求の範囲】[Claims] 低消費電圧の半導体記憶装置内の情報を保護するために
バックアップ電圧を発生する手段と、基準電圧を発生す
る手段と、該バックアップ電圧と該基準電圧との高低を
判別する手段と、該判別する手段の出力に応じてプログ
ラムを選択する手段とから成るバックアップ電圧検出処
理方式。
means for generating a backup voltage to protect information in a semiconductor storage device with low voltage consumption; means for generating a reference voltage; means for determining whether the backup voltage and the reference voltage are high or low; A backup voltage detection processing method comprising means for selecting a program according to the output of the means.
JP458184A 1984-01-12 1984-01-12 Detecting and processing system for backup voltage Pending JPS61221668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP458184A JPS61221668A (en) 1984-01-12 1984-01-12 Detecting and processing system for backup voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP458184A JPS61221668A (en) 1984-01-12 1984-01-12 Detecting and processing system for backup voltage

Publications (1)

Publication Number Publication Date
JPS61221668A true JPS61221668A (en) 1986-10-02

Family

ID=11588001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP458184A Pending JPS61221668A (en) 1984-01-12 1984-01-12 Detecting and processing system for backup voltage

Country Status (1)

Country Link
JP (1) JPS61221668A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375246A (en) * 1990-08-30 1994-12-20 Sharp Kabushiki Kaisha Back-up power supply apparatus for protection of stored data

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891599A (en) * 1981-11-27 1983-05-31 Fujitsu Ltd Storage controlling system
JPS58175198A (en) * 1982-04-07 1983-10-14 Toshiba Corp Data processing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891599A (en) * 1981-11-27 1983-05-31 Fujitsu Ltd Storage controlling system
JPS58175198A (en) * 1982-04-07 1983-10-14 Toshiba Corp Data processing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375246A (en) * 1990-08-30 1994-12-20 Sharp Kabushiki Kaisha Back-up power supply apparatus for protection of stored data

Similar Documents

Publication Publication Date Title
US6504266B1 (en) Method and apparatus for powering up an electronic system after AC power has been removed
JPH06103748A (en) Power control circuit for ic memory card
JPS61221668A (en) Detecting and processing system for backup voltage
JPH0614558A (en) Inverter unit
JP3190564B2 (en) Electronic equipment with battery power
JPH05276560A (en) Data storage method at momentary interruption in remote controller for hot water supply equipment
JPH06348535A (en) Abnormality generation history storage device
JPH06250866A (en) Memory control device
JPS593796A (en) Checking method of data in memory
JP2641996B2 (en) Data retention method
JPH06100923B2 (en) Power retention circuit in case of power failure
JPH03174616A (en) Microcomputer
KR0136864Y1 (en) Memory backup device
KR0130873Y1 (en) An auxiliary power supply for automatic switching equipment
JPS60262229A (en) Lifetime discriminating method of memory backup battery
JPH09184858A (en) Voltage-detecting apparatus
JPS61160106A (en) Sequence control device
JPH0887431A (en) Abnormality detecting device for central processing unit
JP2000295787A (en) Battery failure detecting circuit
JPH0553932A (en) System and method for memory control for controller
JPH04236646A (en) Memory backup circuit
JPH08221334A (en) Device and method for setting device address
JPH09297714A (en) Method and device for backing up data
JPS62138943A (en) Storage device
JPH1124712A (en) Programmable controller