JPH06252756A - A/d sampling device - Google Patents

A/d sampling device

Info

Publication number
JPH06252756A
JPH06252756A JP5038298A JP3829893A JPH06252756A JP H06252756 A JPH06252756 A JP H06252756A JP 5038298 A JP5038298 A JP 5038298A JP 3829893 A JP3829893 A JP 3829893A JP H06252756 A JPH06252756 A JP H06252756A
Authority
JP
Japan
Prior art keywords
signal
spike noise
analog
sampling
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5038298A
Other languages
Japanese (ja)
Inventor
Masashi Tomijima
昌史 冨島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5038298A priority Critical patent/JPH06252756A/en
Publication of JPH06252756A publication Critical patent/JPH06252756A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

PURPOSE:To reduce the effect of spike noises by replacing an analog signal subject to sampling and holding with an analog signal at one preceding sampling point when the analog signal is discriminated to be a spike noise. CONSTITUTION:An analog input signal 1 resulting from a reception video signal pulse is sampled and held, and the analog input signal is delayed by one sampling and then subject to sampling and holding, and the delayed analog signal 5' subject to sampling and holding is subtracted from the analog signal 5 subject to sampling and holding. When the difference is smaller than a spike noise setting value 9, a spike noise discrimination device 10 discriminates it not to be a spike noise and when the difference is larger than or equal to the spike noise setting value 9, the spike noise discrimination device 10 discriminates it to be a spike noise. When discriminated to be a spike noise, a selector 13 selects the delayed analog signal 5' subject to sampling and holding and the selected signal 5' is fed to an A/D converter 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、レーダ受信信号の単
パルスをA/D変換し、信号処理するためのサンプリン
グ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sampling device for A / D converting a single pulse of a radar reception signal and processing the signal.

【0002】[0002]

【従来の技術】図3は、従来のA/Dサンプリング装置
の構成ブロック図であり、1はアナログ入力信号、4は
サンプルホールド器、5はサンプルホールドされたアナ
ログ信号、14はA/D変換器、15はディジタル信
号、16は信号処理器である。
2. Description of the Related Art FIG. 3 is a block diagram showing the configuration of a conventional A / D sampling apparatus. 1 is an analog input signal, 4 is a sample and hold device, 5 is a sampled and held analog signal, and 14 is an A / D converter. , 15 is a digital signal, and 16 is a signal processor.

【0003】従来の装置は、上記のように構成され、ア
ナログ入力信号1は、サンプルホールド器4においてサ
ンプルホールドされたアナログ信号5に変換され、A/
D変換器14により上記サンプルホールドされたアナロ
グ信号5はディジタル信号15に変換され、上記ディジ
タル信号15は信号処理器16へ伝送される。
The conventional device is constructed as described above, and the analog input signal 1 is converted into the analog signal 5 sampled and held by the sample and hold device 4, and A /
The analog signal 5 sampled and held by the D converter 14 is converted into a digital signal 15, and the digital signal 15 is transmitted to a signal processor 16.

【0004】次に動作について図を用いて説明する。図
4のようなレーダ受信ビデオ信号の単パルスであるアナ
ログ入力信号1において、サンプリングポイントA,
B,C,Dで、上記アナログ入力信号1は、5のように
サンプルホールドされ、上記サンプルホールドされたア
ナログ信号5は、A/D変換器14により上記サンプル
ホールドされたアナログ信号5の電圧に対応したディジ
タル信号15に変換される。
Next, the operation will be described with reference to the drawings. In the analog input signal 1 which is a single pulse of the radar received video signal as shown in FIG.
At B, C and D, the analog input signal 1 is sampled and held as in 5, and the sampled and held analog signal 5 is converted into a voltage of the analog and signal 5 sampled and held by the A / D converter 14. It is converted into a corresponding digital signal 15.

【0005】[0005]

【発明が解決しようとする課題】図5のようなスパイク
ノイズがのったレーダ受信ビデオ信号の単パルスである
アナログ入力信号1において、例えばサンプリングポイ
ントA,B,C,Dが図5である場合は、スパイクノイ
ズの影響を受けないが、図6のようなサンプリングポイ
ントA,B,C,Dの場合は、スパイクノイズの影響を
受け、サンプリングのタイミングによって、図6のよう
にサンプルホールドされたアナログ信号5がスパイクノ
イズの影響を受けるという課題があった。
In the analog input signal 1 which is a single pulse of the radar received video signal having spike noise as shown in FIG. 5, sampling points A, B, C and D are shown in FIG. 5, for example. In the case, the spike noise is not affected, but in the case of sampling points A, B, C and D as shown in FIG. 6, the spike noise is affected and the sample is held as shown in FIG. 6 depending on the sampling timing. Another problem is that the analog signal 5 is affected by spike noise.

【0006】この発明は上記のような課題を解消するた
めになされたもので、サンプルホールドされたアナログ
信号がスパイクノイズであるかを判定し、スパイクノイ
ズの影響を低減することを目的とする。
The present invention has been made to solve the above problems, and it is an object of the present invention to determine whether a sample-and-hold analog signal is spike noise and reduce the effect of spike noise.

【0007】[0007]

【課題を解決するための手段】この発明に係るA/Dサ
ンプリング装置は、アナログ信号を遅延する遅延器と、
サンプルホールドされたアナログ信号の差をとる減算器
と、アナログ信号をスパイクノイズと判定する値を設定
するスパイクノイズ設定値入力器と、スパイクノイズか
どうかを判定するスパイクノイズ判定器と、2つのサン
プルホールドされたアナログ信号を選択し出力する選択
器を備えたものである。
An A / D sampling apparatus according to the present invention includes a delay device for delaying an analog signal,
A subtracter that takes the difference between the sampled and held analog signals, a spike noise set value input device that sets the value that determines the analog signal as spike noise, a spike noise determiner that determines whether it is spike noise, and two samples It is provided with a selector for selecting and outputting the held analog signal.

【0008】また、2つのサンプルホールドされたアナ
ログ信号の平均をとる平均器を備えたものである。
Also, an averaging device for averaging two sample-and-hold analog signals is provided.

【0009】[0009]

【作用】この発明においては、時間軸上のあるサンプリ
ングポイントにおけるアナログ信号の値と1つ前のサン
プリングポイントにおけるアナログ信号の値との差をと
り、その差が設定した値より大きい場合は、スパイクノ
イズと判定し、そのサンプリングポイントにおけるアナ
ログ信号の値を、1つ前のサンプリングポイントにおけ
るアナログ信号の値に置き換えることによりスパイクノ
イズの影響を低減する。
According to the present invention, the difference between the value of the analog signal at a certain sampling point on the time axis and the value of the analog signal at the immediately preceding sampling point is calculated, and if the difference is larger than the set value, a spike is generated. The influence of spike noise is reduced by determining noise and replacing the value of the analog signal at the sampling point with the value of the analog signal at the previous sampling point.

【0010】また、スパイクノイズと判定した時に、そ
のサンプリングポイントにおけるアナログ信号の値を、
1つ前のサンプリングポイントにおけるアナログ信号の
値と1つ後のサンプリングポイントにおけるアナログ信
号の値の平均値に置き換えることによりスパイクノイズ
の影響を低減する。
When it is determined that the noise is spike noise, the value of the analog signal at the sampling point is
The effect of spike noise is reduced by replacing the analog signal value at the previous sampling point with the average value of the analog signal value at the subsequent sampling point.

【0011】[0011]

【実施例】実施例1.図1はこの発明の一実施例を示す
構成ブロック図であり、図中1,4,5,14,15,
16は上記従来の装置と同一のものであり、2は遅延
器、3は遅延されたアナログ信号、6は減算器、7はサ
ンプルホールドされたアナログ信号の差、8はスパイク
ノイズ設定値入力器、9はスパイクノイズ設定値、10
はスパイクノイズ判定器、13は選択器である。
EXAMPLES Example 1. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, in which 1, 4, 5, 14, 15,
16 is the same as the conventional device, 2 is a delay device, 3 is a delayed analog signal, 6 is a subtractor, 7 is the difference between sampled and held analog signals, and 8 is a spike noise set value input device. , 9 are spike noise setting values, 10
Is a spike noise determiner, and 13 is a selector.

【0012】上記のように構成されたA/Dサンプリン
グ装置は、受信ビデオ信号の単パルスであるアナログ入
力信号1をサンプルホールドし、上記アナログ入力信号
1をサンプリング1回分遅延しサンプルホールドし、上
記サンプルホールドされたアナログ信号5の値から、上
記遅延されたサンプルホールドされたアナログ信号5’
の値を引き、その値がスパイクノイズ設定値9より小さ
い場合は、スパイクノイズ判定器10でスパイクノイズ
と判定されず、大きいか等しい場合はスパイクノイズと
判定される。スパイクノイズと判定されない場合は選択
器13においてサンプルホールドされたアナログ信号5
が選択され、スパイクノイズと判定された場合は選択器
13において遅延されサンプルホールドされたアナログ
信号5’が選択されてA/D変換器14へ伝送される。
The A / D sampling apparatus configured as described above samples and holds the analog input signal 1 which is a single pulse of the received video signal, delays the analog input signal 1 by one sampling, and holds the sampled signal. From the value of the sampled and held analog signal 5, the delayed sampled and held analog signal 5 '
If the value is smaller than the spike noise setting value 9, the spike noise determining unit 10 does not determine spike noise, and if the value is greater than or equal to the spike noise setting value 9, spike noise is determined. If it is not judged as spike noise, the analog signal 5 sampled and held by the selector 13
Is selected and when it is determined to be spike noise, the analog signal 5 ′ delayed and sampled and held by the selector 13 is selected and transmitted to the A / D converter 14.

【0013】上記A/Dサンプリング装置について図7
〜図10を用いて説明する。図中1,3,5,5’,
7,9は上記と同一のものである。
Regarding the A / D sampling device shown in FIG.
~ It demonstrates using FIG. 1, 3, 5, 5 ',
7, 9 are the same as above.

【0014】図7のようなアナログ入力信号1はサンプ
ルホールド器4でサンプルホールドされたアナログ信号
5に変換され、また上記アナログ入力信号1は図8のよ
うに遅延器2でサンプリング1回分遅延されたアナログ
信号3に変換され、サンプルホールド器4でサンプルホ
ールドされたアナログ信号5’に変換され、減算器6で
図7の値から図8の値が引かれ、サンプルホールドされ
たアナログ信号の差7が図9のようになる。ここでスパ
イクノイズ設定値が図9のような場合、サンプリングポ
イントB,D,Eにおけるサンプルホールドされたアナ
ログ信号の差7はスパイクノイズ設定値9より小さいの
で選択器13で上記サンプルホールドされたアナログ信
号5が選択され、サンプリングポイントCにおけるサン
プルホールドされたアナログ信号の差7はスパイクノイ
ズ設定値9より大きいので選択器13で上記サンプリン
グ1回分遅延されサンプルホールドされたアナログ信号
5’が選択され、図10のような信号A/D変換器14
に伝送される。
The analog input signal 1 as shown in FIG. 7 is converted into the analog signal 5 sampled and held by the sample and hold unit 4, and the analog input signal 1 is delayed by one sampling by the delay unit 2 as shown in FIG. 8 is subtracted from the value shown in FIG. 7 by the subtractor 6 and the difference between the sampled and held analog signals is obtained. 7 becomes like FIG. Here, when the spike noise setting value is as shown in FIG. 9, the difference 7 between the sampled and held analog signals at the sampling points B, D, and E is smaller than the spike noise set value 9, so the analog sampled and held by the selector 13 is used. The signal 5 is selected, and the difference 7 between the analog signals sampled and held at the sampling point C is larger than the spike noise setting value 9. Therefore, the analog signal 5 ′ sampled and held after being delayed by one sampling is selected by the selector 13. A signal A / D converter 14 as shown in FIG.
Be transmitted to.

【0015】実施例2.図2はこの発明の一実施例を示
す構成ブロック図であり、図中1〜10、13〜16は
上記実施例1の装置と同一のものであり、11は平均
器、12は平均値である。
Example 2. FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, 1 to 10 and 13 to 16 are the same as those of the device of the first embodiment, 11 is an averager, and 12 is an average value. is there.

【0016】上記のように構成されたA/Dサンプリン
グ装置は、実施例1において、上記アナログ入力信号1
をサンプリング2回分遅延する遅延器2’と、上記サン
プリング2回分遅延されサンプルホールドされたアナロ
グ信号5’’と上記サンプルホールドされたアナログ信
号5の平均をとる平均器11を備えたものであり、スパ
イクノイズ判定器10でスパイクノイズと判定されない
場合は選択器13においてサンプリング1回分遅延され
サンプルホールドされたアナログ信号5’が選択され、
スパイクノイズと判定された場合は選択器13におい
て、上記サンプリング2回分遅延されサンプルホールド
されたアナログ信号5’’と上記サンプルホールドされ
たアナログ信号5の平均値12が選択されてA/D変換
器14へ伝送される。
The A / D sampling apparatus configured as described above is the same as the analog input signal 1 in the first embodiment.
Is provided with a delayer 2 ′ for delaying two samplings, and an averaging device 11 for averaging the sampled and held analog signal 5 ″ delayed and sampled twice. If the spike noise determiner 10 does not determine spike noise, the selector 13 selects the analog signal 5 ′ delayed by one sampling and sample-held,
If it is determined to be spike noise, the selector 13 selects the analog signal 5 ″ sampled and held after being delayed by the sampling twice and the average value 12 of the analog signal 5 sampled and held, and the A / D converter is selected. 14 is transmitted.

【0017】上記A/Dサンプリング装置について図7
〜図9、図11、図12を用いて説明する。図中1,
3,3’,5,5’,5’’,7,9,12は上記と同
一のものである。
FIG. 7 shows the A / D sampling device.
~ It demonstrates using FIG. 9, FIG. 11, and FIG. 1,
3, 3 ', 5, 5', 5 '', 7, 9, 12 are the same as above.

【0018】図7のようなアナログ入力信号1は図11
のように遅延器2’でサンプリング2回分遅延されたア
ナログ信号3’に変換され、サンプルホールド器4でサ
ンプルホールドされたアナログ信号5’’に変換され
る。ここでサンプリングポイントB,D,Eにおいては
図9よりスパイクノイズと判定されないので、図8の
B,C,Eの値が選択され、サンプリングポイントCに
おいてはスパイクノイズと判定されるので、図7と図1
1のDの値の平均値が選択され、図12のような信号A
/D変換器14に伝送される。
The analog input signal 1 shown in FIG. 7 is shown in FIG.
As described above, it is converted into an analog signal 3 ′ delayed by sampling twice by the delay device 2 ′ and converted into an analog signal 5 ″ sampled and held by the sample hold device 4. Here, since the sampling points B, D, and E are not determined to be spike noise from FIG. 9, the values of B, C, and E in FIG. 8 are selected, and the sampling point C is determined to be spike noise. And Figure 1
The average value of D of 1 is selected, and the signal A as shown in FIG.
It is transmitted to the / D converter 14.

【0019】[0019]

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されるような効果を奏する。
Since the present invention is constructed as described above, it has the following effects.

【0020】サンプリング1回分遅延する遅延器と、サ
ンプルホールドされたアナログ信号の差をとる減算器
と、スパイクノイズと判定する値を設定するスパイクノ
イズ設定値入力器と、スパイクノイズかどうかを判定す
るスパイクノイズ判定器と、スパイクノイズ判定器の出
力信号によりサンプルホールドされたアナログ信号を選
択し出力する選択器を備えていることにより、スパイク
ノイズと判定された場合に、そのサンプリングポイント
におけるアナログ信号の値を、1つ前のサンプリングポ
イントにおけるアナログ信号の値に置き換えることによ
りスパイクノイズの影響を低減できる。
A delay device for delaying one sampling, a subtractor for taking a difference between sampled and held analog signals, a spike noise set value input device for setting a value for judging spike noise, and a judgment for spike noise. By having a spike noise determiner and a selector that selects and outputs the analog signal sampled and held by the output signal of the spike noise determiner, when it is determined to be spike noise, the analog signal at the sampling point The effect of spike noise can be reduced by replacing the value with the value of the analog signal at the previous sampling point.

【0021】また、サンプリング2回分遅延する遅延器
と、サンプルホールドされたアナログ信号の平均をとる
平均器を備えていることにより、スパイクノイズと判定
された場合に、そのサンプリングポイントにおけるアナ
ログ信号の値を、1つ前のサンプリングポイントにおけ
るアナログ信号の値と1つ後のサンプリングポイントに
おけるアナログ信号の値の平均値に置き換えることによ
りスパイクノイズの影響を低減できる。
Further, by providing a delay device that delays by two samplings and an averaging device that averages the sampled and held analog signals, the value of the analog signal at the sampling point when spike noise is determined. Can be reduced to the average value of the analog signal value at the previous sampling point and the analog signal value at the subsequent sampling point to reduce the effect of spike noise.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1を示すA/Dサンプリング
装置の全体構成図である。
FIG. 1 is an overall configuration diagram of an A / D sampling device showing a first embodiment of the present invention.

【図2】この発明の実施例2を示すA/Dサンプリング
装置の全体構成図である。
FIG. 2 is an overall configuration diagram of an A / D sampling device showing a second embodiment of the present invention.

【図3】従来のA/Dサンプリング装置の全体構成図で
ある。
FIG. 3 is an overall configuration diagram of a conventional A / D sampling device.

【図4】従来の装置において、アナログ入力信号とサン
プルホールドされたアナログ信号との関係を示した図で
ある。
FIG. 4 is a diagram showing a relationship between an analog input signal and a sample-and-hold analog signal in a conventional device.

【図5】従来の装置において、スパイクノイズがのった
アナログ入力信号とスパイクノイズの影響を受けないサ
ンプルホールドされたアナログ信号との関係を示した図
である。
FIG. 5 is a diagram showing a relationship between an analog input signal having spike noise and a sample-and-hold analog signal unaffected by spike noise in a conventional device.

【図6】従来の装置において、スパイクノイズがのった
アナログ入力信号とスパイクノイズの影響を受けたサン
プルホールドされたアナログ信号との関係を示した図で
ある。
FIG. 6 is a diagram showing a relationship between an analog input signal having spike noise and a sample-and-hold analog signal affected by spike noise in a conventional device.

【図7】この発明の実施例1におけるスパイクノイズが
のったアナログ入力信号とスパイクノイズの影響を受け
たサンプルホールドされたアナログ信号との関係を示し
た図である。
FIG. 7 is a diagram showing a relationship between an analog input signal having spike noise and a sample-and-hold analog signal affected by spike noise according to the first embodiment of the present invention.

【図8】この発明の実施例1におけるサンプリングポイ
ント1回分遅延されたアナログ信号とサンプルホールド
されたアナログ信号との関係を示した図である。
FIG. 8 is a diagram showing a relationship between an analog signal delayed by one sampling point and a sample-and-hold analog signal according to the first embodiment of the present invention.

【図9】この発明の実施例1におけるサンプルホールド
されたアナログ信号の差とスパイクノイズ設定値との関
係を示した図である。
FIG. 9 is a diagram showing a relationship between a difference between sampled and held analog signals and a spike noise setting value according to the first embodiment of the present invention.

【図10】この発明の実施例1における選択器で選択さ
れてA/D変換器へ伝送される信号を示した図である。
FIG. 10 is a diagram showing signals selected by a selector and transmitted to an A / D converter in Embodiment 1 of the present invention.

【図11】この発明の実施例2におけるサンプリングポ
イント2回分遅延されたアナログ信号とサンプルホール
ドされたアナログ信号との関係を示した図である。
FIG. 11 is a diagram showing a relationship between an analog signal delayed by two sampling points and a sample-and-hold analog signal according to the second embodiment of the present invention.

【図12】この発明の実施例2における選択器で選択さ
れてA/D変換器へ伝送される信号を示した図である。
FIG. 12 is a diagram showing signals selected by a selector and transmitted to an A / D converter in Embodiment 2 of the present invention.

【符号の説明】[Explanation of symbols]

1 アナログ入力信号 2 遅延器 3 遅延されたアナログ信号 4 サンプルホールド器 5 サンプルホールドされたアナログ信号 6 減算器 7 サンプルホールドされたアナログ信号の差 8 スパイクノイズ設定値入力器 9 スパイクノイズ設定値 10 スパイクノイズ判定器 11 平均器 12 平均値 13 選択器 14 A/D変換器 15 ディジタル信号 16 信号処理器 1 analog input signal 2 delay device 3 delayed analog signal 4 sample and hold device 5 sample and hold analog signal 6 subtractor 7 sample and hold analog signal difference 8 spike noise set value input device 9 spike noise set value 10 spike Noise determiner 11 Averager 12 Average value 13 Selector 14 A / D converter 15 Digital signal 16 Signal processor

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 信号処理すべきレーダ受信ビデオ信号の
単パルスであるアナログ入力信号のA/D変換におい
て、上記アナログ入力信号をサンプリング1回分遅延す
る遅延器と、上記アナログ信号をサンプルホールドする
サンプルホールド器と、上記サンプルホールドされたア
ナログ信号の差をとる減算器と、上記アナログ入力信号
をスパイクノイズと判定する値を設定するスパイクノイ
ズ設定値入力器と、上記サンプルホールドされたアナロ
グ信号の差とスパイクノイズ設定値を比較してスパイク
ノイズかどうかを判定するスパイクノイズ判定器と、上
記スパイクノイズ判定器の出力信号により上記サンプル
ホールドされたアナログ信号と上記サンプリング1回分
遅延されサンプルホールドされたアナログ信号を選択し
出力する選択器と、上記選択されたアナログ信号をA/
D変換するA/D変換器と、上記ディジタル信号を信号
処理する信号処理器を備えたことを特徴とするA/Dサ
ンプリング装置。
1. A delayer for delaying the analog input signal by one sampling in A / D conversion of the analog input signal which is a single pulse of a radar reception video signal to be signal-processed, and a sample for sample-holding the analog signal. The difference between the hold device, the subtractor that takes the difference between the sampled and held analog signals, the spike noise set value input device that sets the value for determining the analog input signal as spike noise, and the difference between the sampled and held analog signals And a spike noise set value are compared to determine whether the noise is spike noise, an analog signal sampled and held by the output signal of the spike noise judger, and an analog sampled and held after being delayed by one sampling. Selector for selecting and outputting signals The selected analog signal is A /
An A / D sampling device comprising an A / D converter for D conversion and a signal processor for processing the digital signal.
【請求項2】 アナログ入力信号をサンプリング2回分
遅延する遅延器と、上記サンプルホールドされたアナロ
グ信号と上記サンプリング2回分遅延されたサンプルホ
ールドされたアナログ信号の平均をとる平均器を備えた
ことを特徴とする請求項1記載のA/Dサンプリング装
置。
2. A delay device for delaying an analog input signal by sampling twice, and an averaging device for averaging the sample-held analog signal and the sample-holding analog signal delayed by sampling twice. The A / D sampling device according to claim 1, which is characterized in that.
JP5038298A 1993-02-26 1993-02-26 A/d sampling device Pending JPH06252756A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5038298A JPH06252756A (en) 1993-02-26 1993-02-26 A/d sampling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5038298A JPH06252756A (en) 1993-02-26 1993-02-26 A/d sampling device

Publications (1)

Publication Number Publication Date
JPH06252756A true JPH06252756A (en) 1994-09-09

Family

ID=12521404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5038298A Pending JPH06252756A (en) 1993-02-26 1993-02-26 A/d sampling device

Country Status (1)

Country Link
JP (1) JPH06252756A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300550A (en) * 2005-04-15 2006-11-02 Denso Corp Interference determination method of fmcw radar, and fmcw radar
JP2009106141A (en) * 2007-10-26 2009-05-14 Hitachi Ltd Motor control apparatus and motor apparatus
JP2010062874A (en) * 2008-09-03 2010-03-18 Rohm Co Ltd Circuit and method of receiving signal, and transmission system and electronic device using them

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300550A (en) * 2005-04-15 2006-11-02 Denso Corp Interference determination method of fmcw radar, and fmcw radar
JP2009106141A (en) * 2007-10-26 2009-05-14 Hitachi Ltd Motor control apparatus and motor apparatus
JP2010062874A (en) * 2008-09-03 2010-03-18 Rohm Co Ltd Circuit and method of receiving signal, and transmission system and electronic device using them

Similar Documents

Publication Publication Date Title
JPH0693780B2 (en) Signal processing circuit
JPH06252756A (en) A/d sampling device
JP2859526B2 (en) Noise reduction circuit for video signal
US5307165A (en) Television signal kind discriminating apparatus
KR920007607B1 (en) Contrast adjusting circuit in digital television receiver
JPH05130067A (en) Variable threshold level voice detector
KR100230272B1 (en) Automatic gain control circuit
JP3274576B2 (en) Timing extraction circuit and timing extraction method
JPS6211392A (en) Keying signal generating circuit
JP3006291B2 (en) Analog / Digital Converter for Television Camera
JP2599448B2 (en) Clamp level detection circuit of MUSE receiver
KR0119485Y1 (en) Gamma correction circuit for video camera system
JP3412456B2 (en) Automatic gain control device
JPH0745786Y2 (en) Full level detection circuit
JP3833094B2 (en) Voltage level detection circuit and voltage level detection method
JP2000270268A (en) Method and device for acquiring picture data
JPH05122255A (en) System and circuit for receiving digital transmission signal
KR970078681A (en) Black level correction device for luminance signal
JPH04114514A (en) A/d sampling method and its device
JPH0458755B2 (en)
JPH06153114A (en) Keyed agc circuit
KR960028598A (en) DC offset compensation circuit of PAL + TV
JPH06253273A (en) Time correction method between video signal and audio signal
JPH03172786A (en) Method and device for a/d sampling
JPH02303276A (en) High frequency distortion correction device for ccd linear image sensor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090409

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110409

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20130409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20130409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20140409

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250