JPH06252729A - Photoelectron integrated circuit device - Google Patents
Photoelectron integrated circuit deviceInfo
- Publication number
- JPH06252729A JPH06252729A JP5059315A JP5931593A JPH06252729A JP H06252729 A JPH06252729 A JP H06252729A JP 5059315 A JP5059315 A JP 5059315A JP 5931593 A JP5931593 A JP 5931593A JP H06252729 A JPH06252729 A JP H06252729A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- thyristor
- sensitivity
- variable
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thyristors (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、神経回路網の大規模
化を図るべく神経回路網を少ない素子数で実現する光電
子集積装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optoelectronic integrated device for realizing a neural network with a small number of elements in order to increase the scale of the neural network.
【０００２】[0002]
【従来の技術】図１０は例えば「アプライド オプティ
クス（Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ） Ｖｏｌ．２
８，Ｎｏ１２」 １９８９年 オプティカル ソサエテ
ィ オブアメリカ（Ｏｐｔｉｃａｌ Ｓｏｃｉｅｔｙ
ｏｆ Ａｍｅｒｉｃａ）発行第２４２７頁に示された従
来の光電子集積装置を示す構成図であり、図において、
１は入力光信号、Ｘi （ｉ＝０，１，・・・，ｎ）は入
力光信号１の光の大きさを示す。２、３は入力光信号１
を透過率Ｗi+またはＷi-で変調する空間光変調器、４、
５は空間光変調器２，３で変調された入力光信号１をそ
れぞれ検出し、入力光信号１の大きさに応じてそれぞれ
光電流Ｉ+ ，Ｉ- を出力する受光素子、６、７は受光素
子４，５から出力された光電流Ｉ+ ，Ｉ- をそれぞれ電
圧信号Ｖ+ ，Ｖ- に変換する電流電圧変換部である。2. Description of the Related Art FIG. 10 shows, for example, "Applied Optics Vol.
8, No. 12 ”1989, Optical Society of America (Optical Society)
FIG. 24 is a configuration diagram showing a conventional optoelectronic integrated device shown on page 2427 of the issue of of America).
1 indicates the input optical signal, and X i (i = 0, 1, ..., N) indicates the light intensity of the input optical signal 1. 2 and 3 are input optical signals 1
Spatial light modulator, which modulates with a transmittance W i + or W i −,
Reference numeral 5 is a light receiving element which detects the input optical signal 1 modulated by the spatial light modulators 2 and 3, and outputs photocurrents I + and I-, respectively, according to the magnitude of the input optical signal 1, and 6 and 7 are It is a current-voltage converter that converts the photocurrents I + and I- output from the light receiving elements 4 and 5 into voltage signals V + and V-, respectively.
【０００３】また、８は電流電圧変換部６で変換された
電圧信号Ｖ+ と電流電圧変換部７で変換された電圧信号
Ｖ- の偏差を求め、差信号Ｖを出力する電圧差分部、９
は電圧差分部８から出力された差信号Ｖがある閾値Ｖth
より大きければ“１”を出力し、小さければ“０”を出
力する閾値処理部、１０は閾値処理部９から“１”を出
力されると発光する発光素子である。Further, 8 is a voltage difference section for obtaining a difference between the voltage signal V + converted by the current / voltage converting section 6 and the voltage signal V- converted by the current / voltage converting section 7 and outputting a difference signal V, 9
Is a threshold value Vth having a difference signal V output from the voltage difference unit 8.
A threshold processing unit 10 that outputs “1” if it is larger and a “0” if it is smaller is a light emitting element that emits light when “1” is output from the threshold processing unit 9.
【０００４】次に動作について説明する。まず、複数の
入力光信号１は、空間光変調器２，３の各ピクセルに入
力され、透過率Ｗi+またはＷi-で変調される。そして、
空間光変調器２で変調された入力光信号１は受光素子４
に入力され、空間光変調器３で変調された入力光信号１
は受光素子５に入力される。Next, the operation will be described. First, the plurality of input optical signals 1 are input to each pixel of the spatial light modulators 2 and 3 and are modulated with the transmittance W i + or W i −. And
The input optical signal 1 modulated by the spatial light modulator 2 receives the light receiving element 4
Input optical signal 1 input to the optical modulator 1 and modulated by the spatial light modulator 3
Is input to the light receiving element 5.
【０００５】ここで、受光素子４，５は、入力光信号１
の大きさに応じてそれぞれ光電流Ｉ+ ，Ｉ- を出力す
る。 Ｉ+ ＝ΣＸi ・Ｗi+ ・・・（１） Ｉ- ＝ΣＸi ・Ｗi- ・・・（２）Here, the light receiving elements 4 and 5 receive the input optical signal 1
Output photocurrents I + and I-, respectively. I + = ΣX i · W i + ··· (1) I − = ΣX i · W i − ··· (2)
【０００６】そして、受光素子４，５から出力された光
電流Ｉ+ ，Ｉ- は、それぞれ電流電圧変換部６，７に入
力され、電圧信号Ｖ+ ，Ｖ- に変換される。そして、電
流電圧変換部６，７から出力された電圧信号Ｖ+ ，Ｖ-
は、電圧差分部８に入力され、電圧信号Ｖ+ と電圧信号
Ｖ- の差を求められる。 Ｖ＝ΣＸi （Ｗi+ − Ｗi-） ・・・（３）The photocurrents I + and I- output from the light receiving elements 4 and 5 are input to the current / voltage converters 6 and 7, respectively, and converted into voltage signals V + and V-. Then, the voltage signals V + and V- output from the current-voltage converters 6 and 7
Is input to the voltage difference unit 8 and the difference between the voltage signal V + and the voltage signal V- is obtained. V = ΣX i (W i + − W i −) (3)
【０００７】ここで、式（３）の意味を説明すると、差
信号Ｖは、光信号ベクトルＸ（Ｘ1，Ｘ2 ，・・・，Ｘn
）と空間光変調器２，３の透過率に対応する重みベク
トルＷ（Ｗ1 ，Ｗ2 ，・・・，Ｗn ）との積和結果であ
ることを示す。Here, the meaning of the equation (3) will be explained. The difference signal V is the optical signal vector X (X 1 , X 2 , ..., X n).
) And the weight vector W (W 1 , W 2 , ..., W n ) corresponding to the transmittance of the spatial light modulators 2 and 3 are shown as the sum of products.
【０００８】そして、電圧差分部８から出力された差信
号Ｖは、閾値処理部９に入力され、差信号Ｖがある閾値
Ｖthより大きいか否かを判断される。そして、差信号Ｖ
が閾値Ｖthより大きければ“１”を出力され、小さけれ
ば“０”を出力される。そして、最終的には、閾値処理
部９から出力された信号が“１”である場合に限り、発
光素子１０が発光する。The difference signal V output from the voltage difference unit 8 is input to the threshold processing unit 9 and it is determined whether or not the difference signal V is larger than a certain threshold Vth. And the difference signal V
Is larger than the threshold value Vth, "1" is output, and if smaller, "0" is output. Then, finally, the light emitting element 10 emits light only when the signal output from the threshold processing unit 9 is “1”.
【０００９】このように、光電子集積装置は、２つのベ
クトルの積和に対する閾値処理を実行するので、該光電
子集積装置を多数組み合わせれば神経回路網を実現する
ことができる。As described above, the optoelectronic integrated device executes the threshold processing on the sum of products of two vectors, so that a neural network can be realized by combining a large number of optoelectronic integrated devices.
【００１０】[0010]
【発明が解決しようとする課題】従来の光電子集積装置
は以上のように構成されているので、電流電圧変換部
６，７、電圧差分部８及び閾値処理部９等が必要となる
が、これらは多数の素子（図示せず）から成る構成要素
であるため、装置全体が大きくなってしまい大規模な神
経回路網の実現が困難であるなどの問題点があった。Since the conventional optoelectronic integrated device is configured as described above, the current-voltage converters 6 and 7, the voltage difference unit 8 and the threshold processing unit 9 are required. Since is a constituent element composed of a large number of elements (not shown), there is a problem in that the entire apparatus becomes large and it is difficult to realize a large-scale neural network.
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、装置の小型化を図ることによ
り、大規模な神経回路網を容易に実現できる光電子集積
装置を得ることを目的とする。The present invention has been made to solve the above problems, and an object thereof is to obtain an optoelectronic integrated device which can easily realize a large-scale neural network by downsizing the device. And
【００１２】[0012]
【課題を解決するための手段】請求項１の発明に係る光
電子集積装置は、ゲート電流が増加して所定値に達する
とオフ状態からオン状態に切り換わるサイリスタのＰ型
半導体層に設けられたゲート端子に、複数の感度可変受
光素子を接続したものである。According to another aspect of the present invention, there is provided an optoelectronic integrated device provided in a P-type semiconductor layer of a thyristor which switches from an off state to an on state when a gate current increases and reaches a predetermined value. A plurality of sensitivity variable light receiving elements are connected to the gate terminal.
【００１３】請求項２の発明に係る光電子集積装置は、
ゲート電流が増加して所定値に達するとオフ状態からオ
ン状態に切り換わるサイリスタのＮ型半導体層に設けら
れたゲート端子に、複数の感度可変受光素子を接続した
ものである。An optoelectronic integrated device according to the invention of claim 2 is
A plurality of variable sensitivity light receiving elements are connected to a gate terminal provided on an N-type semiconductor layer of a thyristor that switches from an off state to an on state when the gate current increases and reaches a predetermined value.
【００１４】請求項３の発明に係る光電子集積装置は、
サイリスタのオン／オフ状態に応じた信号を出力する出
力部を、光信号を出力する発光素子で構成したものであ
る。An optoelectronic integrated device according to the invention of claim 3 is
The output section for outputting a signal according to the on / off state of the thyristor is composed of a light emitting element for outputting an optical signal.
【００１５】請求項４の発明に係る光電子集積装置は、
ゲート電流が増加して所定値に達するとオフ状態からオ
ン状態に切り換わるとともに、オン状態になると発光す
るサイリスタのゲート端子に、複数の感度可変受光素子
を接続したものである。An optoelectronic integrated device according to a fourth aspect of the invention is
When the gate current increases and reaches a predetermined value, the off state is switched to the on state, and a plurality of variable sensitivity light receiving elements are connected to the gate terminal of the thyristor which emits light when the on state is reached.
【００１６】請求項５の発明に係る光電子集積装置は、
サイリスタにおける所定値を変更自在に設定する所定値
設定部を設けたものである。An optoelectronic integrated device according to the invention of claim 5 is
The thyristor is provided with a predetermined value setting section for setting a predetermined value to be changeable.
【００１７】請求項６の発明に係る光電子集積装置は、
複数の感度可変受光素子を複数組設けるとともに、各組
ごとにサイリスタを設け、同一組の各感度可変受光素子
を対応するサイリスタのゲート端子に接続するようにし
たものである。An optoelectronic integrated device according to a sixth aspect of the invention is
A plurality of sets of sensitivity variable light receiving elements are provided, and a thyristor is provided for each set, and each sensitivity variable light receiving element of the same set is connected to the gate terminal of the corresponding thyristor.
【００１８】[0018]
【作用】請求項１の発明における光電子集積装置は、各
感度可変受光素子がＰ型半導体層に設けられたゲート端
子に接続され、その各感度可変受光素子から出力された
電流の和が増加して所定値に達するとオフ状態からオン
状態に切り換わるサイリスタを設けたことにより、各感
度可変受光素子に入力された光と各感度可変受光素子の
光感度の積和について閾値処理が行われる。According to the optoelectronic integrated device of the present invention, each variable sensitivity light receiving element is connected to the gate terminal provided in the P-type semiconductor layer, and the sum of the currents output from each variable sensitivity light receiving element increases. By providing a thyristor that switches from the off state to the on state when a predetermined value is reached, threshold processing is performed on the product sum of the light input to each sensitivity variable light receiving element and the light sensitivity of each sensitivity variable light receiving element.
【００１９】請求項２の発明における光電子集積装置
は、各感度可変受光素子がＮ型半導体層に設けられたゲ
ート端子に接続され、その各感度可変受光素子から出力
された電流の和が増加して所定値に達するとオフ状態か
らオン状態に切り換わるサイリスタを設けたことによ
り、各感度可変受光素子に入力された光と各感度可変受
光素子の光感度の積和について閾値処理が行われる。In the optoelectronic integrated device according to the second aspect of the present invention, each sensitivity variable light receiving element is connected to the gate terminal provided in the N-type semiconductor layer, and the sum of currents output from each sensitivity variable light receiving element increases. By providing a thyristor that switches from the off state to the on state when a predetermined value is reached, threshold processing is performed on the product sum of the light input to each sensitivity variable light receiving element and the light sensitivity of each sensitivity variable light receiving element.
【００２０】請求項３の発明における光電子集積装置
は、光信号を出力する発光素子を設けたことにより、閾
値処理の結果を光信号として得られる。In the optoelectronic integrated device according to the third aspect of the present invention, since the light emitting element that outputs an optical signal is provided, the result of the threshold processing can be obtained as an optical signal.
【００２１】請求項４の発明における光電子集積装置
は、各感度可変受光素子がゲート端子に接続され、その
各感度可変受光素子から出力された電流の和が増加して
所定値に達するとオフ状態からオン状態に切り換わると
ともに、オン状態になると発光するサイリスタを設けた
ことにより、各感度可変受光素子に入力された光と各感
度可変受光素子の光感度の積和について閾値処理が行わ
れ、また、出力部を設けることなく閾値処理の結果を光
信号として得られる。According to a fourth aspect of the present invention, in the optoelectronic integrated device, each sensitivity variable light receiving element is connected to the gate terminal, and when the sum of the currents output from each sensitivity variable light receiving element increases and reaches a predetermined value, it is turned off. With the switching from the ON state to the ON state, by providing a thyristor that emits light when the ON state, threshold processing is performed on the product sum of the light input to each sensitivity variable light receiving element and the light sensitivity of each sensitivity variable light receiving element, Further, the result of the threshold processing can be obtained as an optical signal without providing an output unit.
【００２２】請求項５の発明における光電子集積装置
は、サイリスタにおける所定値を変更自在に設定する所
定値設定部を設けたことにより、閾値処理を任意のレベ
ルで行える。In the optoelectronic integrated device according to the fifth aspect of the present invention, the threshold value processing can be performed at an arbitrary level by providing the predetermined value setting unit for freely setting the predetermined value in the thyristor.
【００２３】請求項６の発明における光電子集積装置
は、複数の感度可変受光素子を複数組設けるとともに、
各組ごとにサイリスタを設け、同一組の各感度可変受光
素子を対応するサイリスタのゲート端子に接続するよう
にしたことにより、２次元状に配列された感度可変受光
素子を各行あるいは各列ごとに同時に閾値処理を行え
る。According to a sixth aspect of the present invention, in an optoelectronic integrated device, a plurality of sets of variable sensitivity light receiving elements are provided, and
By providing a thyristor for each group and connecting each variable sensitivity light receiving element of the same group to the gate terminal of the corresponding thyristor, the variable sensitivity light receiving elements arranged two-dimensionally are arranged in each row or each column. Threshold processing can be performed at the same time.
【００２４】[0024]
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の実施例１による光電
子集積装置を示す構成図であり、従来のものと同一符号
は同一または相当部分を示すので説明を省略する。２１
は入力光信号１を入力するとその入力光信号１の大きさ
Ｘi 及び光感度（変換効率）に応じた電流Ｉi を出力す
る感度可変受光素子であり、その変換効率は感度可変受
光素子２１の端子間電圧が大きくなるほど大きくなる。
２２は電圧印加端子である。EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. 1 is a block diagram showing an optoelectronic integrated device according to a first embodiment of the present invention. Since the same reference numerals as those of the conventional one indicate the same or corresponding portions, the description thereof will be omitted. 21
Is a variable sensitivity light receiving element that outputs a current I i according to the magnitude X i of the input optical signal 1 and the optical sensitivity (conversion efficiency) when the input optical signal 1 is input. It increases as the inter-terminal voltage of increases.
22 is a voltage application terminal.
【００２５】また、２３は各感度可変受光素子２１がＰ
型半導体層２４に設けられたゲート端子２７に接続さ
れ、その各感度可変受光素子２１から出力された電流の
和Ｉ（以下、ゲート電流という）が増加して所定値（閾
値）Ｉthに達するとオフ状態からオン状態に切り換わる
サイリスタ、２４はサイリスタ２３のＰ型半導体層、２
５はサイリスタ２３のＮ型半導体層、２６はサイリスタ
２３のアノード端子、２７はサイリスタ２３のＰ型半導
体層２７に設けられたゲート端子、２８はサイリスタ２
３のカソード端子である。Reference numeral 23 indicates that each sensitivity variable light receiving element 21 is P
When the sum I (hereinafter referred to as gate current) of the currents output from the respective sensitivity variable light receiving elements 21 connected to the gate terminal 27 provided on the type semiconductor layer 24 increases and reaches a predetermined value (threshold value) Ith. A thyristor switching from an off state to an on state, 24 is a P-type semiconductor layer of the thyristor 23, 2
5 is an N-type semiconductor layer of the thyristor 23, 26 is an anode terminal of the thyristor 23, 27 is a gate terminal provided on the P-type semiconductor layer 27 of the thyristor 23, 28 is the thyristor 2
3 cathode terminal.
【００２６】また、２９はバイアス電圧を印加するバイ
アス電圧印加端子、３０はサイリスタ２３のアノード端
子２６に接続され、そのサイリスタ２３のオン／オフ状
態に応じた信号を出力する出力部、３１は負荷抵抗、３
２は出力端子である。Further, 29 is a bias voltage applying terminal for applying a bias voltage, 30 is an output part connected to the anode terminal 26 of the thyristor 23 and outputting a signal according to the ON / OFF state of the thyristor 23, 31 is a load Resistance, 3
2 is an output terminal.
【００２７】また、図２は感度可変受光素子２１の構造
の一例を示す断面図であり、図において、４１は半導体
基板、４２はショットキー電極である。なお、図２の構
造以外でも光導電体材料あるいは光導電構造の両端に端
子を設けたものはすべて感度可変受光素子としての機能
を有する。FIG. 2 is a sectional view showing an example of the structure of the variable sensitivity light receiving element 21, in which 41 is a semiconductor substrate and 42 is a Schottky electrode. Other than the structure shown in FIG. 2, the photoconductor material or the photoconductive structure having terminals provided at both ends thereof all have a function as a variable sensitivity light receiving element.
【００２８】次に動作について説明する。まず、感度可
変受光素子２１は、図２に示すように、ショットキー電
極４２間に入力光信号１を入力すると、入力光信号１の
大きさＸi 及び変換効率に応じた電流Ｉi を出力する。
ここで、変換効率は、上述したように端子間電圧（電圧
印加端子２２の電位Ｖi とゲート端子２７の電位Ｖの電
位差）が大きくなるほど大きくなる特性を有するが、例
えば、端子間電圧と変換効率が比例する場合には、感度
可変受光素子２１が出力する電流Ｉi は下記のように表
せる。但し、電流Ｉi は端子間電圧の極性が変われば方
向が変わる。 Ｉi ＝Ｘi ・ａ・（Ｖi −Ｖ） ・・・（４） 但し、ａは比例定数 ｉ＝０，１，２，・・・，ｎNext, the operation will be described. First, as shown in FIG. 2, when the input optical signal 1 is input between the Schottky electrodes 42, the variable sensitivity light receiving element 21 outputs a current I i corresponding to the magnitude X i of the input optical signal 1 and the conversion efficiency. To do.
Here, the conversion efficiency has a characteristic that it increases as the inter-terminal voltage (the potential difference between the potential V i of the voltage applying terminal 22 and the potential V of the gate terminal 27) increases as described above. When the efficiencies are proportional, the current I i output from the variable sensitivity light receiving element 21 can be expressed as follows. However, the direction of the current I i changes if the polarity of the inter-terminal voltage changes. I i = X i · a · (V i −V) (4) where a is a proportional constant i = 0, 1, 2, ..., N
【００２９】そして、サイリスタ２３のゲート端子２７
には、各感度可変受光素子２１が出力する電流Ｉi の
和、即ち、ゲート電流Ｉが入力されるが、ゲート電流Ｉ
は下記のように表せる。 Ｉ＝ΣＸi ・ａ・（Ｖi −Ｖ） ・・・（５）Then, the gate terminal 27 of the thyristor 23.
The sum of the currents I i output from the variable sensitivity light receiving elements 21, that is, the gate current I is input to the
Can be expressed as I = ΣX i · a · (V i −V) (5)
【００３０】ここで、サイリスタ２３の素子特性を図３
を用いて説明する。まず、曲線５１はサイリスタ２３の
素子特性を示している。最初、ゲート電流Ｉが流れてい
ない状態、即ち、Ａ点の状態では、サイリスタ２３はオ
フ状態（アノード・カソード間で電流が流れていない状
態）にある。そして、感度可変受光素子２１が入力光信
号１を受けることによってゲート電流Ｉが大きくなって
いき、ゲート電流Ｉがある閾値Ｉth（Ｂ点）に達する
と、サイリスタ２３はオフ状態からオン状態に切り換わ
り、アノードからカソードに向けて大きな電流が流れる
ようになる特性を有している（この電流の大きさは、バ
イアス電圧印加端子２９に印加されるバイアス電圧と負
荷抵抗３１の大きさによって決定される）。なお、サイ
リスタ２３は、オフ状態からオン状態に切り換わると、
ゲート・カソード間電圧Ｖが若干大きくなるとともに
（点Ｃ）、一旦オン状態になると、ゲート・カソード間
電圧Ｖはゲート電流Ｉに依存しなくなる特性も有してい
る。Here, the element characteristics of the thyristor 23 are shown in FIG.
Will be explained. First, the curve 51 shows the element characteristics of the thyristor 23. First, in the state where the gate current I is not flowing, that is, in the state of the point A, the thyristor 23 is in the off state (the state in which no current is flowing between the anode and the cathode). Then, when the variable sensitivity light receiving element 21 receives the input optical signal 1, the gate current I increases, and when the gate current I reaches a certain threshold value Ith (point B), the thyristor 23 switches from the off state to the on state. Instead, it has a characteristic that a large current flows from the anode to the cathode (the magnitude of this current is determined by the bias voltage applied to the bias voltage application terminal 29 and the magnitude of the load resistor 31). ). When the thyristor 23 switches from the off state to the on state,
The gate-cathode voltage V increases slightly (point C), and the gate-cathode voltage V does not depend on the gate current I once it is turned on.
【００３１】サイリスタ２３の特性をもう少し具体的に
説明すると下記のようになる。まず、直線５２は、ゲー
ト電流Ｉとゲート端子２７の電位Ｖ（ゲート・カソード
間電圧）の関係を示しており（直線の傾きや位置は入力
光信号１の大きさ及び光感度によって変化する）、この
直線５２と曲線５１の交点５３が装置全体の動作点（サ
イリスタ２３の状態を示す点）を示している。そして、
かかる動作点は、Ｖ＝Ｖthのとき、式（５）の値、即
ち、ゲート電流Ｉの値がある閾値Ｉthより大きいか小さ
いかで２つに分けることができる。つまり、ゲート電流
Ｉが閾値Ｉthより小さい場合（Ｉ＜Ｉth）、交点５３は
Ｂ点より左に位置し（図３の通り）、サイリスタ２３は
オフ状態のままである。逆に、ゲート電流Ｉが閾値Ｉth
より大きい場合（Ｉ≧Ｉth）、交点５３はＢ点より右に
位置し、サイリスタ２３はオン状態になる。The characteristics of the thyristor 23 will be described more concretely as follows. First, the straight line 52 shows the relationship between the gate current I and the potential V (gate-cathode voltage) of the gate terminal 27 (the inclination and the position of the straight line change depending on the magnitude and the optical sensitivity of the input optical signal 1). The intersection 53 of the straight line 52 and the curved line 51 indicates the operating point of the entire device (point indicating the state of the thyristor 23). And
When V = Vth, such an operating point can be divided into two depending on the value of the equation (5), that is, the value of the gate current I is larger or smaller than a certain threshold value Ith. That is, when the gate current I is smaller than the threshold value Ith (I <Ith), the intersection point 53 is located to the left of the point B (as shown in FIG. 3), and the thyristor 23 remains off. On the contrary, the gate current I is the threshold value Ith
If larger (I ≧ Ith), the intersection point 53 is located to the right of the point B, and the thyristor 23 is turned on.
【００３２】従って、ゲート電流Ｉが閾値Ｉthより大き
ければ、サイリスタ２３がオン状態になる結果、アノー
ドからカソードに向けて大きな電流が流れるため、出力
部３０の出力端子３２から大きな電圧信号が出力される
ことになる。なお、ゲート電流Ｉが閾値Ｉthより小さけ
れば、サイリスタ２３はオフ状態のままであるため、ア
ノードからカソードに向けて電流が流れることがなく、
出力部３０の出力端子３２からゼロの電圧信号が出力さ
れる。Therefore, if the gate current I is larger than the threshold value Ith, the thyristor 23 is turned on, and as a result, a large current flows from the anode to the cathode, so that a large voltage signal is output from the output terminal 32 of the output section 30. Will be. If the gate current I is smaller than the threshold value Ith, the thyristor 23 remains in the off state, so that no current flows from the anode to the cathode.
A zero voltage signal is output from the output terminal 32 of the output unit 30.
【００３３】このように、この発明の光電子集積装置
は、光信号ベクトルＸ（Ｘ1 ，Ｘ2 ，・・・，Ｘn ）と
電圧ベクトル（Ｖ1 −Ｖth，Ｖ2 −Ｖth，・・・，Ｖn
−Ｖth）の積和に対する閾値処理を実行するものであ
る。なお、感度可変受光素子２１への端子間電圧の極性
が逆になれば逆向きに電流が流れるので、（Ｖi −Ｖt
h）が負の場合でも同じ回路で対応できる。As described above, in the optoelectronic integrated device of the present invention, the optical signal vector X (X 1 , X 2 , ..., X n ) and the voltage vector (V 1 -Vth, V 2 -Vth, ... , V n
The threshold processing is performed on the sum of products of −Vth). If the polarity of the inter-terminal voltage to the variable sensitivity light receiving element 21 is reversed, the current flows in the opposite direction, so (V i −Vt
Even if h) is negative, the same circuit can be used.
【００３４】実施例２．上記実施例１では、サイリスタ
２３のＰ型半導体層２４に設けられたゲート端子２７
に、複数の感度可変受光素子２１を接続するものについ
て説明したが、図４に示すように、サイリスタ２３のＮ
型半導体層２５に設けられたゲート端子２７に、複数の
感度可変受光素子２１を接続するようにしてもよく、実
施例１と同等の効果を奏する。但し、この場合には、図
に示すように、出力部３０は、サイリスタ２３のカソー
ド端子２８に接続する。Example 2. In the first embodiment, the gate terminal 27 provided on the P-type semiconductor layer 24 of the thyristor 23.
In the above description, one in which a plurality of variable sensitivity light receiving elements 21 are connected has been described, but as shown in FIG.
A plurality of variable sensitivity light receiving elements 21 may be connected to the gate terminal 27 provided on the mold semiconductor layer 25, and the same effect as that of the first embodiment is obtained. However, in this case, as shown in the figure, the output section 30 is connected to the cathode terminal 28 of the thyristor 23.
【００３５】実施例３．上記実施例では、出力部３０の
出力端子３２から電圧信号を出力するものについて説明
したが、図５に示すように、出力端子３２の代わりに発
光ダイオードや半導体レーザ等の発光素子６１を設けて
もよい。この場合には、サイリスタ２３がオン状態にな
ると発光素子６１に電流が流れ、光を出力する。一方、
オフ状態の場合は発光素子６１に電流が流れないので、
光を出力しない。従って、閾値処理の結果が光信号とし
て得られることになる。Example 3. In the above embodiment, the one in which the voltage signal is output from the output terminal 32 of the output section 30 has been described, but as shown in FIG. 5, a light emitting element 61 such as a light emitting diode or a semiconductor laser is provided instead of the output terminal 32. Good. In this case, when the thyristor 23 is turned on, a current flows through the light emitting element 61 to output light. on the other hand,
In the off state, no current flows in the light emitting element 61,
Does not output light. Therefore, the result of the threshold processing is obtained as an optical signal.
【００３６】実施例４．図６はこの発明の実施例４によ
る光電子集積装置を示す構成図であり、図において、６
２は発光素子６１を駆動する駆動電圧を印加する駆動電
圧印加端子である。Example 4. 6 is a block diagram showing an optoelectronic integrated device according to Embodiment 4 of the present invention. In FIG.
Reference numeral 2 is a drive voltage application terminal for applying a drive voltage for driving the light emitting element 61.
【００３７】次に動作について説明する。例えば、バイ
アス電圧印加端子２９からバイアス電圧を８Ｖ、駆動電
圧印加端子６２から駆動電圧５Ｖを印加した場合を考え
る。サイリスタ２３がオフ状態のときは、アノード端子
２６の電位は８Ｖとなるため、発光素子６１は逆バイア
スとなり発光しない。一方、サイリスタ２３がオン状態
になると、サイリスタ２３に電流が流れるため、アノー
ド端子２６の電位が例えば２Ｖ程度に下がり、その結
果、発光素子６１は順バイアスとなり発光する。Next, the operation will be described. For example, consider a case where a bias voltage of 8V is applied from the bias voltage application terminal 29 and a drive voltage of 5V is applied from the drive voltage application terminal 62. When the thyristor 23 is in the off state, the potential of the anode terminal 26 is 8 V, so that the light emitting element 61 is reverse biased and does not emit light. On the other hand, when the thyristor 23 is turned on, a current flows through the thyristor 23, so that the potential of the anode terminal 26 drops to, for example, about 2 V, and as a result, the light emitting element 61 becomes forward biased and emits light.
【００３８】実施例５．図７はこの発明の実施例５によ
る光電子集積装置を示す構成図であり、図において、６
３は各感度可変受光素子２１がゲート端子２７に接続さ
れ、その各感度可変受光素子２１から出力された電流の
和Ｉが増加して閾値Ｉthに達するとオフ状態からオン状
態に切り換わるとともに、オン状態になると発光するサ
イリスタ、６４は広いバンドキャップをもつＰ型半導体
層、６５は狭いバンドキャップをもつＮ型半導体層、６
６は狭いバンドキャップをもつＰ型半導体層、６７は広
いバンドキャップをもつＮ型半導体層である。また、Ｎ
型半導体層６５とＰ型半導体層６６は直接遷移型の半導
体である。さらに、Ｎ型半導体層６５とＰ型半導体層６
６は例えばガリウム砒素、Ｐ型半導体層６４とＮ型半導
体層６６は例えばアルミニウムガリウム砒素で構成され
ている。Example 5. 7 is a block diagram showing an optoelectronic integrated device according to a fifth embodiment of the present invention.
In No. 3, each sensitivity variable light receiving element 21 is connected to the gate terminal 27, and when the sum I of the currents output from each sensitivity variable light receiving element 21 increases and reaches the threshold value Ith, it switches from the off state to the on state. Thyristor that emits light when turned on, 64 is a P-type semiconductor layer having a wide band cap, 65 is an N-type semiconductor layer having a narrow band cap, 6
Reference numeral 6 is a P-type semiconductor layer having a narrow band cap, and 67 is an N-type semiconductor layer having a wide band cap. Also, N
The type semiconductor layer 65 and the P-type semiconductor layer 66 are direct transition type semiconductors. Furthermore, the N-type semiconductor layer 65 and the P-type semiconductor layer 6
6 is, for example, gallium arsenide, and the P-type semiconductor layer 64 and the N-type semiconductor layer 66 are, for example, aluminum gallium arsenide.
【００３９】上記のように構成されたサイリスタ６３
は、オン状態になると発光する特性を有している。従っ
て、上記実施例のように出力部３０を設けることなく、
閾値処理の結果を光信号として得られる。また、サイリ
スタ６３に何らかの共振器構造を設けることにより、レ
ーザ発振も実現できる。The thyristor 63 constructed as described above.
Has a characteristic of emitting light when turned on. Therefore, without providing the output unit 30 as in the above embodiment,
The result of the threshold processing is obtained as an optical signal. Further, laser oscillation can be realized by providing the thyristor 63 with some kind of resonator structure.
【００４０】実施例６．図８はこの発明の実施例６によ
る光電子集積装置を示す構成図であり、図において、６
８はサイリスタ２３における閾値Ｉthを変更自在に設定
する可変電圧源（所定値設定部）である。Example 6. 8 is a block diagram showing an optoelectronic integrated device according to a sixth embodiment of the present invention. In FIG.
Reference numeral 8 denotes a variable voltage source (predetermined value setting unit) that sets the threshold value Ith of the thyristor 23 in a freely changeable manner.
【００４１】次に動作について説明する。可変電圧源６
８は、図に示すように接続されているので、サイリスタ
２３のバイアス電圧の大きさを制御することができる。
ところで、サイリスタ２３がオフ状態からオン状態に切
り換わる閾値Ｉthは、バイアス電圧の大きさによって決
定される。従って、可変電圧源６８によってバイアス電
圧の大きさを制御すれば、閾値処理を任意のレベルで行
えるようになる。Next, the operation will be described. Variable voltage source 6
Since 8 is connected as shown in the figure, the magnitude of the bias voltage of the thyristor 23 can be controlled.
By the way, the threshold value Ith at which the thyristor 23 switches from the OFF state to the ON state is determined by the magnitude of the bias voltage. Therefore, if the magnitude of the bias voltage is controlled by the variable voltage source 68, threshold processing can be performed at any level.
【００４２】実施例７．図９はこの発明の実施例７によ
る光電子集積装置を示す構成図であり、この実施例で
は、感度可変受光素子２１が２次元状に配列され、各行
毎に同じ電圧Ｖiが印加され（図９では各行毎に同じ電
圧Ｖi を印加しているが、同じ電圧でなくともよい）、
各行のすべての感度可変受光素子２１からの電流Ｉはｊ
番目のサイリスタ２３のゲート端子２７に導かれてい
る。Example 7. FIG. 9 is a configuration diagram showing an optoelectronic integrated device according to a seventh embodiment of the present invention. In this embodiment, the variable sensitivity light receiving elements 21 are two-dimensionally arranged and the same voltage V i is applied to each row (see FIG. 9 applies the same voltage V i to each row, but it does not have to be the same voltage).
The current I from all the variable sensitivity light receiving elements 21 in each row is j
It is led to the gate terminal 27 of the th thyristor 23.
【００４３】次に動作について説明する。図９の回路
は、各行毎に見ると上記実施例と全く等価である。従っ
て、各感度可変受光素子２１への入力光信号１の大きさ
をＸ(i,j) とすると、下記の演算式に対する閾値処理が
すべての行で同時に実行されることになる。 Ｉj ＝ΣＸ(i,j) ・ａ・（Ｖi −Ｖth） ・・・（６）Next, the operation will be described. The circuit of FIG. 9 is completely equivalent to the above embodiment when viewed row by row. Therefore, assuming that the magnitude of the input optical signal 1 to each variable sensitivity light receiving element 21 is X (i, j) , the threshold processing for the following arithmetic expression is simultaneously executed in all rows. I j = ΣX (i, j ) · a · (V i -Vth) ··· (6)
【００４４】実施例８．上記実施例では、感度可変受光
素子２１の変換効率は、端子間電圧に比例するものにつ
いて説明したが、端子間電圧に対し単調増加するもので
あればよく、例えば、端子間電圧の２乗値になるもので
もよい。Example 8. In the above embodiment, the conversion efficiency of the variable sensitivity light receiving element 21 is described as being proportional to the voltage between terminals, but it may be any value that monotonically increases with respect to the voltage between terminals, for example, the square value of the voltage between terminals. It can be
【００４５】[0045]
【発明の効果】以上のように、請求項１の発明によれ
ば、ゲート電流が増加して所定値に達するとオフ状態か
らオン状態に切り換わるサイリスタのＰ型半導体層に設
けられたゲート端子に、複数の感度可変受光素子を接続
するように構成したので、従来のように電流電圧変換部
等の多数の素子からなる構成要素を用いずに装置を構築
できる結果、装置が小型になり、大規模な神経回路網を
容易に実現できるなどの効果がある。As described above, according to the invention of claim 1, the gate terminal provided in the P-type semiconductor layer of the thyristor which switches from the off state to the on state when the gate current increases and reaches a predetermined value. In addition, since it is configured to connect a plurality of variable sensitivity light-receiving element, as a result of being able to build the device without using the components made up of many elements such as the current-voltage converter as in the conventional case, the device becomes smaller, It has the effect of easily realizing a large-scale neural network.
【００４６】請求項２の発明によれば、ゲート電流が増
加して所定値に達するとオフ状態からオン状態に切り換
わるサイリスタのＮ型半導体層に設けられたゲート端子
に、複数の感度可変受光素子を接続するように構成した
ので、従来のように電流電圧変換部等の多数の素子から
なる構成要素を用いずに装置を構築できる結果、装置が
小型になり、大規模な神経回路網を容易に実現できるな
どの効果がある。According to the second aspect of the invention, when the gate current increases and reaches a predetermined value, the gate terminal provided in the N-type semiconductor layer of the thyristor which switches from the off state to the on state is provided with a plurality of variable sensitivity light receiving elements. Since it is configured to connect the elements, the device can be constructed without using the components composed of many elements such as the current-voltage conversion unit as in the past, resulting in a smaller device and a larger neural network. There is an effect that it can be easily realized.
【００４７】請求項３の発明によれば、サイリスタのオ
ン／オフ状態に応じた信号を出力する出力部を、光信号
を出力する発光素子によって構成したので、閾値処理の
結果を光信号として得られるなどの効果がある。According to the third aspect of the present invention, since the output section for outputting the signal according to the ON / OFF state of the thyristor is constituted by the light emitting element for outputting the optical signal, the result of the threshold processing is obtained as the optical signal. There is an effect that is.
【００４８】請求項４の発明によれば、ゲート電流が増
加して所定値に達するとオフ状態からオン状態に切り換
わるとともに、オン状態になると発光するサイリスタの
ゲート端子に、複数の感度可変受光素子を接続するよう
に構成したので、従来のように電流電圧変換部等の多数
の素子からなる構成要素を用いずに装置を構築できる結
果、装置が小型になり、容易に大規模な神経回路網を実
現できるなどの効果がある。また、請求項１の発明のよ
うに出力部を設けることなく閾値処理の結果を光信号と
して得られるため、さらに小型になるなどの効果があ
る。According to the fourth aspect of the invention, when the gate current increases and reaches a predetermined value, the off state is switched to the on state, and the thyristor gate which emits light when the on state is turned on has a plurality of variable sensitivity light receiving elements. Since the device is configured to be connected, the device can be constructed without using the components composed of a large number of devices such as the current-voltage conversion unit as in the prior art, and as a result, the device can be downsized and a large-scale neural circuit can be easily installed. It has the effect of realizing a network. Further, since the result of the threshold processing can be obtained as an optical signal without providing an output unit as in the invention of claim 1, there is an effect that the size is further reduced.
【００４９】請求項５の発明に係る光電子集積装置は、
サイリスタにおける所定値を変更自在に設定する所定値
設定部を設けた構成にしたので、閾値処理を任意のレベ
ルで行えるなどの効果がある。An optoelectronic integrated device according to the invention of claim 5 is
Since the thyristor is provided with the predetermined value setting section for freely setting the predetermined value, there is an effect that threshold processing can be performed at an arbitrary level.
【００５０】請求項６の発明によれば、複数の感度可変
受光素子を複数組設けるとともに、各組ごとにサイリス
タを設け、同一組の各感度可変受光素子を対応するサイ
リスタのゲート端子に接続するように構成したので、２
次元状に配列された感度可変受光素子を各行あるいは各
列ごとに同時に閾値処理を行えるなどの効果がある。According to the sixth aspect of the present invention, a plurality of sets of variable sensitivity light receiving elements are provided, a thyristor is provided for each set, and each variable sensitivity light receiving element of the same set is connected to the gate terminal of the corresponding thyristor. Because it was configured as 2
There is an effect that threshold sensitivity processing can be performed simultaneously for each row or each column of the variable sensitivity light receiving elements arranged in a dimension.
【図１】この発明の実施例１による光電子集積装置を示
す構成図である。FIG. 1 is a configuration diagram showing an optoelectronic integrated device according to a first embodiment of the present invention.
【図２】感度可変受光素子の構造の一例を示す断面図で
ある。FIG. 2 is a sectional view showing an example of the structure of a variable sensitivity light receiving element.
【図３】サイリスタの素子特性を示す特性図である。FIG. 3 is a characteristic diagram showing element characteristics of a thyristor.
【図４】この発明の実施例２による光電子集積装置を示
す構成図である。FIG. 4 is a configuration diagram showing an optoelectronic integrated device according to a second embodiment of the present invention.
【図５】この発明の実施例３による光電子集積装置を示
す構成図である。FIG. 5 is a configuration diagram showing an optoelectronic integrated device according to a third embodiment of the present invention.
【図６】この発明の実施例４による光電子集積装置を示
す構成図である。FIG. 6 is a configuration diagram showing an optoelectronic integrated device according to a fourth embodiment of the present invention.
【図７】この発明の実施例５による光電子集積装置を示
す構成図である。FIG. 7 is a configuration diagram showing an optoelectronic integrated device according to a fifth embodiment of the present invention.
【図８】この発明の実施例６による光電子集積装置を示
す構成図である。FIG. 8 is a configuration diagram showing an optoelectronic integrated device according to a sixth embodiment of the present invention.
【図９】この発明の実施例７による光電子集積装置を示
す構成図である。FIG. 9 is a configuration diagram showing an optoelectronic integrated device according to a seventh embodiment of the present invention.
【図１０】従来の光電子集積装置を示す構成図である。FIG. 10 is a configuration diagram showing a conventional optoelectronic integrated device.
１ 入力光信号（光） ２１ 感度可変受光素子 ２３、６３ サイリスタ ２４ Ｐ型半導体層 ２５ Ｎ型半導体層 ２６ アノード端子 ２７ ゲート端子 ２８ カソード端子 ３０ 出力部 ６１ 発光素子 ６８ 可変電圧源（所定値設定部） 1 Input optical signal (light) 21 Sensitivity variable light receiving element 23, 63 Thyristor 24 P type semiconductor layer 25 N type semiconductor layer 26 Anode terminal 27 Gate terminal 28 Cathode terminal 30 Output section 61 Light emitting element 68 Variable voltage source (predetermined value setting section) )
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年７月１４日[Submission date] July 14, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００７[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００７】ここで、式（３）の意味を説明すると、差
信号Ｖは、光信号ベクトルＸ（Ｘ1，Ｘ2 ，・・・，Ｘn
）と空間光変調器２，３の透過率に対応する重みベク
トルＷ（Ｗ1 ，Ｗ2 ，・・・，Ｗn ）との積和結果であ
ることを示す。ただし、Ｗi ＝ Ｗi+ − Ｗi- を示
す。 Here, the meaning of the equation (3) will be explained. The difference signal V is the optical signal vector X (X 1 , X 2 , ..., X n).
) And the weight vector W (W 1 , W 2 , ..., W n ) corresponding to the transmittance of the spatial light modulators 2 and 3 are shown as the sum of products. However, W i = W i + − W i-
You
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３１[Correction target item name] 0031
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３１】サイリスタ２３の特性をもう少し具体的に
説明すると下記のようになる。まず、直線５２は、ゲー
トに接続された複数の感度可変受光素子からなる回路網
から決まるゲート電流Ｉとゲート端子２７の電位Ｖ（ゲ
ート・カソード間電圧）の関係を示しており（直線の傾
きや位置は入力光信号１の大きさ及び光感度によって変
化する）、この直線５２と曲線５１の交点５３が装置全
体の動作点（サイリスタ２３の状態を示す点）を示して
いる。そして、かかる動作点は、Ｖ＝Ｖthのとき、式
（５）の値、即ち、ゲート電流Ｉの値がある閾値Ｉthよ
り大きいか小さいかで２つに分けることができる。つま
り、ゲート電流Ｉが閾値Ｉthより小さい場合（Ｉ＜Ｉt
h）、交点５３はＢ点より左に位置し（図３の通り）、
サイリスタ２３はオフ状態のままである。逆に、ゲート
電流Ｉが閾値Ｉthより大きい場合（Ｉ≧Ｉth）、交点５
３はＢ点より右に位置し、サイリスタ２３はオン状態に
なる。The characteristics of the thyristor 23 will be described more concretely as follows. First, the straight line 52, the gate
Circuit consisting of multiple sensitivity variable photo detectors connected to
Shows the relationship between the gate current I and the potential V (gate-cathode voltage) of the gate terminal 27 (the inclination and the position of the straight line change depending on the magnitude and photosensitivity of the input optical signal 1). An intersection 53 of the curve 51 and the curve 51 indicates an operating point of the entire device (a point indicating the state of the thyristor 23). Then, when V = Vth, such an operating point can be divided into two depending on the value of Expression (5), that is, the value of the gate current I is larger or smaller than a certain threshold value Ith. That is, when the gate current I is smaller than the threshold value Ith (I <It
h), intersection 53 is located to the left of point B (as shown in Figure 3),
The thyristor 23 remains off. On the contrary, when the gate current I is larger than the threshold value Ith (I ≧ Ith), the intersection point 5
3 is located to the right of point B, and the thyristor 23 is turned on.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/14 29/74 Ｇ Ｅ Ｈ０３Ｋ 17/78 Ｕ 9383−5Ｊ (72)発明者 船津 英一 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社中央研究所内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical indication location H01L 27/14 29/74 GE H03K 17/78 U 9383-5J (72) Inventor Eiichi Funatsu 8-1, 1-1 Tsukaguchihonmachi, Amagasaki-shi Central Research Laboratory, Mitsubishi Electric Corporation
Claims (6)
度に応じた電流を出力する複数の感度可変受光素子と、
上記各感度可変受光素子がＰ型半導体層に設けられたゲ
ート端子に接続され、その各感度可変受光素子から出力
された電流の和が増加して所定値に達するとオフ状態か
らオン状態に切り換わるサイリスタと、上記サイリスタ
のアノード端子に接続され、そのサイリスタのオン／オ
フ状態に応じた信号を出力する出力部とを備えた光電子
集積装置。1. A plurality of sensitivity variable light receiving elements that output a current according to the size and light sensitivity of the light when the light is input,
Each of the sensitivity variable light receiving elements is connected to a gate terminal provided on the P-type semiconductor layer, and when the sum of the currents output from the respective sensitivity variable light receiving elements increases to reach a predetermined value, the off state is switched to the on state. An optoelectronic integrated device comprising: a thyristor to be replaced, and an output unit that is connected to an anode terminal of the thyristor and outputs a signal according to an ON / OFF state of the thyristor.
度に応じた電流を出力する複数の感度可変受光素子と、
上記各感度可変受光素子がＮ型半導体層に設けられたゲ
ート端子に接続され、その各感度可変受光素子から出力
された電流の和が増加して所定値に達するとオフ状態か
らオン状態に切り換わるサイリスタと、上記サイリスタ
のカソード端子に接続され、そのサイリスタのオン／オ
フ状態に応じた信号を出力する出力部とを備えた光電子
集積装置。2. A plurality of sensitivity variable light receiving elements which output a current according to the intensity and light sensitivity of light when light is input,
Each of the variable sensitivity light receiving elements is connected to a gate terminal provided on the N-type semiconductor layer, and when the sum of the currents output from the variable sensitivity light receiving elements reaches a predetermined value, the state switches from the off state to the on state. An optoelectronic integrated device comprising: a thyristor to be replaced, and an output unit that is connected to a cathode terminal of the thyristor and outputs a signal according to an ON / OFF state of the thyristor.
子であることを特徴とする請求項１または請求項２記載
の光電子集積装置。3. The optoelectronic integrated device according to claim 1, wherein the output unit is a light emitting element that outputs an optical signal.
度に応じた電流を出力する複数の感度可変受光素子と、
上記各感度可変受光素子がゲート端子に接続され、その
各感度可変受光素子から出力された電流の和が増加して
所定値に達するとオフ状態からオン状態に切り換わると
ともに、オン状態になると発光するサイリスタとを備え
た光電子集積装置。4. A plurality of sensitivity variable light receiving elements which output a current according to the size and light sensitivity of the light when the light is input,
Each of the variable sensitivity light receiving elements is connected to a gate terminal, and when the sum of the currents output from the variable sensitivity light receiving elements increases to reach a predetermined value, it switches from the off state to the on state, and emits light when the on state is reached. And an optoelectronic integrated device having a thyristor.
更自在に設定する所定値設定部を設けたことを特徴とす
る請求項１から請求項４いずれか１項記載の光電子集積
装置。5. The optoelectronic integrated device according to claim 1, further comprising a predetermined value setting unit that sets the predetermined value in the thyristor so as to be changeable.
けるとともに、各組ごとに上記サイリスタを設け、同一
組の各感度可変受光素子を対応するサイリスタのゲート
端子に接続するようにしたことを特徴とする請求項１か
ら請求項５いずれか１項記載の光電子集積装置。6. A plurality of sets of the variable sensitivity light receiving elements are provided, and the thyristors are provided for each set, and each variable sensitivity light receiving element of the same set is connected to a gate terminal of a corresponding thyristor. The optoelectronic integrated device according to any one of claims 1 to 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059315A JPH06252729A (en) | 1993-02-25 | 1993-02-25 | Photoelectron integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5059315A JPH06252729A (en) | 1993-02-25 | 1993-02-25 | Photoelectron integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252729A true JPH06252729A (en) | 1994-09-09 |
Family
ID=13109812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5059315A Pending JPH06252729A (en) | 1993-02-25 | 1993-02-25 | Photoelectron integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252729A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018125842A (en) * | 2017-02-03 | 2018-08-09 | パナソニックＩｐマネジメント株式会社 | Imaging apparatus and camera system |
-
1993
- 1993-02-25 JP JP5059315A patent/JPH06252729A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018125842A (en) * | 2017-02-03 | 2018-08-09 | パナソニックＩｐマネジメント株式会社 | Imaging apparatus and camera system |
| CN108401090A (en) * | 2017-02-03 | 2018-08-14 | 松下知识产权经营株式会社 | Photographic device and camera arrangement |
| CN108401090B (en) * | 2017-02-03 | 2021-11-09 | 松下知识产权经营株式会社 | Image pickup apparatus and camera system |
| US11303857B2 (en) | 2017-02-03 | 2022-04-12 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including pixel array and addition circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252729A (en) | Photoelectron integrated circuit device | |
| US4999688A (en) | Optical logic element with short switching time | |
| US5912578A (en) | Multiplexer circuit having diode bridge switches | |
| JP2005183538A (en) | Light receiving element and optical receiver | |
| GB2103049A (en) | Image sensor | |
| US4423330A (en) | Normally off bilateral switch | |
| JP3837372B2 (en) | Semiconductor relay | |
| JP2685841B2 (en) | Semiconductor device and neurochip using multi-stage variable conductance circuit | |
| US20090050788A1 (en) | System for Sequentially Measuring the Output of a Plurality of Light Sensors Which Generate Current in Response to Incident Light | |
| JP2749744B2 (en) | Semiconductor optical differentiator | |
| RU2015558C1 (en) | Electric-optic unit of the array for comparison of images | |
| JPS6220382A (en) | Optical semiconductor device | |
| JP2735543B2 (en) | Photoelectric conversion device | |
| Nitta et al. | Monolithic integration of optical neurochip with variable sensitivity photodetector | |
| JP2003139608A (en) | Photocurrent/voltage conversion circuit | |
| JPH06102557A (en) | Optical unstable device | |
| JPS60106182A (en) | Photoelectric converter for optical communication | |
| SU826835A1 (en) | Phase-dependent converter | |
| EP0364987B1 (en) | Semiconductor device | |
| JPS6184055A (en) | Photosensor | |
| JPH0217680A (en) | Optical control circuit | |
| JPS61250529A (en) | Light receiving element for setting white balance | |
| KR960001348B1 (en) | Contact image sensor | |
| JPH02185108A (en) | Optical bistable circuit | |
| JPH06177736A (en) | Solid-state relay |