JPH06252274A - Formation of electronic circuit - Google Patents

Formation of electronic circuit

Info

Publication number
JPH06252274A
JPH06252274A JP5056455A JP5645593A JPH06252274A JP H06252274 A JPH06252274 A JP H06252274A JP 5056455 A JP5056455 A JP 5056455A JP 5645593 A JP5645593 A JP 5645593A JP H06252274 A JPH06252274 A JP H06252274A
Authority
JP
Japan
Prior art keywords
metal wiring
aluminum
film
electronic circuit
anodic oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5056455A
Other languages
Japanese (ja)
Other versions
JP3419490B2 (en
Inventor
Kouyuu Chiyou
宏勇 張
Hideki Uoji
秀貴 魚地
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05645593A priority Critical patent/JP3419490B2/en
Priority to KR1019940003273A priority patent/KR0131179B1/en
Publication of JPH06252274A publication Critical patent/JPH06252274A/en
Priority to US08/654,030 priority patent/US5830786A/en
Application granted granted Critical
Publication of JP3419490B2 publication Critical patent/JP3419490B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To uniform the oxidation rate of a surface, and obtain an uniform oxide film of little unevenness, by performing anodizing oxidation in the state that the temperature around a metal wiring kept lower than or equal to 10 deg.C, preferably, 0 deg.C. CONSTITUTION:Wirings 14a, 14b are formed by patterning an aluminum film formed on a substrate 10. Tartanic acid is dissolved in ethylene glycol and neutralized by adding ammonia aqueous solution. The solution is cooled at -8-+2 deg.C, in which the wiring 14a, 14b are subjected to anodizing oxidation by passing currents through them. Thereby aluminum oxide films 16a, 16b of 1500-3000Angstrom in thickness are formed. After impurity regions 17a, 17b are formed by a plasma doping method, activation is performed by a laser annealing method. A silicon oxide film 18 of 3000Angstrom in thickness is formed as an layer insulating film by a plasma CVD method. After a contact hole is formed, wirings 19a, 19b are formed by using a mulitayered film of titanium nitride and aluminum. Since an uniform anodic oxide film can be obtained, electric characteristics are improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロエレクトロニ
クス製品に用いられる電子回路の金属配線に関するもの
である。本発明は、特に、半導体領域上に形成された金
属配線に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to metal wiring for electronic circuits used in microelectronic products. The present invention particularly relates to metal wiring formed on a semiconductor region.

【0002】[0002]

【従来の技術】従来、金属配線間の絶縁性を向上させる
ために、金属配線の周囲(側面および/または上面)を
陽極酸化法によって酸化する方法(例えば、特開昭55
−18056)が報告されている。
2. Description of the Related Art Conventionally, in order to improve the insulation between metal wirings, a method of oxidizing the periphery (side surface and / or upper surface) of the metal wirings by an anodic oxidation method (see, for example, JP-A-55).
-18056) has been reported.

【0003】[0003]

【発明が解決しようする課題】従来、金属配線として
は、タンタル、アルミニウム、チタン、タングステン、
モリブテンやそれらの珪化物等が広く用いられた。一般
的には、アルミニウムが用いられた。純粋なアルミニウ
ムは250℃以上の熱処理によって容易に再結晶化、粒
成長が生じ、配線の構造が物理的に変形し(この現象を
ヒロックという)、配線にストレスがかかり、断線が生
じやすいので、アルミニウムに5%以下のシリコンや銅
を添加することによってヒロックが生じることを防止し
ていた。
Conventionally, as metal wiring, tantalum, aluminum, titanium, tungsten,
Molybdenum and their silicides were widely used. Generally, aluminum was used. Pure aluminum is easily recrystallized and grain grown by heat treatment at 250 ° C. or higher, the wiring structure is physically deformed (this phenomenon is called hillock), stress is applied to the wiring, and disconnection easily occurs. The addition of 5% or less of silicon or copper to aluminum prevented the formation of hillocks.

【0004】しかしながら、このような添加物を有する
アルミニウムを陽極酸化すると多数の孔が形成されるこ
とがわかった。この様な孔の存在は、金属配線表面の凹
凸を増加させて、その上の層間絶縁物にピンホールを生
じせしめる可能性を増加させた。また、このような金属
配線をマスクとして高速不純物イオンを半導体領域に導
入する工程においては、孔を通して、金属配線の下部に
まで不純物が注入されてしまう危険があった。
However, it has been found that a large number of pores are formed when anodizing aluminum having such an additive. The presence of such holes increases the irregularities on the surface of the metal wiring, increasing the possibility of causing pinholes in the interlayer insulating material thereabove. Further, in the step of introducing the high-speed impurity ions into the semiconductor region using such a metal wiring as a mask, there is a risk that the impurities may be implanted through the hole to the lower portion of the metal wiring.

【0005】このような問題はシリコンや銅が添加され
たアルミニウムだけに限らず、一般に金属配線が多結晶
体であることから生じる可能性もあった。すなわち、多
結晶体であるので陽極酸化の速度に局所的な差が生じ、
その差が何らかの要因によって拡大され、結果的に、陽
極酸化膜の表面に凹凸が生じることは、少なからず観察
された。特に段差のある部分のように膜厚の変動が大き
く、ヒロックの発生しやすい部位では顕著であった。
Such a problem is not limited to aluminum to which silicon or copper is added, but there is a possibility that the metal wiring is generally a polycrystal. That is, since it is a polycrystalline body, a local difference occurs in the rate of anodic oxidation,
It was observed not a little that the difference was magnified by some factor, resulting in unevenness on the surface of the anodic oxide film. In particular, the change of the film thickness was large, such as a stepped portion, and it was remarkable in a portion where hillocks were likely to occur.

【0006】本発明はこのような問題に鑑みてなされた
もので、金属配線の陽極酸化において、一様に陽極酸化
が進行する方法を提供し、また、このような手法を用い
て半導体集積回路等の電子回路を作製する方法を提供す
るものである。
The present invention has been made in view of the above problems, and provides a method for uniformly promoting anodic oxidation of metal wiring, and a semiconductor integrated circuit using such a method. And a method of manufacturing an electronic circuit such as.

【0007】[0007]

【発明を解決するための手段】本発明の第1の構成は、
電子回路に用いられる金属配線を周囲を陽極酸化法によ
って酸化する工程において、10℃以下の温度、好まし
くは0℃以下の温度で陽極酸化をおこなうことを特徴と
する。本発明人の考察の結果、温度が低いほど良好な結
果が得られた。一方で、そのような低温での陽極酸化を
おこなう際には、溶媒が凝固してしまう。例えば、溶媒
が水であれば、溶質の存在によって凝固点がやや低下す
るものの、−5℃以下の温度では陽極酸化を継続するこ
とが不可能である。
The first structure of the present invention is as follows.
In the step of oxidizing the metal wiring used in the electronic circuit by the anodic oxidation method, the anodic oxidation is performed at a temperature of 10 ° C. or lower, preferably 0 ° C. or lower. As a result of consideration by the present inventors, the lower the temperature, the better the result. On the other hand, when the anodic oxidation is performed at such a low temperature, the solvent solidifies. For example, if the solvent is water, the freezing point is slightly lowered due to the presence of solute, but it is impossible to continue the anodization at a temperature of -5 ° C or lower.

【0008】この点に関して、本発明では、溶媒により
凝固点の低い材料を用いることによって、さらに低い温
度でも陽極酸化をおこなうことができた。例えば、溶媒
にエチレングリコールが50%以上含まれている場合に
は、凝固点は−5℃以下に低下し、例えば、−11℃に
おいても陽極酸化をおこなうことができた。
With respect to this point, in the present invention, by using a material having a low freezing point due to the solvent, it was possible to perform anodic oxidation even at a lower temperature. For example, when the solvent contained 50% or more of ethylene glycol, the freezing point was lowered to -5 ° C or lower, and for example, anodic oxidation could be performed even at -11 ° C.

【0009】このように低温で陽極酸化をおこなうこと
によって効果が得られることに関しては、本発明人は以
下のように考察している。通常、陽極酸化においては、
酸化物は抵抗が大きいので、何らかの理由によって陽極
酸化に不均一性が生じても、酸化の遅れたところ(酸化
物が薄く抵抗が小さい)に電流が集中し、酸化の遅れを
解消してしまう。この結果、理想的には均一に陽極酸化
が進行する。
The present inventor considers that the effect can be obtained by performing anodic oxidation at a low temperature as follows. Usually in anodization,
Oxide has a high resistance, so even if non-uniformity occurs in anodic oxidation for some reason, the current concentrates where the oxidation is delayed (the oxide is thin and the resistance is small), eliminating the delay in oxidation. . As a result, ideally, anodic oxidation proceeds uniformly.

【0010】しかしながら、実際には陽極酸化の不均一
性は存在する。本発明人の考察ではそれは温度に依存す
ると考える。何らかの理由によって活発に陽極酸化が起
きている部分では化学反応によって発熱し、温度が上昇
する。このため、この部位の酸化物の抵抗は低下する。
もし、この活発に陽極酸化の起きている部位の酸化物の
抵抗が、その部分の発熱のために、陽極酸化の活発でな
い部位の酸化物の抵抗よりも小さければ、活発な部分の
陽極酸化はより一層進行し、ますます、その部分の酸化
物は厚くなる。
However, in practice there are non-uniformities in anodic oxidation. It is considered by the inventors to be temperature dependent. For some reason, the area where anodic oxidation is actively occurring generates heat due to a chemical reaction and the temperature rises. For this reason, the resistance of the oxide in this portion is lowered.
If the resistance of the oxide at the active anodization site is smaller than the resistance of the oxide at the non-active anodization site due to the heat generation of that site, the active site anodization is As it progresses further, the oxide in that part becomes thicker.

【0011】また、陽極酸化では過剰反応の結果、電気
分解が生じ、酸素の気泡が酸化物表面に発生することが
あるが、このような気泡は熱の伝導性が悪く、反応の不
均一性を助長するばかりである。
Further, in the anodic oxidation, as a result of excessive reaction, electrolysis may occur and oxygen bubbles may be generated on the oxide surface. However, such bubbles have poor heat conductivity, resulting in nonuniform reaction. It only promotes

【0012】この仮説が正しいとすれば、反応熱によっ
て温度に分布を生じさせない程度に陽極酸化を極めて緩
慢におこなうことによって、良好な結果が得られること
が導かれる。そして、実際に、酸化速度を低下させるこ
とによって、凹凸の少ない良好な陽極酸化物を得られる
ことが示された。しかしながら、酸化速度を低下させる
ことは処理時間を長くすることであり、工業的には受け
入れがたいことである。
If this hypothesis is correct, it is possible to obtain good results by carrying out the anodic oxidation extremely slowly to such an extent that the heat of reaction does not cause a temperature distribution. Then, it was shown that, by actually lowering the oxidation rate, a good anodic oxide with few irregularities can be obtained. However, reducing the oxidation rate means increasing the treatment time, which is unacceptable industrially.

【0013】上記の仮説にしたがった他の解決法は、本
発明のごとく低温にすることによって反応熱を速やかに
除去することである。また、溶媒が低温であれば反応に
よって生じた酸素等も溶媒中に溶解し、気泡となること
がないので、より一層の温度の均一化を成就することが
できる。
Another solution according to the above hypothesis is to quickly remove the heat of reaction by lowering the temperature as in the present invention. Further, if the temperature of the solvent is low, oxygen and the like generated by the reaction are not dissolved in the solvent to form bubbles, so that the temperature can be further homogenized.

【0014】上記の如く、本発明では温度の空間的均一
性を重視するので、本発明をおこなうにあたっては、温
度の時間的変動は極力さけることが望ましい。温度変動
は5℃以下、好ましくは1℃以下に保つことが望まれ
る。また、本発明においては、電解質として、硫酸や塩
酸のような強酸よりも、酒石酸やクエン酸、蓚酸等の有
機酸に代表される弱い有機酸が好ましく、特にこれらの
酸を弱アルカリによって中和して用いると良好な結果が
得られる。
As described above, since the present invention attaches great importance to the spatial uniformity of temperature, it is desirable to avoid the temporal variation of temperature as much as possible in carrying out the present invention. It is desired to keep the temperature fluctuation at 5 ° C. or lower, preferably 1 ° C. or lower. In the present invention, as the electrolyte, weak organic acids represented by organic acids such as tartaric acid, citric acid, and oxalic acid are preferable to strong acids such as sulfuric acid and hydrochloric acid, and particularly, these acids are neutralized with a weak alkali. Good results can be obtained by using it.

【0015】本発明の第2の構成は、上記第1の構成を
半導体回路に適用したもので、半導体領域上に絶縁被膜
を介して金属配線を形成する第1の工程と、前記金属配
線の周囲を10℃以下、好ましくは0℃以下の温度での
陽極酸化法によって酸化する第2の工程と、第2の工程
の後に高エネルギーのイオンを半導体領域に照射する第
3の工程とを有することを特徴とする。この第2の工程
には上記第1の構成で示された技術を用いればよいこと
は言うまでもない。
A second structure of the present invention is a semiconductor circuit to which the above-mentioned first structure is applied, and a first step of forming a metal wiring on a semiconductor region through an insulating film and a step of forming the metal wiring. It has a second step of oxidizing the surroundings by an anodic oxidation method at a temperature of 10 ° C. or lower, preferably 0 ° C. or lower, and a third step of irradiating the semiconductor region with high-energy ions after the second step. It is characterized by It goes without saying that the technique shown in the first configuration may be used for this second step.

【0016】この第2の構成においては、陽極酸化膜に
凹凸が極めて少ないために高速イオンを導入しても、誤
って金属配線の下部に導入される確率が著しく低減す
る。したがって、本発明の第2の構成は、金属配線をゲ
イト電極に用いるトップゲイト型の薄膜トランジスタ
(TFT)等の作製において効果を発揮する。
In the second structure, since the anodic oxide film has very few irregularities, even if fast ions are introduced, the probability that they are mistakenly introduced below the metal wiring is significantly reduced. Therefore, the second configuration of the present invention is effective in manufacturing a top gate type thin film transistor (TFT) or the like using a metal wiring as a gate electrode.

【0017】本発明の第3の構成も、上記第1の構成を
電子回路作製技術に適用したもので、金属配線を形成す
る第1の工程と、第1の工程の後に250℃以上の温度
を加える第2の工程と、前記金属配線の周囲を10℃以
下、好ましくは0℃以下の温度での陽極酸化法によって
酸化する第3の工程とを有することを特徴とする。
The third structure of the present invention is also an application of the above-mentioned first structure to an electronic circuit manufacturing technique, and includes a first step of forming metal wiring and a temperature of 250 ° C. or higher after the first step. And a third step of oxidizing the periphery of the metal wiring by an anodic oxidation method at a temperature of 10 ° C. or lower, preferably 0 ° C. or lower.

【0018】この技術は、陽極酸化の前に何らかの熱処
理が要求されるプロセスで効果を示す。例えば、成膜や
エッチングの工程である。一般に温度を加えると純粋な
金属材料は再結晶化、粒成長が進行し、ヒロックが発生
するので、陽極酸化の不均一が生じる可能性が高い。ま
た、これを避けるために何らかの不純物を添加しても陽
極酸化膜に凹凸が生じる。したがって、このように熱処
理を必要とする環境では、本発明の効果は絶大である。
This technique is effective in a process in which some heat treatment is required before anodizing. For example, the steps of film formation and etching. Generally, when a temperature is applied, a pure metal material undergoes recrystallization and grain growth, and hillocks are generated, so that non-uniform anodic oxidation is likely to occur. Even if some impurities are added to avoid this, the anodic oxide film becomes uneven. Therefore, the effect of the present invention is great in such an environment that requires heat treatment.

【0019】[0019]

【実施例】本実施例はTFTを含む半導体回路の作製方
法に関するものである。図1に本実施例の作製工程の断
面図を示す。まず、基板(コーニング7059)10上
にスパッタリングによって厚さ2000Åの酸化珪素の
下地膜11を形成した。さらに、プラズマCVD法によ
って、厚さ500〜1500Å、例えば1500Åのア
モルファスシリコン膜を堆積した。そして、これを還元
雰囲気下、600℃で48時間アニールして結晶化させ
た。結晶化工程はレーザー等の強光を用いる方式でもよ
い。そして、得られた結晶シリコン膜をパターニングし
て、島状シリコン領域12a、12bを形成した。
EXAMPLE This example relates to a method of manufacturing a semiconductor circuit including a TFT. FIG. 1 shows a cross-sectional view of the manufacturing process of this embodiment. First, a 2000 Å-thick silicon oxide base film 11 was formed on a substrate (Corning 7059) 10 by sputtering. Further, an amorphous silicon film having a thickness of 500 to 1500 Å, for example 1500 Å, was deposited by the plasma CVD method. Then, this was annealed at 600 ° C. for 48 hours in a reducing atmosphere to be crystallized. The crystallization step may be a method using strong light such as a laser. Then, the obtained crystalline silicon film was patterned to form island-shaped silicon regions 12a and 12b.

【0020】次に、スパッタリング法によって厚さ10
00Åの酸化珪素膜13をゲイト絶縁膜として堆積し、
引き続いて、スパッタリング法によって、厚さ6000
〜8000Å、例えば6000Åのアルミニウム膜(2
%のシリコンを含む)を堆積した。アルミニウムにはシ
リコンを0.5〜5%、もしくは銅を0.2〜2%添加
することが望ましい。これは後の工程で、250〜35
0℃の熱処理があるため、これらの不純物が含有されて
いないとヒロックが発生するからである。なお、この酸
化珪素とアルミニウムの成膜工程は連続的におこなうこ
とが望ましい。そして、アルミニウム膜をパターニング
して、配線14a、14bを形成した。配線14bはゲ
イト電極として機能する。
Next, a thickness of 10 is obtained by the sputtering method.
A silicon oxide film 13 of 00Å is deposited as a gate insulating film,
Subsequently, a thickness of 6000 was obtained by the sputtering method.
~ 8000Å, eg 6000Å aluminum film (2
% Silicon). It is desirable to add 0.5 to 5% of silicon or 0.2 to 2% of copper to aluminum. This is a later step, 250-35
Since the heat treatment is performed at 0 ° C., hillocks are generated unless these impurities are contained. It should be noted that it is desirable to continuously perform the film forming process of silicon oxide and aluminum. Then, the aluminum film was patterned to form the wirings 14a and 14b. The wiring 14b functions as a gate electrode.

【0021】さらに、フォトニース(感光性ポリイミ
ド)を塗布した後、これをパターニングして、250〜
350℃、例えば300℃でベイキングして、(陽極酸
化に対する)ポリイミドのマスク15を選択的に形成す
る。このマスクは後にコンタクトを形成する場所や配線
を分断する場所に設ければよい。(図1(A))
Further, after applying photo-nice (photosensitive polyimide), this is patterned, and
Baking at 350 ° C., eg 300 ° C., selectively forms the polyimide mask 15 (against anodization). This mask may be provided in a place where a contact is formed later or a place where a wiring is divided. (Fig. 1 (A))

【0022】続いて、陽極酸化をおこなう。酒石酸をエ
チレングリコールに溶解させて、1〜5%、例えば3%
の溶液を調製し、これにアンモニア水溶液を加えてpH
を7程度にした。そして、白金の網状電極を陰極、基板
10を陽極とし、溶液を−8〜+2℃、例えば−3℃に
冷却し、配線14a、14bに電流を流して陽極酸化を
開始した。
Subsequently, anodic oxidation is performed. Dissolve tartaric acid in ethylene glycol, 1-5%, for example 3%
PH of the solution prepared by adding ammonia solution.
Was set to about 7. Then, using a platinum mesh electrode as a cathode and the substrate 10 as an anode, the solution was cooled to −8 to + 2 ° C., for example −3 ° C., and an electric current was passed through the wirings 14a and 14b to start anodization.

【0023】最初は電圧が3〜6V/分、例えば4V/
分で電圧が上昇するように電流を印加し、電圧が200
〜250V、例えば220Vになった段階で電圧上昇を
止め、一定の電圧に保持して、電流が20μA/cm2
になるまでその状態を保った。この結果、厚さ1500
〜3000Å、例えば2000Åの酸化アルミニウム1
6a、16bを形成した。ポリイミドのマスク15の存
在する部分はそのマスク効果のために陽極酸化されなか
った。陽極酸化に要する時間は、40〜70分、代表的
には55分であった。(図1(B))
Initially, the voltage is 3 to 6 V / min, for example 4 V / min.
The current is applied so that the voltage rises in
The voltage rise is stopped at a stage of up to 250 V, for example 220 V, and the voltage is maintained at a constant voltage, and the current is 20 μA / cm 2.
I kept that state until. This results in a thickness of 1500
~ 3000Å, for example 2000Å aluminum oxide 1
6a and 16b were formed. The existing portion of the polyimide mask 15 was not anodized due to the masking effect. The time required for anodization was 40 to 70 minutes, typically 55 minutes. (Fig. 1 (B))

【0024】次に、プラズマドーピング法によって、シ
リコン領域に配線14bをマスクとして不純物(燐やホ
ウ素)を注入した。燐を注入する場合には、ドーピング
ガスとして、フォスフィン(PH3 )を用い、加速電圧
を60〜90kV、例えば80kVとすればよい。ホウ
素を注入する場合には、ドーピングガスとして、ジボラ
ン(B2 6 )を用い、加速電圧を40〜70kV、例
えば65kVとすればよい。このようにして不純物領域
17a、17bを形成した。(図1(C))
Next, impurities (phosphorus or boron) were implanted into the silicon region by plasma doping using the wiring 14b as a mask. When phosphorus is injected, phosphine (PH 3 ) is used as the doping gas, and the acceleration voltage may be set to 60 to 90 kV, for example 80 kV. In the case of implanting boron, diborane (B 2 H 6 ) may be used as a doping gas and the acceleration voltage may be set to 40 to 70 kV, for example, 65 kV. Thus, the impurity regions 17a and 17b were formed. (Fig. 1 (C))

【0025】さらに、レーザーアニール法によって、注
入された不純物の活性化をおこなった。用いたレーザー
はKrFエキシマーレーザー(波長248nm、パルス
幅20nsec)で、照射面でのエネルギー密度を20
0〜350mJ/cm2 、例えば300mJ/cm2
した。レーザー照射時には、基板を200〜400℃、
例えば300℃に加熱してもよい。また、使用するレー
ザーはXeFエキシマーレーザー(波長353nm)、
XeClエキシマーレーザー(波長308nm)でもよ
い。
Further, the implanted impurities were activated by the laser annealing method. The laser used was a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec), and the energy density on the irradiation surface was 20.
It was set to 0 to 350 mJ / cm 2 , for example, 300 mJ / cm 2 . At the time of laser irradiation, the substrate is 200 to 400 ° C.,
For example, you may heat to 300 degreeC. The laser used is a XeF excimer laser (wavelength 353 nm),
A XeCl excimer laser (wavelength 308 nm) may be used.

【0026】このレーザーアニール工程まで、ポリイミ
ドのマスク15を残しておいた。これは、特に基板を2
00℃以上に加熱した状態でレーザー照射をおこなった
場合には、アルミニウムの露出した部分が著しくダメー
ジを受けるためである。ポリイミドのマスクを除去する
には酸素プラズマ中でアッシングをおこなえばよい。
The polyimide mask 15 was left until the laser annealing step. This is especially for two substrates
This is because when laser irradiation is performed in a state of being heated to 00 ° C. or higher, the exposed portion of aluminum is significantly damaged. To remove the polyimide mask, ashing may be performed in oxygen plasma.

【0027】続いて、厚さ3000Åの酸化珪素膜18
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線1
9a、19bを形成した。配線19aは配線14aとT
FTの不純物領域の一方17aを接続する。以上の工程
によって半導体回路が完成した。
Then, a silicon oxide film 18 having a thickness of 3000 Å is formed.
Is formed by plasma CVD as an interlayer insulator,
A contact hole is formed in this, and the wiring 1 is made of a metal material, for example, a multilayer film of titanium nitride and aluminum.
9a and 19b were formed. The wiring 19a is connected to the wiring 14a and T
One of the impurity regions 17a of the FT is connected. The semiconductor circuit is completed through the above steps.

【0028】得られた陽極酸化物膜16の電気的な特性
は良好で、厚さ2000Åの膜で耐圧は100V以上あ
った。また、不良はほとんど生じなかった。従来の方法
では、純粋なアルミニウムを用いた場合には均一な酸化
アルミニウムを得ることができたが、純粋なアルミニウ
ムは100℃以上の加熱でヒロックが容易に発生するの
で、特に本実施例のように加熱工程(フォトニースのベ
イキング)がある場合には用いることが困難であった。
一方、ヒロックを避けるために、アルミニウムにシリコ
ンや銅を添加したものでは良好な陽極酸化物が得られな
かった。本発明はこのような矛盾を解決するものであ
る。なお、作製されたTFTの特性は従来のものとは何
ら劣るところはなかった。
The electrical characteristics of the obtained anodic oxide film 16 were good, and it was a film having a thickness of 2000 Å and a withstand voltage of 100 V or more. Also, almost no defects occurred. In the conventional method, when pure aluminum was used, uniform aluminum oxide could be obtained. However, since pure aluminum easily produces hillocks when heated to 100 ° C. or higher, it is particularly preferable as in this example. It was difficult to use when there was a heating step (photo nice baking).
On the other hand, in order to avoid hillocks, good anodic oxide could not be obtained by adding aluminum or silicon to copper. The present invention solves such a contradiction. The characteristics of the manufactured TFT were not inferior to the conventional one.

【0029】[0029]

【発明の効果】本発明によって、均一な陽極酸化膜を得
ることができた。このようにして得られた陽極酸化膜の
電気的な特性が極めて優れたものであることは実施例に
示した通りである。実施例ではアルミニウムを用いる場
合を示したが、タンタル、チタン、タングステン、モリ
ブテン等、他の金属材料、あるいはそれらの珪化物、窒
化物であっても同じ効果が期待できることは言うまでも
ない。このように本発明は工業的に有益な発明である。
According to the present invention, a uniform anodic oxide film can be obtained. As described in Examples, the electrical characteristics of the anodic oxide film thus obtained are extremely excellent. Although aluminum is used in the examples, it goes without saying that the same effect can be expected with other metal materials such as tantalum, titanium, tungsten, molybdenum, or their silicides or nitrides. Thus, the present invention is an industrially useful invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例における半導体回路の作製工程を示
す。
1A to 1C show steps of manufacturing a semiconductor circuit in an example.

【符号の説明】[Explanation of symbols]

10・・・基板(コーニング7059) 11・・・下地膜(酸化珪素) 12・・・島状シリコン領域(結晶シリコン) 13・・・ゲイト絶縁膜(酸化珪素) 14・・・金属配線(アルミニウム) 15・・・ポリイミドのマスク 16・・・陽極酸化物(酸化アルミニウム) 17・・・不純物領域 18・・・層間絶縁物(酸化珪素) 19・・・金属配線(窒化チタン/アルミニウム) 10 ... Substrate (Corning 7059) 11 ... Underlayer film (silicon oxide) 12 ... Island silicon region (crystalline silicon) 13 ... Gate insulating film (silicon oxide) 14 ... Metal wiring (aluminum) ) 15 ... Polyimide mask 16 ... Anodic oxide (aluminum oxide) 17 ... Impurity region 18 ... Interlayer insulator (silicon oxide) 19 ... Metal wiring (titanium nitride / aluminum)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasuhiko Takemura 398 Hase, Atsugi, Kanagawa Prefecture Semiconductor Energy Research Institute Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 電子回路に用いられる金属配線の周囲を
陽極酸化法によって酸化する工程において、10℃以下
の温度で陽極酸化をおこなうことを特徴とする電子回路
の作製方法。
1. A method of manufacturing an electronic circuit, wherein anodic oxidation is performed at a temperature of 10 ° C. or lower in a step of oxidizing the periphery of a metal wiring used in the electronic circuit by an anodic oxidation method.
【請求項2】 請求項1において、金属配線はアルミニ
ウムを主成分とし、5%以下のシリコンもしくは銅を含
有することを特徴とする電子回路の作製方法。
2. The method for manufacturing an electronic circuit according to claim 1, wherein the metal wiring contains aluminum as a main component and contains 5% or less of silicon or copper.
【請求項3】 請求項1において、陽極酸化をおこなう
溶媒にはエチレングリコールが50%以上含まれている
ことを特徴とする電子回路の作製方法。
3. The method for manufacturing an electronic circuit according to claim 1, wherein the solvent for anodic oxidation contains 50% or more of ethylene glycol.
【請求項4】 請求項1において、金属配線は絶縁被膜
を介して島状の半導体領域上を横切って設けられている
ことを特徴とする電子回路の作製方法。
4. The method for manufacturing an electronic circuit according to claim 1, wherein the metal wiring is provided across the island-shaped semiconductor region with an insulating film interposed therebetween.
【請求項5】 半導体領域上に絶縁被膜を介して金属配
線を形成する第1の工程と、前記金属配線の周囲を10
℃以下の温度での陽極酸化法によって酸化する第2の工
程と、第2の工程の後に高エネルギーのイオンを半導体
領域に照射する第3の工程とを有することを特徴とする
電子回路の作製方法。
5. A first step of forming a metal wiring on a semiconductor region via an insulating coating, and a step of surrounding a periphery of the metal wiring by 10 steps.
Fabrication of an electronic circuit comprising a second step of oxidizing by an anodic oxidation method at a temperature of ℃ or less, and a third step of irradiating a semiconductor region with high-energy ions after the second step. Method.
【請求項6】 金属配線を形成する第1の工程と、第1
の工程の後に250℃以上の温度を加える第2の工程
と、前記金属配線の周囲を10℃以下の温度での陽極酸
化法によって酸化する第3の工程とを有することを特徴
とする電子回路の作製方法。
6. A first step of forming metal wiring, and a first step.
After the step of (2), there is provided a second step of applying a temperature of 250 ° C. or higher, and a third step of oxidizing the periphery of the metal wiring by an anodic oxidation method at a temperature of 10 ° C. or lower. Of manufacturing.
【請求項7】 請求項6において、金属配線はアルミニ
ウムを主成分とし、5%以下のシリコンもしくは銅を含
有することを特徴とする電子回路の作製方法。
7. The method for manufacturing an electronic circuit according to claim 6, wherein the metal wiring contains aluminum as a main component and contains 5% or less of silicon or copper.
JP05645593A 1993-02-22 1993-02-22 Electronic circuit manufacturing method Expired - Fee Related JP3419490B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05645593A JP3419490B2 (en) 1993-02-22 1993-02-22 Electronic circuit manufacturing method
KR1019940003273A KR0131179B1 (en) 1993-02-22 1994-02-22 Process for fabricating electronics circuits
US08/654,030 US5830786A (en) 1993-02-22 1996-05-28 Process for fabricating electronic circuits with anodically oxidized scandium doped aluminum wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05645593A JP3419490B2 (en) 1993-02-22 1993-02-22 Electronic circuit manufacturing method

Publications (2)

Publication Number Publication Date
JPH06252274A true JPH06252274A (en) 1994-09-09
JP3419490B2 JP3419490B2 (en) 2003-06-23

Family

ID=13027588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05645593A Expired - Fee Related JP3419490B2 (en) 1993-02-22 1993-02-22 Electronic circuit manufacturing method

Country Status (1)

Country Link
JP (1) JP3419490B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090123643A1 (en) * 1996-07-16 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Electronic Device and Method for Manufacturing the Same
JP2011124273A (en) * 2009-12-08 2011-06-23 Toyota Motor Corp Wiring structure manufacturing method, and wiring structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090123643A1 (en) * 1996-07-16 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Electronic Device and Method for Manufacturing the Same
JP2011124273A (en) * 2009-12-08 2011-06-23 Toyota Motor Corp Wiring structure manufacturing method, and wiring structure

Also Published As

Publication number Publication date
JP3419490B2 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
KR100273930B1 (en) Method of manufacturing a semiconductor device
US5580800A (en) Method of patterning aluminum containing group IIIb Element
JPH06267849A (en) Method of forming semiconductor device
JPH07335904A (en) Thin film semiconductor integrated circuit
JPH07335906A (en) Thin film semiconductor device and fabrication thereof
JP3315191B2 (en) Method for manufacturing thin film transistor
US6156627A (en) Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD
KR0131179B1 (en) Process for fabricating electronics circuits
JPH05160153A (en) Manufacture of semiconductor device
JPH07310191A (en) Etching material and etching method
JP2002164283A (en) Method of forming polycrystalline semiconductor film
JP4162727B2 (en) Method for manufacturing semiconductor device
JP3419490B2 (en) Electronic circuit manufacturing method
JPH07335548A (en) Method for manufacturing crystallizability semiconductor
JPH06260643A (en) Thin-film transistor
JP3804881B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP3150792B2 (en) Electronic circuit fabrication method
US6974763B1 (en) Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JPH08153879A (en) Fabrication of semiconductor device
JP3124445B2 (en) Semiconductor device and manufacturing method thereof
JPH10261805A (en) Manufacture of thin film semiconductor device
JP3573969B2 (en) Semiconductor device manufacturing method
JP4125387B2 (en) Semiconductor device manufacturing method
JPH0779165B2 (en) Method for manufacturing semiconductor device
JPH06260500A (en) Manufacture of thin-film transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees