JPH06252163A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06252163A JPH06252163A JP27648493A JP27648493A JPH06252163A JP H06252163 A JPH06252163 A JP H06252163A JP 27648493 A JP27648493 A JP 27648493A JP 27648493 A JP27648493 A JP 27648493A JP H06252163 A JPH06252163 A JP H06252163A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- gaas
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 高性能で信頼性の高い半導体装置及びその製
造方法を提供する。 【構成】 低抵抗の化合物多結晶半導体を半導体装置の
低抵抗層に用いる。また、上記化合物多結晶半導体の形
成を、基板温度４５０℃以下、３族元素に対する５族元
素の入射分圧比を５０以上とした分子線エピタキシー
法、有機金属気相エピタキシー法、あるいは有機金属分
子線エピタキシー法のいずれかにより行う。 【効果】 低抵抗化合物多結晶をヘテロ接合バイポーラ
トランジスタのベース引き出し層に用いた場合、コレク
タ上に設けられた絶縁膜上に該ベース引き出し層を形成
できるのでベース・コレクタ間容量が低減でき、高速化
が図れる。
造方法を提供する。 【構成】 低抵抗の化合物多結晶半導体を半導体装置の
低抵抗層に用いる。また、上記化合物多結晶半導体の形
成を、基板温度４５０℃以下、３族元素に対する５族元
素の入射分圧比を５０以上とした分子線エピタキシー
法、有機金属気相エピタキシー法、あるいは有機金属分
子線エピタキシー法のいずれかにより行う。 【効果】 低抵抗化合物多結晶をヘテロ接合バイポーラ
トランジスタのベース引き出し層に用いた場合、コレク
タ上に設けられた絶縁膜上に該ベース引き出し層を形成
できるのでベース・コレクタ間容量が低減でき、高速化
が図れる。
Description
【０００１】
【産業上の利用分野】本発明はヘテロ接合バイポーラト
ランジスタ、面発光レーザ、ヘテロ絶縁ゲート電界効果
トランジスタ等の半導体装置およびその製造方法とそれ
らを用いた電気回路に関する。
ランジスタ、面発光レーザ、ヘテロ絶縁ゲート電界効果
トランジスタ等の半導体装置およびその製造方法とそれ
らを用いた電気回路に関する。
【０００２】
【従来の技術】従来の半導体装置、例えば、３−５族化
合物半導体を用いたヘテロ接合バイポーラトランジスタ
では、図３に示すように、化合物単結晶半導体からなる
ベース電極引出し領域５の下部に酸素イオン打ち込み領
域１３（以下寄生コレクタ領域という。）が形成されて
おり、該領域のキャリアを空乏化させることでベース・
コレクタ間寄生容量を低減させ、ヘテロ接合バイポーラ
トランジスタの高速化を図っていた。ここで、１は単結
晶半導体基板、２は高ドープｎ型ＧａＡｓ層、３はｎ型
ドープＧａＡｓ層、７はアンドープＧａＡｓ層、８はｎ
型ドープＡｌＧａＡｓ層、９は高ドープｎ型ＧａＡｓ
層、１０はエミッタ電極、１１はベース電極、１２はコ
レクタ電極である。本技術は例えばアイ・イー・イー・
イー・エレクトロン・デバイス・レターズ第ＥＤＬ−５
巻（１９８４年）第３１０頁から第３１２頁（ＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ
ＥＤＬ−５（１９８４）ｐｐ．３１０−３１２）に開示
されている。
合物半導体を用いたヘテロ接合バイポーラトランジスタ
では、図３に示すように、化合物単結晶半導体からなる
ベース電極引出し領域５の下部に酸素イオン打ち込み領
域１３（以下寄生コレクタ領域という。）が形成されて
おり、該領域のキャリアを空乏化させることでベース・
コレクタ間寄生容量を低減させ、ヘテロ接合バイポーラ
トランジスタの高速化を図っていた。ここで、１は単結
晶半導体基板、２は高ドープｎ型ＧａＡｓ層、３はｎ型
ドープＧａＡｓ層、７はアンドープＧａＡｓ層、８はｎ
型ドープＡｌＧａＡｓ層、９は高ドープｎ型ＧａＡｓ
層、１０はエミッタ電極、１１はベース電極、１２はコ
レクタ電極である。本技術は例えばアイ・イー・イー・
イー・エレクトロン・デバイス・レターズ第ＥＤＬ−５
巻（１９８４年）第３１０頁から第３１２頁（ＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ
ＥＤＬ−５（１９８４）ｐｐ．３１０−３１２）に開示
されている。
【０００３】また、従来の面発光レーザでは、図５１に
示すように、ｐ型ブラッグ反射層３４の引出し領域で、
化合物単結晶半導体からなるベリリウムイオン打ち込み
領域４０の下部に酸素イオン打込み領域３９を形成し、
電流狭窄構造とすることにより、素子特性の向上を図っ
ていた。ここで、３１は高ドープｎ型ＧａＡｓ基板、３
２はｎ型ブラッグ反射層、３３はＩｎＧａＡｓ歪量子井
戸層（活性層）、３５はＡｌ2Ｏ3膜、３７はｐ型電極、
３８はｎ型電極、３９は酸素イオン打ち込み領域、４は
ＳｉＯ2膜である。本技術は例えばアプライド・フィジ
ックス・レターズ第５６巻（１９９０年）第１９４２頁
から第１９４４頁（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ ５６（１９９０）ｐｐ．１９４２−１
９４４）に開示されている。
示すように、ｐ型ブラッグ反射層３４の引出し領域で、
化合物単結晶半導体からなるベリリウムイオン打ち込み
領域４０の下部に酸素イオン打込み領域３９を形成し、
電流狭窄構造とすることにより、素子特性の向上を図っ
ていた。ここで、３１は高ドープｎ型ＧａＡｓ基板、３
２はｎ型ブラッグ反射層、３３はＩｎＧａＡｓ歪量子井
戸層（活性層）、３５はＡｌ2Ｏ3膜、３７はｐ型電極、
３８はｎ型電極、３９は酸素イオン打ち込み領域、４は
ＳｉＯ2膜である。本技術は例えばアプライド・フィジ
ックス・レターズ第５６巻（１９９０年）第１９４２頁
から第１９４４頁（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ ５６（１９９０）ｐｐ．１９４２−１
９４４）に開示されている。
【０００４】さらに、従来のヘテロ絶縁ゲート電界効果
トランジスタでは、図５６のゲート電極６にタングステ
ンやタングステンシリサイド等の金属あるいは金属半導
体化合物を用いていた。ここで、１は単結晶半導体基
板、５は高ドープｐ型ＧａＡｓ層、３５はＡｌ2Ｏ3膜、
４１はｐ型ＧａＡｓチャネル層、４２はアンドープＡｌ
ＧａＡｓ層である。本技術は特開平１−１６１８７４に
開示されている。
トランジスタでは、図５６のゲート電極６にタングステ
ンやタングステンシリサイド等の金属あるいは金属半導
体化合物を用いていた。ここで、１は単結晶半導体基
板、５は高ドープｐ型ＧａＡｓ層、３５はＡｌ2Ｏ3膜、
４１はｐ型ＧａＡｓチャネル層、４２はアンドープＡｌ
ＧａＡｓ層である。本技術は特開平１−１６１８７４に
開示されている。
【０００５】
【発明が解決しようとする課題】上記従来技術を用いた
ヘテロ接合バイポーラトランジスタの場合、ベース電極
引出し領域５は低抵抗とするために化合物単結晶半導体
が用いられていた。そして、このベース電極引出し領域
５は、化合物単結晶半導体からなる寄生コレクタ領域１
３上にエピタキシャル成長法で形成される。しかしなが
ら、この化合物半導体は比誘電率が大きいため（例えば
ＧａＡｓの場合、比誘電率は約１３）、３−５族化合物
半導体ヘテロ接合バイポーラトランジスタにおいては、
ベース・コレクタ間寄生容量を更に低減することは困難
であった。
ヘテロ接合バイポーラトランジスタの場合、ベース電極
引出し領域５は低抵抗とするために化合物単結晶半導体
が用いられていた。そして、このベース電極引出し領域
５は、化合物単結晶半導体からなる寄生コレクタ領域１
３上にエピタキシャル成長法で形成される。しかしなが
ら、この化合物半導体は比誘電率が大きいため（例えば
ＧａＡｓの場合、比誘電率は約１３）、３−５族化合物
半導体ヘテロ接合バイポーラトランジスタにおいては、
ベース・コレクタ間寄生容量を更に低減することは困難
であった。
【０００６】また、上記従来技術ではエミッタ領域の面
積をエミッタ電極面積以下に微細化することが困難であ
り、素子全体の微細化によるベース・コレクタ間寄生容
量のさらなる低減にも限界があった。
積をエミッタ電極面積以下に微細化することが困難であ
り、素子全体の微細化によるベース・コレクタ間寄生容
量のさらなる低減にも限界があった。
【０００７】さらに、上記従来技術を用いた面発光レー
ザの場合、酸素イオン打込みに起因する結晶欠陥によっ
てリーク電流が発生し、完全な電流狭窄構造とならない
ために素子特性が良好でなく、また、劣化しやすいとの
問題があった。
ザの場合、酸素イオン打込みに起因する結晶欠陥によっ
てリーク電流が発生し、完全な電流狭窄構造とならない
ために素子特性が良好でなく、また、劣化しやすいとの
問題があった。
【０００８】さらに、上記従来技術を用いたヘテロ絶縁
ゲート電界効果トランジスタの場合、ゲート電極形成時
に半導体バリア層表面を大気に露出してしまうため、金
属／半導体界面における界面準位密度が素子作製条件に
よりばらつき、その結果、素子特性がばらつくとの問題
があった。また、金属は半導体に比べ加工しにくいこと
もあり、金属を用いてゲート電極を形成する場合、金属
の加工寸法でゲート電極長が決まるため、微細加工や素
子高集積化に対して不利であるという問題もあった。
ゲート電界効果トランジスタの場合、ゲート電極形成時
に半導体バリア層表面を大気に露出してしまうため、金
属／半導体界面における界面準位密度が素子作製条件に
よりばらつき、その結果、素子特性がばらつくとの問題
があった。また、金属は半導体に比べ加工しにくいこと
もあり、金属を用いてゲート電極を形成する場合、金属
の加工寸法でゲート電極長が決まるため、微細加工や素
子高集積化に対して不利であるという問題もあった。
【０００９】本発明の目的は、高性能で信頼性の高い半
導体装置及びその製造方法を提供することである。
導体装置及びその製造方法を提供することである。
【００１０】例えば、ベース・コレクタ間寄生容量を低
減して超高速で信頼の高いヘテロ接合バイポーラトラン
ジスタやリーク電流が少なく特性が良好で長寿命の面発
光レーザ、微細でばらつきのないゲート電極を備えた高
性能で信頼性の高いヘテロ絶縁ゲート電界効果トランジ
スタ及びその製造方法等を提供することである。
減して超高速で信頼の高いヘテロ接合バイポーラトラン
ジスタやリーク電流が少なく特性が良好で長寿命の面発
光レーザ、微細でばらつきのないゲート電極を備えた高
性能で信頼性の高いヘテロ絶縁ゲート電界効果トランジ
スタ及びその製造方法等を提供することである。
【００１１】本発明の他の目的は、高性能で信頼性の高
い半導体装置を用いた超高速動作可能な電子回路を提供
することである。
い半導体装置を用いた超高速動作可能な電子回路を提供
することである。
【００１２】
【課題を解決するための手段】上記目的は、半導体装
置、特に化合物半導体装置の電極や電極引出し領域、配
線を化合物多結晶半導体を用いて形成することにより達
成される。
置、特に化合物半導体装置の電極や電極引出し領域、配
線を化合物多結晶半導体を用いて形成することにより達
成される。
【００１３】上記他の目的は、電極や電極引出し領域、
配線が化合物多結晶半導体で形成された化合物半導体装
置を用いて構成された電子回路により達成できる。
配線が化合物多結晶半導体で形成された化合物半導体装
置を用いて構成された電子回路により達成できる。
【００１４】上記目的は、上記化合物多結晶半導体とし
て３−５族化合物多結晶半導体およびその混晶を用いる
ことにより、より効果的に達成される。
て３−５族化合物多結晶半導体およびその混晶を用いる
ことにより、より効果的に達成される。
【００１５】上記目的は、上記化合物多結晶半導体に添
加する不純物としてベリリウム(Ｂｅ)あるいは炭素(Ｃ)
を用い、含有量を少くとも４×１０20／ｃｍ3とするこ
とにより、より効果的に達成される。
加する不純物としてベリリウム(Ｂｅ)あるいは炭素(Ｃ)
を用い、含有量を少くとも４×１０20／ｃｍ3とするこ
とにより、より効果的に達成される。
【００１６】上記目的は、上記３−５族化合物多結晶半
導体層を、基板温度５５０℃以下、望ましくは４５０℃
以下、３族元素に対する５族元素の入射分圧比を２０以
上、望ましくは５０以上とした分子線エピタキシー法、
有機金属気相エピタキシー法、あるいは有機金属分子線
エピタキシー法のいずれかにより形成することにより、
より効果的に達成することができる。
導体層を、基板温度５５０℃以下、望ましくは４５０℃
以下、３族元素に対する５族元素の入射分圧比を２０以
上、望ましくは５０以上とした分子線エピタキシー法、
有機金属気相エピタキシー法、あるいは有機金属分子線
エピタキシー法のいずれかにより形成することにより、
より効果的に達成することができる。
【００１７】特に、上記半導体装置がヘテロ接合バイポ
ーラトランジスタの場合には、高ドープコレクタ領域の
導電型を第１導電型とすると、ベース電極引出し領域と
絶縁膜との間に、第１導電型あるいは不純物濃度が１×
１０17／ｃｍ3を越えない第２導電型の半導体層を少く
とも３０ｎｍ設けること、ベース電極引出し領域におけ
る禁制帯幅の最小値をベース領域における禁制帯幅の最
小値よりも小さくこと、エミッタ領域を単結晶領域と多
結晶領域とから構成し、エミッタ電極を該単結晶領域お
よび該多結晶領域の両領域に接する構成とすることによ
り、上記目的をより効果的に達成することができる。ま
た、上記ベース電極引出し領域の形成を、基板温度５５
０℃以下、望ましくは４５０℃以下、３族元素に対する
５族元素の入射分圧比を２０以上、望ましくは５０以上
とした分子線エピタキシー法、有機金属気相エピタキシ
ー法、有機金属分子線エピタキシー法のいずれかにより
行うこと、或いは、上記ベース電極引出し領域と絶縁膜
の間に少くとも１分子層の半導体を分子線エピタキシー
法により形成し、該ベース電極引出し領域を基板温度５
５０℃以下、望ましくは４５０℃以下、３族元素に対す
る５族元素の入射分圧比を２０以上、望ましくは５０以
上とした有機金属気相エピタキシー法あるいは有機金属
分子線エピタキシー法により形成すること、また、コレ
クタ層の形成に関して、（ａ）単結晶半導体基板上に絶
縁膜パタンを形成後、絶縁膜の存在しない領域のみに第
１導電型あるいは不純物濃度が１×１０17／ｃｍ3を越
えない第２導電型の半導体層からなるコレクタ層を選択
的にエピタキシャル成長する工程、および該コレクタ層
上への絶縁膜の堆積およびエッチングによる表面の平坦
化工程を有する、（ｂ）単結晶基板全面に形成したコレ
クタ層を該基板とのなす角が鋭角となる側面を有する形
状に加工する工程、ならびに絶縁膜の堆積およびエッチ
ングによる表面の平坦化工程を有する、あるいは（ｃ）
単結晶半導体基板上に、該基板とのなす角が鋭角となる
側面を有する絶縁膜パタンを形成後、コレクタ層を該単
結晶半導体基板上ならびに該絶縁膜上に形成する工程を
有することにより、上記目的をより効果的に達成するこ
とができる。
ーラトランジスタの場合には、高ドープコレクタ領域の
導電型を第１導電型とすると、ベース電極引出し領域と
絶縁膜との間に、第１導電型あるいは不純物濃度が１×
１０17／ｃｍ3を越えない第２導電型の半導体層を少く
とも３０ｎｍ設けること、ベース電極引出し領域におけ
る禁制帯幅の最小値をベース領域における禁制帯幅の最
小値よりも小さくこと、エミッタ領域を単結晶領域と多
結晶領域とから構成し、エミッタ電極を該単結晶領域お
よび該多結晶領域の両領域に接する構成とすることによ
り、上記目的をより効果的に達成することができる。ま
た、上記ベース電極引出し領域の形成を、基板温度５５
０℃以下、望ましくは４５０℃以下、３族元素に対する
５族元素の入射分圧比を２０以上、望ましくは５０以上
とした分子線エピタキシー法、有機金属気相エピタキシ
ー法、有機金属分子線エピタキシー法のいずれかにより
行うこと、或いは、上記ベース電極引出し領域と絶縁膜
の間に少くとも１分子層の半導体を分子線エピタキシー
法により形成し、該ベース電極引出し領域を基板温度５
５０℃以下、望ましくは４５０℃以下、３族元素に対す
る５族元素の入射分圧比を２０以上、望ましくは５０以
上とした有機金属気相エピタキシー法あるいは有機金属
分子線エピタキシー法により形成すること、また、コレ
クタ層の形成に関して、（ａ）単結晶半導体基板上に絶
縁膜パタンを形成後、絶縁膜の存在しない領域のみに第
１導電型あるいは不純物濃度が１×１０17／ｃｍ3を越
えない第２導電型の半導体層からなるコレクタ層を選択
的にエピタキシャル成長する工程、および該コレクタ層
上への絶縁膜の堆積およびエッチングによる表面の平坦
化工程を有する、（ｂ）単結晶基板全面に形成したコレ
クタ層を該基板とのなす角が鋭角となる側面を有する形
状に加工する工程、ならびに絶縁膜の堆積およびエッチ
ングによる表面の平坦化工程を有する、あるいは（ｃ）
単結晶半導体基板上に、該基板とのなす角が鋭角となる
側面を有する絶縁膜パタンを形成後、コレクタ層を該単
結晶半導体基板上ならびに該絶縁膜上に形成する工程を
有することにより、上記目的をより効果的に達成するこ
とができる。
【００１８】さらに、半導体装置が面発光レーザの場合
には、第１導電型を有する単結晶半導体基板上に、第１
導電型の半導体からなる分布ブラッグ反射層、第１導電
型あるいは第２導電型の半導体からなる活性層、および
第２導電型の半導体からなる分布ブラッグ反射層を順次
積層した領域と絶縁膜を堆積した領域を形成し、該両領
域を第２導電型の３−５族化合物多結晶半導体層により
接続することにより、より効果的に上記目的を達成する
ことができる。また、上記第２導電型の３−５族化合物
多結晶半導体層は不純物としてＢｅあるいはＣを少くと
も４×１０20／ｃｍ3含有し、基板温度５５０℃以下、
望ましくは４５０℃以下、３族元素に対する５族元素の
入射分圧比を２０以上、望ましくは５０以上とした分子
線エピタキシー法、有機金属気相エピタキシー法、ある
いは有機金属分子線エピタキシー法のいずれかにより形
成することにより、より効果的に上記目的を達成するこ
とができる。
には、第１導電型を有する単結晶半導体基板上に、第１
導電型の半導体からなる分布ブラッグ反射層、第１導電
型あるいは第２導電型の半導体からなる活性層、および
第２導電型の半導体からなる分布ブラッグ反射層を順次
積層した領域と絶縁膜を堆積した領域を形成し、該両領
域を第２導電型の３−５族化合物多結晶半導体層により
接続することにより、より効果的に上記目的を達成する
ことができる。また、上記第２導電型の３−５族化合物
多結晶半導体層は不純物としてＢｅあるいはＣを少くと
も４×１０20／ｃｍ3含有し、基板温度５５０℃以下、
望ましくは４５０℃以下、３族元素に対する５族元素の
入射分圧比を２０以上、望ましくは５０以上とした分子
線エピタキシー法、有機金属気相エピタキシー法、ある
いは有機金属分子線エピタキシー法のいずれかにより形
成することにより、より効果的に上記目的を達成するこ
とができる。
【００１９】さらに、上記半導体装置がヘテロ絶縁ゲー
ト電界効果トランジスタの場合には、単結晶半導体基板
上に、第２導電型の半導体からなるチャネル層、キャリ
ア濃度が１×１０17／ｃｍ3以下で該チャネル層を形成
する半導体よりも禁制帯幅の大きな半導体からなるバリ
ア層、ならびに第２導電型の３−５族化合物多結晶半導
体からなるゲート電極を有すること、また、上記３−５
族化合物多結晶半導体は不純物としてＢｅあるいはＣを
少くとも４×１０20／ｃｍ3含有し、背圧１ｎＴｏｒｒ
以下程度の超高真空下での分子線エピタキシー法あるい
は高純度水素雰囲気下での有機金属気相エピタキシー法
によって堆積された非晶質層の加熱により形成すること
により、より効果的に上記目的を達成することが出来
る。
ト電界効果トランジスタの場合には、単結晶半導体基板
上に、第２導電型の半導体からなるチャネル層、キャリ
ア濃度が１×１０17／ｃｍ3以下で該チャネル層を形成
する半導体よりも禁制帯幅の大きな半導体からなるバリ
ア層、ならびに第２導電型の３−５族化合物多結晶半導
体からなるゲート電極を有すること、また、上記３−５
族化合物多結晶半導体は不純物としてＢｅあるいはＣを
少くとも４×１０20／ｃｍ3含有し、背圧１ｎＴｏｒｒ
以下程度の超高真空下での分子線エピタキシー法あるい
は高純度水素雰囲気下での有機金属気相エピタキシー法
によって堆積された非晶質層の加熱により形成すること
により、より効果的に上記目的を達成することが出来
る。
【００２０】また、上記他の目的は、上記ヘテロ接合バ
イポーラトランジスタおよびヘテロ絶縁ゲート電界効果
トランジスタ等の半導体装置をトランジスタ全部あるい
は少なくとも差動増幅回路部に用いて電子回路を構成す
ることにより達成することができる。
イポーラトランジスタおよびヘテロ絶縁ゲート電界効果
トランジスタ等の半導体装置をトランジスタ全部あるい
は少なくとも差動増幅回路部に用いて電子回路を構成す
ることにより達成することができる。
【００２１】
【作用】化合部半導体装置では、一般に、低抵抗領域に
は不純物を高濃度にドープした化合物単結晶半導体が用
いられている。事実、現在知られている化合物多結晶半
導体の抵抗率の最低値は０．０７Ωｃｍであり、単結晶
で得られている値よりも１桁以上高い。このため、上記
各種問題が発生する。本願発明者らは、非単結晶半導体
の低抵抗化を図るために種々検討した。その結果、化合
物多結晶半導体でも十分に低い抵抗を得ることができる
ことを見出した。本願発明は、この検討結果に基づいて
なされたものである。
は不純物を高濃度にドープした化合物単結晶半導体が用
いられている。事実、現在知られている化合物多結晶半
導体の抵抗率の最低値は０．０７Ωｃｍであり、単結晶
で得られている値よりも１桁以上高い。このため、上記
各種問題が発生する。本願発明者らは、非単結晶半導体
の低抵抗化を図るために種々検討した。その結果、化合
物多結晶半導体でも十分に低い抵抗を得ることができる
ことを見出した。本願発明は、この検討結果に基づいて
なされたものである。
【００２２】実験結果について、以下説明する。
【００２３】本実験においては、化合物半導体としてＧ
ａＡｓ、ドーピング用不純物としてベリリウムを用い
た。なお、公知の実験結果についても併わせて示す。
ａＡｓ、ドーピング用不純物としてベリリウムを用い
た。なお、公知の実験結果についても併わせて示す。
【００２４】図４は多結晶ｐ型ＧａＡｓの抵抗率のドー
ピングレベル依存性を示す実験結果である。図４の破線
はジャーナル・オブ・アプライド・フィジックス第５１
巻（１９８０年）第３７９４頁から第３８００頁（Ｊｏ
ｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
５１（１９８０）ｐｐ．３７９４−３８００）に示され
たＹａｎｇらの結果を示している。彼らは多結晶ＧａＡ
ｓ太陽電池への応用を目指して、ｐ型不純物にＺｎを用
い、基板温度７２５℃で有機金属気相エピタキシー法に
より多結晶ＧａＡｓを形成した。しかし、粒径が２−１
０μｍと大きく、抵抗率も０．０７Ωｃｍまでしか得ら
れていない。ベース層幅は通常１００ｎｍ以下であり、
ベース電極引出し領域の結晶粒がベース領域に連続に接
続するためには粒径が１００ｎｍ以下でなければならな
いため、このような粒径の多結晶ＧａＡｓをヘテロ接合
バイポーラトランジスタに適用することはできない。適
用するために粒径を小さくすると、抵抗率は粒径にほぼ
反比例して増加するため、さらに高抵抗化してしまう。
ベース層の抵抗が大きいと高速動作の障害となる。この
ため、ベース層の抵抗率は通常０．００４Ωｃｍ程度の
値が用いられており、ベース抵抗を大きく増大させない
ためには、ベース抵抗に占める該ベース電極引出し領域
の抵抗が支配的にならない程度、具体的には該ベース電
極引出し領域の抵抗率が該ベース層の抵抗率の１０倍を
越えない０．０４Ωｃｍ以下とすることが必要であっ
た。これが、従来の化合物多結晶半導体が半導体装置の
導電材料として用いられていなかった大きな理由と考え
られる。
ピングレベル依存性を示す実験結果である。図４の破線
はジャーナル・オブ・アプライド・フィジックス第５１
巻（１９８０年）第３７９４頁から第３８００頁（Ｊｏ
ｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
５１（１９８０）ｐｐ．３７９４−３８００）に示され
たＹａｎｇらの結果を示している。彼らは多結晶ＧａＡ
ｓ太陽電池への応用を目指して、ｐ型不純物にＺｎを用
い、基板温度７２５℃で有機金属気相エピタキシー法に
より多結晶ＧａＡｓを形成した。しかし、粒径が２−１
０μｍと大きく、抵抗率も０．０７Ωｃｍまでしか得ら
れていない。ベース層幅は通常１００ｎｍ以下であり、
ベース電極引出し領域の結晶粒がベース領域に連続に接
続するためには粒径が１００ｎｍ以下でなければならな
いため、このような粒径の多結晶ＧａＡｓをヘテロ接合
バイポーラトランジスタに適用することはできない。適
用するために粒径を小さくすると、抵抗率は粒径にほぼ
反比例して増加するため、さらに高抵抗化してしまう。
ベース層の抵抗が大きいと高速動作の障害となる。この
ため、ベース層の抵抗率は通常０．００４Ωｃｍ程度の
値が用いられており、ベース抵抗を大きく増大させない
ためには、ベース抵抗に占める該ベース電極引出し領域
の抵抗が支配的にならない程度、具体的には該ベース電
極引出し領域の抵抗率が該ベース層の抵抗率の１０倍を
越えない０．０４Ωｃｍ以下とすることが必要であっ
た。これが、従来の化合物多結晶半導体が半導体装置の
導電材料として用いられていなかった大きな理由と考え
られる。
【００２５】一方、図３の白丸は本発明者らが行った実
験結果で、ＳｉＯ2膜４００ｎｍ上に基板温度４５０
℃、３族元素に対する５族元素の入射分圧比を５０とし
た分子線エピタキシー法によりアンドープ多結晶ＧａＡ
ｓ層３０ｎｍを形成後、同一条件でＢｅドープ多結晶Ｇ
ａＡｓ層１００ｎｍを作製した場合の、抵抗率のドーピ
ングレベル依存性を示している。抵抗率はドーピングレ
ベルとともに減少したが、その減少率はドーピングレベ
ル２×１０20／ｃｍ3付近を境に異った傾向を示した。
ｐ型多結晶ＧａＡｓの粒径は３０−５０ｎｍ程度で１０
０ｎｍ以下の条件を満足し、Ｂｅのドーピングレベルが
４×１０20／ｃｍ3を越えると抵抗率が０．０４Ωｃｍ
以下となった。また、基板温度をさらに低くするか、あ
るいは３族元素に対する５族元素の入射分圧比をさらに
高くすると、同一ドーピングレベルで比較したＢｅドー
プ多結晶ＧａＡｓの抵抗率はさらに低くなった。但し、
基板温度が５５０℃程度では粒径が１００ｎｍと多少大
きくなるが、実用上それほど問題なく使用することがで
きる。また、入射分圧比は５０から５００が望ましい
が、２０以上でも低抵抗の化合物多結晶半導体層を得る
ことができる。
験結果で、ＳｉＯ2膜４００ｎｍ上に基板温度４５０
℃、３族元素に対する５族元素の入射分圧比を５０とし
た分子線エピタキシー法によりアンドープ多結晶ＧａＡ
ｓ層３０ｎｍを形成後、同一条件でＢｅドープ多結晶Ｇ
ａＡｓ層１００ｎｍを作製した場合の、抵抗率のドーピ
ングレベル依存性を示している。抵抗率はドーピングレ
ベルとともに減少したが、その減少率はドーピングレベ
ル２×１０20／ｃｍ3付近を境に異った傾向を示した。
ｐ型多結晶ＧａＡｓの粒径は３０−５０ｎｍ程度で１０
０ｎｍ以下の条件を満足し、Ｂｅのドーピングレベルが
４×１０20／ｃｍ3を越えると抵抗率が０．０４Ωｃｍ
以下となった。また、基板温度をさらに低くするか、あ
るいは３族元素に対する５族元素の入射分圧比をさらに
高くすると、同一ドーピングレベルで比較したＢｅドー
プ多結晶ＧａＡｓの抵抗率はさらに低くなった。但し、
基板温度が５５０℃程度では粒径が１００ｎｍと多少大
きくなるが、実用上それほど問題なく使用することがで
きる。また、入射分圧比は５０から５００が望ましい
が、２０以上でも低抵抗の化合物多結晶半導体層を得る
ことができる。
【００２６】なお、図４では分子線エピタキシー法によ
り作製したＢｅドープ多結晶ＧａＡｓ層の場合のみ示し
たが、有機金属気相エピタキシー法あるいは有機金属分
子線エピタキシー法により作製したＣドープ多結晶Ｇａ
Ａｓ層の場合も、基板温度４５０℃以下、３族元素に対
する５族元素の入射分圧比を５０以上とすれば、Ｂｅド
ープ多結晶ＧａＡｓ層とほぼ同一の結果の得られること
がわかった。
り作製したＢｅドープ多結晶ＧａＡｓ層の場合のみ示し
たが、有機金属気相エピタキシー法あるいは有機金属分
子線エピタキシー法により作製したＣドープ多結晶Ｇａ
Ａｓ層の場合も、基板温度４５０℃以下、３族元素に対
する５族元素の入射分圧比を５０以上とすれば、Ｂｅド
ープ多結晶ＧａＡｓ層とほぼ同一の結果の得られること
がわかった。
【００２７】また、ベース電極引出し領域と絶縁膜との
間に、ｎ型あるいは不純物濃度が１×１０17／ｃｍ3を
越えないｐ型の半導体層を少くとも３０ｎｍ設けること
で多結晶粒界の不連続に起因した抵抗率の増大という問
題を避けることができる。これも今回新たに見出した実
験結果に基づいており、図４を用いて説明する。図４の
黒丸はＳｉＯ2膜上にアンドープ多結晶ＧａＡｓ層（バ
ッファ層）を形成せずに直接Ｂｅドープ多結晶ＧａＡｓ
層１００ｎｍを、基板温度４５０℃、３族元素に対する
５族元素の入射分圧比を５０−２００とした分子線エピ
タキシー法により作製した場合の結果である。３族元素
に対する５族元素の入射分圧比が高いほど抵抗率は低く
なったが、それでもアンドープ多結晶ＧａＡｓ層のある
場合に比較して高抵抗であった。これは多結晶の粒径が
多結晶層膜厚の半分程度であるために、多結晶粒間に存
在する空間による抵抗率の増大が観察されやすくなった
ためと考えられる。この傾向は多結晶層厚が１００ｎｍ
よりも薄くなると、さらに顕著となった。しかし、図４
に白丸で示すようにベース電極引出し領域と絶縁膜との
間にアンドープ多結晶ＧａＡｓ層が少くとも３０ｎｍ存
在するだけで本問題は解決できることが明らかとなっ
た。また、上記アンドープ多結晶ＧａＡｓ層の代わり
に、不純物としてＳｉを含んだ膜厚３０ｎｍ以上のｎ型
多結晶半導体層、あるいはＢｅ濃度が１×１０17／ｃｍ
3を越えない膜厚３０ｎｍ以上のｐ型多結晶半導体層を
用いても同様な効果のあることが確認された。ここで、
ｐ型多結晶半導体を用いる場合にキャリア濃度の上限を
設定したのは、真性領域におけるベース層幅の増大によ
る遮断周波数低下を避けるためである。
間に、ｎ型あるいは不純物濃度が１×１０17／ｃｍ3を
越えないｐ型の半導体層を少くとも３０ｎｍ設けること
で多結晶粒界の不連続に起因した抵抗率の増大という問
題を避けることができる。これも今回新たに見出した実
験結果に基づいており、図４を用いて説明する。図４の
黒丸はＳｉＯ2膜上にアンドープ多結晶ＧａＡｓ層（バ
ッファ層）を形成せずに直接Ｂｅドープ多結晶ＧａＡｓ
層１００ｎｍを、基板温度４５０℃、３族元素に対する
５族元素の入射分圧比を５０−２００とした分子線エピ
タキシー法により作製した場合の結果である。３族元素
に対する５族元素の入射分圧比が高いほど抵抗率は低く
なったが、それでもアンドープ多結晶ＧａＡｓ層のある
場合に比較して高抵抗であった。これは多結晶の粒径が
多結晶層膜厚の半分程度であるために、多結晶粒間に存
在する空間による抵抗率の増大が観察されやすくなった
ためと考えられる。この傾向は多結晶層厚が１００ｎｍ
よりも薄くなると、さらに顕著となった。しかし、図４
に白丸で示すようにベース電極引出し領域と絶縁膜との
間にアンドープ多結晶ＧａＡｓ層が少くとも３０ｎｍ存
在するだけで本問題は解決できることが明らかとなっ
た。また、上記アンドープ多結晶ＧａＡｓ層の代わり
に、不純物としてＳｉを含んだ膜厚３０ｎｍ以上のｎ型
多結晶半導体層、あるいはＢｅ濃度が１×１０17／ｃｍ
3を越えない膜厚３０ｎｍ以上のｐ型多結晶半導体層を
用いても同様な効果のあることが確認された。ここで、
ｐ型多結晶半導体を用いる場合にキャリア濃度の上限を
設定したのは、真性領域におけるベース層幅の増大によ
る遮断周波数低下を避けるためである。
【００２８】さらに、ベース電極引出し領域における禁
制帯幅の最小値をベース領域における禁制帯幅の最小値
よりも小さくすることにより、ベース領域と同一の禁制
帯幅を有する半導体層をベース電極引出し領域に用いた
場合に比較して、ベース電極引出し領域におけるキャリ
ア密度および移動度がともに増大、すなわちベース抵抗
がさらに低減し、最大発振周波数がさらに増大した、超
高速ヘテロ接合バイポーラトランジスタを提供できる効
果もある。
制帯幅の最小値をベース領域における禁制帯幅の最小値
よりも小さくすることにより、ベース領域と同一の禁制
帯幅を有する半導体層をベース電極引出し領域に用いた
場合に比較して、ベース電極引出し領域におけるキャリ
ア密度および移動度がともに増大、すなわちベース抵抗
がさらに低減し、最大発振周波数がさらに増大した、超
高速ヘテロ接合バイポーラトランジスタを提供できる効
果もある。
【００２９】さらに、エミッタ領域を単結晶領域と多結
晶領域とから構成し、エミッタ電極を該単結晶領域およ
び該多結晶領域の両領域に接するようすることにより、
単結晶エミッタ領域の面積をエミッタ電極面積よりも小
さくできるため、エミッタ領域の微細化が容易になる効
果がある。これは、３−５族化合物多結晶半導体にｎ型
不純物を高濃度に添加しても低抵抗化しにくく、エミッ
タ電流は主にエミッタ単結晶領域を流れることに起因す
る効果である。
晶領域とから構成し、エミッタ電極を該単結晶領域およ
び該多結晶領域の両領域に接するようすることにより、
単結晶エミッタ領域の面積をエミッタ電極面積よりも小
さくできるため、エミッタ領域の微細化が容易になる効
果がある。これは、３−５族化合物多結晶半導体にｎ型
不純物を高濃度に添加しても低抵抗化しにくく、エミッ
タ電流は主にエミッタ単結晶領域を流れることに起因す
る効果である。
【００３０】以上、ベース電極引出し領域の形成を基板
温度４５０℃以下、３族元素に対する５族元素の入射分
圧比を５０以上とした分子線エピタキシー法、有機金属
気相エピタキシー法、有機金属分子線エピタキシー法の
いずれかにより行う場合の説明を行ったが、上記ベース
電極引出し領域と絶縁膜の間に少くとも１分子層の半導
体を分子線エピタキシー法により形成し、該ベース電極
引出し領域を基板温度４５０℃以下、３族元素に対する
５族元素の入射分圧比を５０以上とした有機金属気相エ
ピタキシー法あるいは有機金属分子線エピタキシー法に
より形成するようにしても全く同様な効果が得られる。
ベース電極引出し領域と絶縁膜の間に少くとも１分子層
の半導体を分子線エピタキシー法により形成するように
したのは、有機金属気相エピタキシー法あるいは有機金
属分子線エピタキシー法では絶縁膜上への半導体層の均
一な成長が困難であるためで、上記少くとも１分子層の
半導体があればそれを核にして有機金属気相エピタキシ
ー法あるいは有機金属分子線エピタキシー法により多結
晶半導体層の成長が行えることになる。
温度４５０℃以下、３族元素に対する５族元素の入射分
圧比を５０以上とした分子線エピタキシー法、有機金属
気相エピタキシー法、有機金属分子線エピタキシー法の
いずれかにより行う場合の説明を行ったが、上記ベース
電極引出し領域と絶縁膜の間に少くとも１分子層の半導
体を分子線エピタキシー法により形成し、該ベース電極
引出し領域を基板温度４５０℃以下、３族元素に対する
５族元素の入射分圧比を５０以上とした有機金属気相エ
ピタキシー法あるいは有機金属分子線エピタキシー法に
より形成するようにしても全く同様な効果が得られる。
ベース電極引出し領域と絶縁膜の間に少くとも１分子層
の半導体を分子線エピタキシー法により形成するように
したのは、有機金属気相エピタキシー法あるいは有機金
属分子線エピタキシー法では絶縁膜上への半導体層の均
一な成長が困難であるためで、上記少くとも１分子層の
半導体があればそれを核にして有機金属気相エピタキシ
ー法あるいは有機金属分子線エピタキシー法により多結
晶半導体層の成長が行えることになる。
【００３１】さらに、コレクタ層の形成に関して、
（ａ）単結晶半導体基板上に絶縁膜パタンを形成後、絶
縁膜の存在しない領域のみに第２導電型あるいは不純物
濃度が１×１０17／ｃｍ3を越えない第１導電型の半導
体層からなるコレクタ層を選択的にエピタキシャル成長
する工程、および該コレクタ層上への絶縁膜の堆積およ
びエッチングによる表面の平坦化工程、（ｂ）単結晶基
板全面に形成したコレクタ層を該基板とのなす角が鋭角
となる側面を有する形状に加工する工程、および絶縁膜
の堆積およびエッチングによる表面の平坦化工程、ある
いは（ｃ）単結晶半導体基板上に、該基板とのなす角が
鋭角となる側面を有する絶縁膜パタンを形成後、コレク
タ層を該単結晶半導体基板上ならびに該絶縁膜上に形成
する工程を有する製造方法とすることで、ベース電極引
出し領域付近での断線等の問題なく、超高速ヘテロ接合
バイポーラトランジスタを作製することが可能となる。
すなわち、上記（ａ）では、コレクタ層の選択エピタキ
シャル成長の際に出現する｛１１１｝面等の（１００）
基板面から傾斜した半導体斜面と垂直加工した絶縁膜側
面との間の空間に新たに絶縁膜を充填することで、該空
間にベース層半導体が堆積してベース・コレクタ間の短
絡や断線を生じる問題が防止できる。上記（ｂ）では上
記（ａ）で見られたコレクタ層と絶縁膜との空間を作製
せずにコレクタ層側面を絶縁膜で埋め込むことができる
ので、ベース・コレクタ間の短絡や断線といった問題を
防止できる。また、上記（ｃ）では、絶縁膜パタン側面
と基板とのなす角を鋭角とすることで、ベース電極引出
し領域付近での断線の問題を回避できる効果がある。
（ａ）単結晶半導体基板上に絶縁膜パタンを形成後、絶
縁膜の存在しない領域のみに第２導電型あるいは不純物
濃度が１×１０17／ｃｍ3を越えない第１導電型の半導
体層からなるコレクタ層を選択的にエピタキシャル成長
する工程、および該コレクタ層上への絶縁膜の堆積およ
びエッチングによる表面の平坦化工程、（ｂ）単結晶基
板全面に形成したコレクタ層を該基板とのなす角が鋭角
となる側面を有する形状に加工する工程、および絶縁膜
の堆積およびエッチングによる表面の平坦化工程、ある
いは（ｃ）単結晶半導体基板上に、該基板とのなす角が
鋭角となる側面を有する絶縁膜パタンを形成後、コレク
タ層を該単結晶半導体基板上ならびに該絶縁膜上に形成
する工程を有する製造方法とすることで、ベース電極引
出し領域付近での断線等の問題なく、超高速ヘテロ接合
バイポーラトランジスタを作製することが可能となる。
すなわち、上記（ａ）では、コレクタ層の選択エピタキ
シャル成長の際に出現する｛１１１｝面等の（１００）
基板面から傾斜した半導体斜面と垂直加工した絶縁膜側
面との間の空間に新たに絶縁膜を充填することで、該空
間にベース層半導体が堆積してベース・コレクタ間の短
絡や断線を生じる問題が防止できる。上記（ｂ）では上
記（ａ）で見られたコレクタ層と絶縁膜との空間を作製
せずにコレクタ層側面を絶縁膜で埋め込むことができる
ので、ベース・コレクタ間の短絡や断線といった問題を
防止できる。また、上記（ｃ）では、絶縁膜パタン側面
と基板とのなす角を鋭角とすることで、ベース電極引出
し領域付近での断線の問題を回避できる効果がある。
【００３２】次に、上記面発光レーザの場合、ｎ型単結
晶半導体基板上に、ｎ型半導体分布ブラッグ反射層、半
導体活性層、およびｐ型半導体分布ブラッグ反射層を順
次積層した領域と絶縁膜を堆積した領域を形成し、該両
領域の接続を不純物としてＢｅあるいはＣを少くとも４
×１０20／ｃｍ3含有し、基板温度４５０℃以下、３族
元素に対する５族元素の入射分圧比を５０以上とした分
子線エピタキシー法、有機金属気相エピタキシー法、あ
るいは有機金属分子線エピタキシー法のいずれかにより
形成した３−５族化合物多結晶半導体層により行うこと
で、酸素イオン打込みを用いない完全電流狭窄構造が実
現でき、面発光レーザの特性が大幅に向上する効果があ
る。
晶半導体基板上に、ｎ型半導体分布ブラッグ反射層、半
導体活性層、およびｐ型半導体分布ブラッグ反射層を順
次積層した領域と絶縁膜を堆積した領域を形成し、該両
領域の接続を不純物としてＢｅあるいはＣを少くとも４
×１０20／ｃｍ3含有し、基板温度４５０℃以下、３族
元素に対する５族元素の入射分圧比を５０以上とした分
子線エピタキシー法、有機金属気相エピタキシー法、あ
るいは有機金属分子線エピタキシー法のいずれかにより
形成した３−５族化合物多結晶半導体層により行うこと
で、酸素イオン打込みを用いない完全電流狭窄構造が実
現でき、面発光レーザの特性が大幅に向上する効果があ
る。
【００３３】また、上記ヘテロ絶縁ゲート電界効果トラ
ンジスタの場合、単結晶半導体基板上に、ｐ型半導体チ
ャネル層、キャリア濃度が１×１０17／ｃｍ3以下で該
チャネル層を形成する半導体よりも禁制帯幅の大きな半
導体からなるバリア層、ならびに不純物としてＢｅある
いはＣを少くとも４×１０20／ｃｍ3含有し、分子線エ
ピタキシー法あるいは有機金属気相エピタキシー法によ
り形成したｐ型３−５族化合物多結晶半導体からなるゲ
ート電極を超高真空下または高純度水素雰囲気下におけ
る一貫プロセスにより作製するようにすることで、該バ
リア層と該ゲート電極との間の界面準位密度が低減し、
素子作製条件による該界面準位密度のばらつきも低減す
る効果がある。さらに、ゲート電極が半導体であるた
め、金属に比較して微細加工が可能となり、素子の高集
積化が容易になる効果もある。
ンジスタの場合、単結晶半導体基板上に、ｐ型半導体チ
ャネル層、キャリア濃度が１×１０17／ｃｍ3以下で該
チャネル層を形成する半導体よりも禁制帯幅の大きな半
導体からなるバリア層、ならびに不純物としてＢｅある
いはＣを少くとも４×１０20／ｃｍ3含有し、分子線エ
ピタキシー法あるいは有機金属気相エピタキシー法によ
り形成したｐ型３−５族化合物多結晶半導体からなるゲ
ート電極を超高真空下または高純度水素雰囲気下におけ
る一貫プロセスにより作製するようにすることで、該バ
リア層と該ゲート電極との間の界面準位密度が低減し、
素子作製条件による該界面準位密度のばらつきも低減す
る効果がある。さらに、ゲート電極が半導体であるた
め、金属に比較して微細加工が可能となり、素子の高集
積化が容易になる効果もある。
【００３４】以上述べたように、化合物多結晶半導体を
低抵抗導電製材料として用いることにより、上記半導体
装置に限らず他の各種半導体装置においても高性能化を
達成することができる。特に、絶縁膜上に低抵抗化合物
多結晶半導体を形成することにより、より大きな効果が
えられる。
低抵抗導電製材料として用いることにより、上記半導体
装置に限らず他の各種半導体装置においても高性能化を
達成することができる。特に、絶縁膜上に低抵抗化合物
多結晶半導体を形成することにより、より大きな効果が
えられる。
【００３５】また、上記他の目的を達成するために、上
記ヘテロ接合バイポーラトランジスタおよび上記ヘテロ
絶縁ゲート電界効果トランジスタをトランジスタ全部あ
るいは少なくとも差動増幅回路部にのみ用いて電子回路
を構成するようにすることで、超高速動作可能な電子回
路が供給できる効果がある。さらに、該ヘテロ絶縁ゲー
ト電界効果トランジスタをトランジスタを用いた電子回
路の場合、ゲート電極に用いた３−５族化合物多結晶半
導体を配線としても用いることが可能となり、従来の金
属による配線工程を簡略化し、製造コストを低減できる
効果もある。
記ヘテロ接合バイポーラトランジスタおよび上記ヘテロ
絶縁ゲート電界効果トランジスタをトランジスタ全部あ
るいは少なくとも差動増幅回路部にのみ用いて電子回路
を構成するようにすることで、超高速動作可能な電子回
路が供給できる効果がある。さらに、該ヘテロ絶縁ゲー
ト電界効果トランジスタをトランジスタを用いた電子回
路の場合、ゲート電極に用いた３−５族化合物多結晶半
導体を配線としても用いることが可能となり、従来の金
属による配線工程を簡略化し、製造コストを低減できる
効果もある。
【００３６】
【実施例】（実施例１）以下本発明の第１の実施例を図
１を用いて説明する。図１はベース電極が多結晶領域の
みに接する場合のＡｌＧａＡｓ／ＧａＡｓヘテロ接合バ
イポーラトランジスタの縦断面構造図である。単結晶半
導体基板１としてＧａＡｓ（１００）基板を用い、サブ
コレクタ層として高ドープｎ型ＧａＡｓ層２（Ｓｉ濃度
＝５×１０18／ｃｍ3、膜厚＝５００ｎｍ）、コレクタ
層としてｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×１０
16／ｃｍ3、膜厚＝４００ｎｍ）、ベース層として高ド
ープｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃ
ｍ3、膜厚＝１００ｎｍ）、ベース層不純物Ｂｅの拡散
吸収層（スペーサ層）としてアンドープＧａＡｓ層７
（膜厚＝５０ｎｍ）、エミッタ層としてｎ型ドープＡｌ
ＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１
×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、エミッタオー
ミック接触形成用のキャップ層として高ドープｎ型Ｇａ
Ａｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２０
０ｎｍ）をトランジスタの真性部分に備えており、寄生
コレクタ領域にＳｉＯ2膜４（膜厚４００ｎｍ）、ベー
ス電極引出し領域には高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
を有している。エミッタ電極１０およびコレクタ電極１
２にはＡｕＧｅ（膜厚＝２００ｎｍ）を、ベース電極１
１にはＡｕＺｎ（膜厚＝２００ｎｍ）を用いた。
１を用いて説明する。図１はベース電極が多結晶領域の
みに接する場合のＡｌＧａＡｓ／ＧａＡｓヘテロ接合バ
イポーラトランジスタの縦断面構造図である。単結晶半
導体基板１としてＧａＡｓ（１００）基板を用い、サブ
コレクタ層として高ドープｎ型ＧａＡｓ層２（Ｓｉ濃度
＝５×１０18／ｃｍ3、膜厚＝５００ｎｍ）、コレクタ
層としてｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×１０
16／ｃｍ3、膜厚＝４００ｎｍ）、ベース層として高ド
ープｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃ
ｍ3、膜厚＝１００ｎｍ）、ベース層不純物Ｂｅの拡散
吸収層（スペーサ層）としてアンドープＧａＡｓ層７
（膜厚＝５０ｎｍ）、エミッタ層としてｎ型ドープＡｌ
ＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１
×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、エミッタオー
ミック接触形成用のキャップ層として高ドープｎ型Ｇａ
Ａｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２０
０ｎｍ）をトランジスタの真性部分に備えており、寄生
コレクタ領域にＳｉＯ2膜４（膜厚４００ｎｍ）、ベー
ス電極引出し領域には高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
を有している。エミッタ電極１０およびコレクタ電極１
２にはＡｕＧｅ（膜厚＝２００ｎｍ）を、ベース電極１
１にはＡｕＺｎ（膜厚＝２００ｎｍ）を用いた。
【００３７】本実施例によれば、寄生コレクタ領域に比
誘電率の低いＳｉＯ2膜を、ベース電極引出し領域にＢ
ｅ濃度が４×１０20／ｃｍ3以上のＧａＡｓ多結晶層を
用いたことにより、従来構造に比較してベース抵抗の顕
著な増大を伴わずに、ベース・コレクタ間寄生容量を約
１／３に低減できる結果、最大発振周波数を従来の１．
７倍程度にできる効果があった。
誘電率の低いＳｉＯ2膜を、ベース電極引出し領域にＢ
ｅ濃度が４×１０20／ｃｍ3以上のＧａＡｓ多結晶層を
用いたことにより、従来構造に比較してベース抵抗の顕
著な増大を伴わずに、ベース・コレクタ間寄生容量を約
１／３に低減できる結果、最大発振周波数を従来の１．
７倍程度にできる効果があった。
【００３８】また、コレクタ領域幅を広げてベース電極
が多結晶・単結晶両領域に接するような構造を有するヘ
テロ接合バイポーラトランジスタを図２に示す。ここ
で、図２において図１と同じ符号は同じ構成要素を意味
する。本構造とすることにより、図１に示したヘテロ接
合バイポーラトランジスタに比較してベース・コレクタ
間寄生容量は数％増大するが、ベース電極の接触抵抗が
低減するためほぼ同等の特性が得られた。
が多結晶・単結晶両領域に接するような構造を有するヘ
テロ接合バイポーラトランジスタを図２に示す。ここ
で、図２において図１と同じ符号は同じ構成要素を意味
する。本構造とすることにより、図１に示したヘテロ接
合バイポーラトランジスタに比較してベース・コレクタ
間寄生容量は数％増大するが、ベース電極の接触抵抗が
低減するためほぼ同等の特性が得られた。
【００３９】（実施例２）次に、本願発明に係る化合物
多結晶半導体を用いた他の断面構造を有するＡｌＧａＡ
ｓ／ＧａＡｓヘテロ接合バイポーラトランジスタについ
て図５を用いて説明する。
多結晶半導体を用いた他の断面構造を有するＡｌＧａＡ
ｓ／ＧａＡｓヘテロ接合バイポーラトランジスタについ
て図５を用いて説明する。
【００４０】図５に示したヘテロ接合バイポーラトラン
ジスタでは図１のそれにおける高ドープｐ型ＧａＡｓ層
５、高ドープｐ型多結晶ＧａＡｓ層６の膜厚を１００ｎ
ｍから７０ｎｍに低減し、ＳｉＯ2膜４と層５および層
６の間に、ｎ型ドープＧａＡｓ層１４（Ｓｉ濃度＝５×
１０16／ｃｍ3、膜厚＝３０ｎｍ）、ｎ型ドープ多結晶
ＧａＡｓ層１５（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚
＝３０ｎｍ）を設けている。その他の層構造は図１のヘ
テロ接合バイポーラトランジスタと同一の構造である。
ジスタでは図１のそれにおける高ドープｐ型ＧａＡｓ層
５、高ドープｐ型多結晶ＧａＡｓ層６の膜厚を１００ｎ
ｍから７０ｎｍに低減し、ＳｉＯ2膜４と層５および層
６の間に、ｎ型ドープＧａＡｓ層１４（Ｓｉ濃度＝５×
１０16／ｃｍ3、膜厚＝３０ｎｍ）、ｎ型ドープ多結晶
ＧａＡｓ層１５（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚
＝３０ｎｍ）を設けている。その他の層構造は図１のヘ
テロ接合バイポーラトランジスタと同一の構造である。
【００４１】本実施例によれば、ベース電極引出し領域
の厚さが７０ｎｍと薄くても、絶縁膜上にバッファ層が
３０ｎｍ存在しているので、多結晶粒界の不連続に起因
したベース抵抗の増大をもたらさずにベース層幅を薄く
できるとともに、寄生コレクタ領域に比誘電率の低いＳ
ｉＯ2膜を用いてベース・コレクタ間寄生容量を低減す
ることができるため、遮断周波数と最大発振周波数のと
もに高い超高速ヘテロ接合バイポーラトランジスタを実
現できる効果があった。
の厚さが７０ｎｍと薄くても、絶縁膜上にバッファ層が
３０ｎｍ存在しているので、多結晶粒界の不連続に起因
したベース抵抗の増大をもたらさずにベース層幅を薄く
できるとともに、寄生コレクタ領域に比誘電率の低いＳ
ｉＯ2膜を用いてベース・コレクタ間寄生容量を低減す
ることができるため、遮断周波数と最大発振周波数のと
もに高い超高速ヘテロ接合バイポーラトランジスタを実
現できる効果があった。
【００４２】（実施例３）以下本発明の第３の実施例を
図６を用いて説明する。図６は他の構造を有するＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタで
あり、図１に示したヘテロ接合バイポーラトランジスタ
における高ドープｐ型多結晶ＧａＡｓ層６上に、層６よ
りも禁制帯幅の小さな高ドープ多結晶ＧａＡｓＳｂ層１
６（ＧａＳｂモル比＝０．８、Ｃ濃度＝４×１０20／ｃ
ｍ3、膜厚＝２００ｎｍ）をベース電極引出し領域の一
部として有している。その他の層構造は図１と同一であ
る。
図６を用いて説明する。図６は他の構造を有するＡｌＧ
ａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタで
あり、図１に示したヘテロ接合バイポーラトランジスタ
における高ドープｐ型多結晶ＧａＡｓ層６上に、層６よ
りも禁制帯幅の小さな高ドープ多結晶ＧａＡｓＳｂ層１
６（ＧａＳｂモル比＝０．８、Ｃ濃度＝４×１０20／ｃ
ｍ3、膜厚＝２００ｎｍ）をベース電極引出し領域の一
部として有している。その他の層構造は図１と同一であ
る。
【００４３】本実施例によれば、ベース電極引出し領域
の禁制帯幅の最小値（室温で約０．７ｅＶ）をベース層
の禁制帯幅の最小値（室温で約１．４３ｅＶ）よりも小
さくできるため、ベース電極引出し領域におけるキャリ
ア密度および移動度が増大し、ベース抵抗が実施例１よ
りもさらに低減し、超高速ヘテロ接合バイポーラトラン
ジスタを実現できた。
の禁制帯幅の最小値（室温で約０．７ｅＶ）をベース層
の禁制帯幅の最小値（室温で約１．４３ｅＶ）よりも小
さくできるため、ベース電極引出し領域におけるキャリ
ア密度および移動度が増大し、ベース抵抗が実施例１よ
りもさらに低減し、超高速ヘテロ接合バイポーラトラン
ジスタを実現できた。
【００４４】なお、本実施例では層１６に多結晶ＧａＡ
ｓＳｂ（ＧａＳｂモル比＝０．８）を用いたが、混晶組
成はこの通りでなくてもよく、またＧａＡｓＳｂの代わ
りにＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯
幅の小さな他の半導体の多結晶を用いてもよい。
ｓＳｂ（ＧａＳｂモル比＝０．８）を用いたが、混晶組
成はこの通りでなくてもよく、またＧａＡｓＳｂの代わ
りにＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯
幅の小さな他の半導体の多結晶を用いてもよい。
【００４５】（実施例４）以下本発明の第４の実施例を
図７を用いて説明する。図７はＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタの縦断面構造図であ
る。図７に示したヘテロ接合バイポーラトランジスタで
は図１における高ドープｐ型多結晶ＧａＡｓ層６とＳｉ
Ｏ2膜４の間にｎ型ドープ多結晶ＧａＡｓ層１７（Ｓｉ
濃度＝５×１０16／ｃｍ3、膜厚＝４００ｎｍ）が存在
した構造で、ＳｉＯ2膜側面は基板に対して鋭角をなし
ている。容量測定の結果、層１７のキャリアは空乏化し
てベース・コレクタ間寄生容量は図１の場合の約４／
５、従来技術の約４／１５に低減することがわかった。
図７を用いて説明する。図７はＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタの縦断面構造図であ
る。図７に示したヘテロ接合バイポーラトランジスタで
は図１における高ドープｐ型多結晶ＧａＡｓ層６とＳｉ
Ｏ2膜４の間にｎ型ドープ多結晶ＧａＡｓ層１７（Ｓｉ
濃度＝５×１０16／ｃｍ3、膜厚＝４００ｎｍ）が存在
した構造で、ＳｉＯ2膜側面は基板に対して鋭角をなし
ている。容量測定の結果、層１７のキャリアは空乏化し
てベース・コレクタ間寄生容量は図１の場合の約４／
５、従来技術の約４／１５に低減することがわかった。
【００４６】本実施例によれば、寄生コレクタ領域に絶
縁膜とともに空乏化した半導体層も用いるので、ベース
・コレクタ間寄生容量を絶縁膜のみの場合に比較してさ
らに低減でき、最大発振周波数をさらに高くできる効果
があった。
縁膜とともに空乏化した半導体層も用いるので、ベース
・コレクタ間寄生容量を絶縁膜のみの場合に比較してさ
らに低減でき、最大発振周波数をさらに高くできる効果
があった。
【００４７】（実施例５）以下本発明の第５の実施例を
図８を用いて説明する。図８は他のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの縦断面構造図
である。図８では図１におけるコレクタ領域幅を狭くし
て、単結晶である層７、８、９の周囲に、アンドープ多
結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドープ多
結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、Ｓ
ｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、高
ドープｎ型多結晶ＧａＡｓ層２０（Ｓｉ濃度＝５×１０
18／ｃｍ3、膜厚＝２００ｎｍ）が存在する構造となっ
ている。種々のエミッタ面積を有するトランジスタの電
流−電圧特性を調べた結果、エミッタ電流はエミッタの
単結晶領域である層７、８、９を主に流れ、層１８、１
９、２０にはほとんど流れないことが明らかとなった。
図８を用いて説明する。図８は他のＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの縦断面構造図
である。図８では図１におけるコレクタ領域幅を狭くし
て、単結晶である層７、８、９の周囲に、アンドープ多
結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドープ多
結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、Ｓ
ｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、高
ドープｎ型多結晶ＧａＡｓ層２０（Ｓｉ濃度＝５×１０
18／ｃｍ3、膜厚＝２００ｎｍ）が存在する構造となっ
ている。種々のエミッタ面積を有するトランジスタの電
流−電圧特性を調べた結果、エミッタ電流はエミッタの
単結晶領域である層７、８、９を主に流れ、層１８、１
９、２０にはほとんど流れないことが明らかとなった。
【００４８】本実施例によれば、エミッタ電極を単結晶
領域と多結晶領域の両方に接するように構成されるた
め、エミッタ単結晶領域の面積をエミッタ面積よりも小
さくできた結果、エミッタ領域の微細化とともに素子全
体の微細化が容易になり、寄生容量の小さな超高速ヘテ
ロ接合バイポーラトランジスタを実現できる効果があっ
た。
領域と多結晶領域の両方に接するように構成されるた
め、エミッタ単結晶領域の面積をエミッタ面積よりも小
さくできた結果、エミッタ領域の微細化とともに素子全
体の微細化が容易になり、寄生容量の小さな超高速ヘテ
ロ接合バイポーラトランジスタを実現できる効果があっ
た。
【００４９】なお、上記実施例１〜５ではＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタを示した
が、ＩｎＡｌＡｓ／ＩｎＧａＡｓやＩｎＰ／ＩｎＧａＡ
ｓ等の他の３−５族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタについても全く同様に適用でき、
その際のベース層不純物はＢｅの代わりにＣでもよい。
また、本実施例では寄生コレクタ領域にＳｉＯ2膜を用
いたが、Ｓｉ3Ｎ4膜等の他の絶縁膜を用いてもよい。さ
らに、本実施例では基板にＧａＡｓ（１００）面を用い
たが、他の材料や他の面方位を用いてもよいのはもちろ
んである。
／ＧａＡｓヘテロ接合バイポーラトランジスタを示した
が、ＩｎＡｌＡｓ／ＩｎＧａＡｓやＩｎＰ／ＩｎＧａＡ
ｓ等の他の３−５族化合物半導体を用いたヘテロ接合バ
イポーラトランジスタについても全く同様に適用でき、
その際のベース層不純物はＢｅの代わりにＣでもよい。
また、本実施例では寄生コレクタ領域にＳｉＯ2膜を用
いたが、Ｓｉ3Ｎ4膜等の他の絶縁膜を用いてもよい。さ
らに、本実施例では基板にＧａＡｓ（１００）面を用い
たが、他の材料や他の面方位を用いてもよいのはもちろ
んである。
【００５０】（実施例６）次に本発明の第１の実施例に
示したＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の第１例を図９〜図１５を用いて
説明する。
示したＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の第１例を図９〜図１５を用いて
説明する。
【００５１】図９〜図１３は、図１に示した縦断面構造
を有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの製造方法の第１例を示す工程図である。
はじめにＧａＡｓ（１００）基板１を硫酸、過酸化水
素、水の混合液からなるエッチング液によりエッチング
し、流水洗浄後分子線エピタキシー装置内に導入する。
Ａｓ4分子線照射下で基板１を５８０℃に加熱して表面
の自然酸化膜を除去し、基板温度５８０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件で高ドープｎ型ＧａＡ
ｓ層２（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝５００
ｎｍ）のエピタキシャル成長を行った。続いて、基板を
分子線エピタキシー装置から取り出し、熱分解化学的気
相分解法によりＳｉＯ2膜４（膜厚＝３００ｎｍ）を堆
積した（図９）。
を有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの製造方法の第１例を示す工程図である。
はじめにＧａＡｓ（１００）基板１を硫酸、過酸化水
素、水の混合液からなるエッチング液によりエッチング
し、流水洗浄後分子線エピタキシー装置内に導入する。
Ａｓ4分子線照射下で基板１を５８０℃に加熱して表面
の自然酸化膜を除去し、基板温度５８０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件で高ドープｎ型ＧａＡ
ｓ層２（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝５００
ｎｍ）のエピタキシャル成長を行った。続いて、基板を
分子線エピタキシー装置から取り出し、熱分解化学的気
相分解法によりＳｉＯ2膜４（膜厚＝３００ｎｍ）を堆
積した（図９）。
【００５２】ホトリソグラフィーおよびドライエッチン
グによるＳｉＯ2膜の垂直加工後、基板を有機金属気相
エピタキシー装置内に導入し、ｎ型ドープＧａＡｓ層３
（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝４００ｎｍ）
の選択エピタキシャル成長を行った（図１０）。続い
て、塗布絶縁膜２１（膜厚＝２μｍ）を塗布して表面の
平坦化を行った後に、ドライエッチングにより層３表面
の面出しを行った（図１１）。
グによるＳｉＯ2膜の垂直加工後、基板を有機金属気相
エピタキシー装置内に導入し、ｎ型ドープＧａＡｓ層３
（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝４００ｎｍ）
の選択エピタキシャル成長を行った（図１０）。続い
て、塗布絶縁膜２１（膜厚＝２μｍ）を塗布して表面の
平坦化を行った後に、ドライエッチングにより層３表面
の面出しを行った（図１１）。
【００５３】その後、基板を分子線エピタキシー装置内
に再び導入し、Ａｓ4分子線照射下で基板を５８０℃に
加熱して表面の自然酸化膜を除去後、４５０℃に降温し
て、Ｇａに対するＡｓ4の入射分圧比を１００として、
高ドープｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃ
ｍ3、膜厚＝１００ｎｍ）および高ドープｐ型多結晶Ｇ
ａＡｓ層６（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１
００ｎｍ）の同時形成を行い、続いて基板温度４５０
℃、Ｇａに対するＡｓ4の入射分圧比１５の条件でアン
ドープＧａＡｓ層７（膜厚＝５０ｎｍ）とアンドープ多
結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドープＡ
ｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝
１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ドープ
多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、
Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、
高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃ
ｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結晶ＧａＡ
ｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２０
０ｎｍ）それぞれの同時形成を行った（図１２）。
に再び導入し、Ａｓ4分子線照射下で基板を５８０℃に
加熱して表面の自然酸化膜を除去後、４５０℃に降温し
て、Ｇａに対するＡｓ4の入射分圧比を１００として、
高ドープｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃ
ｍ3、膜厚＝１００ｎｍ）および高ドープｐ型多結晶Ｇ
ａＡｓ層６（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１
００ｎｍ）の同時形成を行い、続いて基板温度４５０
℃、Ｇａに対するＡｓ4の入射分圧比１５の条件でアン
ドープＧａＡｓ層７（膜厚＝５０ｎｍ）とアンドープ多
結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドープＡ
ｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝
１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ドープ
多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、
Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、
高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃ
ｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結晶ＧａＡ
ｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２０
０ｎｍ）それぞれの同時形成を行った（図１２）。
【００５４】基板を分子線エピタキシー装置から取り出
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図１３）。
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図１３）。
【００５５】ここで、ベース電極引出し領域の表面出し
エッチングの際に、図１３に示した通りに、層６の表面
を正確に出す必要は必ずしも無い。これは高ドープｐ型
多結晶ＧａＡｓ層６のシート抵抗とベース電極の比接触
抵抗のエッチング深さ依存性を調べた実験結果に基づい
ており、図１４および図１５を用いて説明する。図１４
（ａ）はベース電極引出し領域の表面出しエッチングの
際に層６をオーバーエッチングした場合、図１４（ｂ）
は層１８または層１９の一部を残してエッチングした場
合ののエミッタ・ベース領域付近の拡大図である。層１
８表面からのエッチング深さをｄとすると、ｄ＝ｄｓ
（ｄｓは層１８の膜厚で本実験では７０ｎｍ）のときに
ベース電極引出し領域の表面出しが正確に行われたこと
になる。ベース電極にＡｕＺｎ系のアロイ電極を用い、
ベース層不純物にＢｅを用いた場合の実験結果を図１５
に示したが、−１００ｎｍ＜ｄ＜８０ｎｍ、すなわち図
１４（ａ）における層６のオーバーエッチング深さが８
０ｎｍ以下、あるいは図１４（ｂ）における層１８およ
び層１９のエッチング残し厚さが１００ｎｍ以下であれ
ば、シート抵抗は低いまま維持され、比接触抵抗の増大
もあまり問題とならない程度であることがわかった。こ
のことはベース層不純物にＣを用いてもベース電極にＡ
ｕＺｎ系のアロイ電極を用いれば同様に当てはまり、ベ
ース電極にＷやＡｌ等のノンアロイ系電極を用いる場合
でもベース層不純物にＢｅを用いれば同様に当てはまる
ことが確認された。前者はｐ型不純物Ｚｎの層６への、
後者はＢｅの層１８および層１９への拡散による効果と
考えられる。本実施例ならびに以下に記述するヘテロ接
合バイポーラトランジスタの製造方法を示す他の実施例
における説明図では、簡単のためにベース電極引出し領
域の表面が正確に露出された場合を示すが、それぞれ−
１００ｎｍ＜ｄ＜８０ｎｍの許容範囲を含むものであ
る。
エッチングの際に、図１３に示した通りに、層６の表面
を正確に出す必要は必ずしも無い。これは高ドープｐ型
多結晶ＧａＡｓ層６のシート抵抗とベース電極の比接触
抵抗のエッチング深さ依存性を調べた実験結果に基づい
ており、図１４および図１５を用いて説明する。図１４
（ａ）はベース電極引出し領域の表面出しエッチングの
際に層６をオーバーエッチングした場合、図１４（ｂ）
は層１８または層１９の一部を残してエッチングした場
合ののエミッタ・ベース領域付近の拡大図である。層１
８表面からのエッチング深さをｄとすると、ｄ＝ｄｓ
（ｄｓは層１８の膜厚で本実験では７０ｎｍ）のときに
ベース電極引出し領域の表面出しが正確に行われたこと
になる。ベース電極にＡｕＺｎ系のアロイ電極を用い、
ベース層不純物にＢｅを用いた場合の実験結果を図１５
に示したが、−１００ｎｍ＜ｄ＜８０ｎｍ、すなわち図
１４（ａ）における層６のオーバーエッチング深さが８
０ｎｍ以下、あるいは図１４（ｂ）における層１８およ
び層１９のエッチング残し厚さが１００ｎｍ以下であれ
ば、シート抵抗は低いまま維持され、比接触抵抗の増大
もあまり問題とならない程度であることがわかった。こ
のことはベース層不純物にＣを用いてもベース電極にＡ
ｕＺｎ系のアロイ電極を用いれば同様に当てはまり、ベ
ース電極にＷやＡｌ等のノンアロイ系電極を用いる場合
でもベース層不純物にＢｅを用いれば同様に当てはまる
ことが確認された。前者はｐ型不純物Ｚｎの層６への、
後者はＢｅの層１８および層１９への拡散による効果と
考えられる。本実施例ならびに以下に記述するヘテロ接
合バイポーラトランジスタの製造方法を示す他の実施例
における説明図では、簡単のためにベース電極引出し領
域の表面が正確に露出された場合を示すが、それぞれ−
１００ｎｍ＜ｄ＜８０ｎｍの許容範囲を含むものであ
る。
【００５６】本実施例によれば、ベース電極引出し領域
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なってもベース抵抗の顕著な増大を伴わずに、ベース・
コレクタ間寄生容量の小さな超高速ヘテロ接合バイポー
ラトランジスタを作製できる効果がある。また、コレク
タ層の選択エピタキシャル成長の際に出現する｛１１
１｝面等の傾斜した半導体斜面と垂直加工した絶縁膜側
面との間の空間に塗布絶縁膜を充填するので、該空間に
ベース層半導体層が堆積してベース・コレクタ間の短絡
や断線を生じる問題なしに、歩留よくヘテロ接合バイポ
ーラトランジスタを作製できる効果もある。
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なってもベース抵抗の顕著な増大を伴わずに、ベース・
コレクタ間寄生容量の小さな超高速ヘテロ接合バイポー
ラトランジスタを作製できる効果がある。また、コレク
タ層の選択エピタキシャル成長の際に出現する｛１１
１｝面等の傾斜した半導体斜面と垂直加工した絶縁膜側
面との間の空間に塗布絶縁膜を充填するので、該空間に
ベース層半導体層が堆積してベース・コレクタ間の短絡
や断線を生じる問題なしに、歩留よくヘテロ接合バイポ
ーラトランジスタを作製できる効果もある。
【００５７】（実施例７）以下第１実施例に示したＡｌ
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
の製造方法の他の例を図１６〜図１８を用いて説明す
る。
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
の製造方法の他の例を図１６〜図１８を用いて説明す
る。
【００５８】図１６〜図１８は図１に示す縦断面構造を
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の第２例を示す工程図である。図
９から図１１までは実施例６と同様である。図１１の状
態の試料を分子線エピタキシー装置内に導入し、Ａｓ4
分子線照射下で５８０℃に加熱して表面の自然酸化膜を
除去後、基板温度４５０℃、Ｇａに対するＡｓ4の入射
分圧比５０の条件でアンドープＧａＡｓ１分子層２２お
よびアンドープ多結晶ＧａＡｓ１分子層２３を同時形成
した（図１６）。なお、層２２および層２３の膜厚は１
分子層以上であれば厚くても構わない。
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の第２例を示す工程図である。図
９から図１１までは実施例６と同様である。図１１の状
態の試料を分子線エピタキシー装置内に導入し、Ａｓ4
分子線照射下で５８０℃に加熱して表面の自然酸化膜を
除去後、基板温度４５０℃、Ｇａに対するＡｓ4の入射
分圧比５０の条件でアンドープＧａＡｓ１分子層２２お
よびアンドープ多結晶ＧａＡｓ１分子層２３を同時形成
した（図１６）。なお、層２２および層２３の膜厚は１
分子層以上であれば厚くても構わない。
【００５９】試料を分子線エピタキシー装置から取り出
し、有機金属気相エピタキシー装置あるいは有機金属分
子線エピタキシー装置へ導入後、基板温度４５０℃、Ｇ
ａに対するＡｓ4の入射分圧比５０の条件で、高ドープ
ｐ型ＧａＡｓ層５（Ｃ濃度＝４×１０20／ｃｍ3、膜厚
＝１００ｎｍ）および高ドープｐ型多結晶ＧａＡｓ層６
（Ｃ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）の
同時形成を行い、続いて基板温度４５０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件でｎ型ドープＡｌＧａ
Ａｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１×１
０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ドープ多結晶
ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、Ｓｉ濃
度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、高ドー
プｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、
膜厚＝２００ｎｍ）と高ドープｎ型多結晶ＧａＡｓ層２
０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２００ｎ
ｍ）のそれぞれの同時形成を行った（図１７）。
し、有機金属気相エピタキシー装置あるいは有機金属分
子線エピタキシー装置へ導入後、基板温度４５０℃、Ｇ
ａに対するＡｓ4の入射分圧比５０の条件で、高ドープ
ｐ型ＧａＡｓ層５（Ｃ濃度＝４×１０20／ｃｍ3、膜厚
＝１００ｎｍ）および高ドープｐ型多結晶ＧａＡｓ層６
（Ｃ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）の
同時形成を行い、続いて基板温度４５０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件でｎ型ドープＡｌＧａ
Ａｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１×１
０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ドープ多結晶
ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、Ｓｉ濃
度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、高ドー
プｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、
膜厚＝２００ｎｍ）と高ドープｎ型多結晶ＧａＡｓ層２
０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２００ｎ
ｍ）のそれぞれの同時形成を行った（図１７）。
【００６０】試料を有機金属気相エピタキシー装置ある
いは有機金属分子線エピタキシー装置から取り出した後
に、ホトリソグラフィーおよびエッチングによりベース
電極引出し領域およびサブコレクタ層の表面出しを行
い、エミッタ電極１０、ベース電極１１、コレクタ電極
１２を形成し、ヘテロ接合バイポーラトランジスタを作
製した（図１８）。
いは有機金属分子線エピタキシー装置から取り出した後
に、ホトリソグラフィーおよびエッチングによりベース
電極引出し領域およびサブコレクタ層の表面出しを行
い、エミッタ電極１０、ベース電極１１、コレクタ電極
１２を形成し、ヘテロ接合バイポーラトランジスタを作
製した（図１８）。
【００６１】本実施例によれば、ベース電極引出し領域
と絶縁膜の間に少くとも１分子層の半導体を分子線エピ
タキシー法により形成するので、絶縁膜上への半導体層
の成長の困難な有機金属気相エピタキシー法や有機金属
分子線エピタキシー法を用いても、絶縁膜上の半導体層
を核として多結晶半導体層の成長が行える。有機金属気
相エピタキシー法や有機金属分子線エピタキシー法を用
いると、分子線エピタキシー法では高濃度ドーピング困
難なＣがｐ型不純物として利用できる。ここで、ＣはＢ
ｅに比較して拡散しにくい不純物であることから、Ｂｅ
拡散吸収層として実施例６で用いた層７および層１８は
不要になるとともに、素子特性の再現性ならびに信頼性
に優れたヘテロ接合バイポーラトランジスタを作製でき
る効果がある。また、コレクタ層の選択エピタキシャル
成長の際に出現する｛１１１｝面等の傾斜した半導体斜
面と垂直加工した絶縁膜側面との間の空間に塗布絶縁膜
を充填するので、該空間にベース層半導体層が堆積して
ベース・コレクタ間の短絡や断線を生じる問題なしに、
歩留よくヘテロ接合バイポーラトランジスタを作製でき
る効果もある。
と絶縁膜の間に少くとも１分子層の半導体を分子線エピ
タキシー法により形成するので、絶縁膜上への半導体層
の成長の困難な有機金属気相エピタキシー法や有機金属
分子線エピタキシー法を用いても、絶縁膜上の半導体層
を核として多結晶半導体層の成長が行える。有機金属気
相エピタキシー法や有機金属分子線エピタキシー法を用
いると、分子線エピタキシー法では高濃度ドーピング困
難なＣがｐ型不純物として利用できる。ここで、ＣはＢ
ｅに比較して拡散しにくい不純物であることから、Ｂｅ
拡散吸収層として実施例６で用いた層７および層１８は
不要になるとともに、素子特性の再現性ならびに信頼性
に優れたヘテロ接合バイポーラトランジスタを作製でき
る効果がある。また、コレクタ層の選択エピタキシャル
成長の際に出現する｛１１１｝面等の傾斜した半導体斜
面と垂直加工した絶縁膜側面との間の空間に塗布絶縁膜
を充填するので、該空間にベース層半導体層が堆積して
ベース・コレクタ間の短絡や断線を生じる問題なしに、
歩留よくヘテロ接合バイポーラトランジスタを作製でき
る効果もある。
【００６２】（実施例８）以下第１実施例に示したＡｌ
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
の製造方法の他の例を図１９〜図２３を用いて説明す
る。
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
の製造方法の他の例を図１９〜図２３を用いて説明す
る。
【００６３】図１９〜図２３は図１に示した縦断面構造
を有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの製造方法の他の例を示す工程図である。
はじめにＧａＡｓ（１００）基板１を硫酸、過酸化水
素、水の混合液からなるエッチング液によりエッチング
し、流水洗浄後分子線エピタキシー装置内に導入する。
Ａｓ4分子線照射下で基板１を５８０℃に加熱して表面
の自然酸化膜を除去し、基板温度５８０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件で高ドープｎ型ＧａＡ
ｓ層２（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝５００
ｎｍ）、ｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×１０
16／ｃｍ3、膜厚＝４００ｎｍ）のエピタキシャル成長
を行った。続いて、試料を分子線エピタキシー装置から
取り出し、ホトリソグラフィーおよびエッチングにより
層３を基板に対して鋭角となる側面を有するように加工
した（図１９）。
を有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの製造方法の他の例を示す工程図である。
はじめにＧａＡｓ（１００）基板１を硫酸、過酸化水
素、水の混合液からなるエッチング液によりエッチング
し、流水洗浄後分子線エピタキシー装置内に導入する。
Ａｓ4分子線照射下で基板１を５８０℃に加熱して表面
の自然酸化膜を除去し、基板温度５８０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件で高ドープｎ型ＧａＡ
ｓ層２（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝５００
ｎｍ）、ｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×１０
16／ｃｍ3、膜厚＝４００ｎｍ）のエピタキシャル成長
を行った。続いて、試料を分子線エピタキシー装置から
取り出し、ホトリソグラフィーおよびエッチングにより
層３を基板に対して鋭角となる側面を有するように加工
した（図１９）。
【００６４】熱分解化学的気相分解法によりＳｉＯ2膜
４（膜厚＝４００ｎｍ）を堆積後、塗布絶縁膜２１（膜
厚＝２μｍ）を塗布して表面の平坦化を行った（図２
０）。続いて、絶縁膜のエッチバックによる層３表面の
露出を行い（図２１）、試料を分子線エピタキシー装置
内に導入した。Ａｓ4分子線照射下で基板を５８０℃に
加熱して表面の自然酸化膜を除去後、４５０℃に降温し
て、Ｇａに対するＡｓ4の入射分圧比を１５０として、
高ドープｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃ
ｍ3、膜厚＝１００ｎｍ）および高ドープｐ型多結晶Ｇ
ａＡｓ層６（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１
００ｎｍ）の同時形成を行い、続いて基板温度４５０
℃、Ｇａに対するＡｓ4の入射分圧比１５の条件でアン
ドープＧａＡｓ層７（膜厚＝５０ｎｍ）とアンドープ多
結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドープＡ
ｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝
１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ドープ
多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、
Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、
高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃ
ｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結晶ＧａＡ
ｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２０
０ｎｍ）のそれぞれの同時形成を行った（図２２）。
４（膜厚＝４００ｎｍ）を堆積後、塗布絶縁膜２１（膜
厚＝２μｍ）を塗布して表面の平坦化を行った（図２
０）。続いて、絶縁膜のエッチバックによる層３表面の
露出を行い（図２１）、試料を分子線エピタキシー装置
内に導入した。Ａｓ4分子線照射下で基板を５８０℃に
加熱して表面の自然酸化膜を除去後、４５０℃に降温し
て、Ｇａに対するＡｓ4の入射分圧比を１５０として、
高ドープｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃ
ｍ3、膜厚＝１００ｎｍ）および高ドープｐ型多結晶Ｇ
ａＡｓ層６（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１
００ｎｍ）の同時形成を行い、続いて基板温度４５０
℃、Ｇａに対するＡｓ4の入射分圧比１５の条件でアン
ドープＧａＡｓ層７（膜厚＝５０ｎｍ）とアンドープ多
結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドープＡ
ｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝
１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ドープ
多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．３、
Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、
高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃ
ｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結晶ＧａＡ
ｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝２０
０ｎｍ）のそれぞれの同時形成を行った（図２２）。
【００６５】試料を分子線エピタキシー装置から取り出
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図２３）。
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図２３）。
【００６６】本実施例によれば、ベース電極引出し領域
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なっても、ベース抵抗の顕著な増大を伴わずに、ベース
・コレクタ間寄生容量の小さな超高速ヘテロ接合バイポ
ーラトランジスタを作製できる効果がある。また、コレ
クタ層側面が基板となす角を鋭角にする工程と、絶縁膜
の堆積とエッチングによる表面の平坦化工程を有するの
で、コレクタ層側面を完全に絶縁膜で埋め込むことがで
き、ベース・コレクタ間の短絡や断線の問題なく、歩留
よくヘテロ接合バイポーラトランジスタを作製できる効
果もある。
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なっても、ベース抵抗の顕著な増大を伴わずに、ベース
・コレクタ間寄生容量の小さな超高速ヘテロ接合バイポ
ーラトランジスタを作製できる効果がある。また、コレ
クタ層側面が基板となす角を鋭角にする工程と、絶縁膜
の堆積とエッチングによる表面の平坦化工程を有するの
で、コレクタ層側面を完全に絶縁膜で埋め込むことがで
き、ベース・コレクタ間の短絡や断線の問題なく、歩留
よくヘテロ接合バイポーラトランジスタを作製できる効
果もある。
【００６７】（実施例９）以下第２実施例に示したＡｌ
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
の製造方法を図９〜図１３、図１６〜図１８および図１
９〜図２３を用いて説明する。
ＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
の製造方法を図９〜図１３、図１６〜図１８および図１
９〜図２３を用いて説明する。
【００６８】図５に示した縦断面構造を有するＡｌＧａ
Ａｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製
造方法は、図１に示した縦断面構造を有するＡｌＧａＡ
ｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製造
方法の第１例（実施例６、図９〜図１３）、第２例（実
施例７、図１６〜図１８）、第３例（実施例８、図１９
〜図２３）と基本的に同じである。本実施例では実施例
６−８において、層５および層６の膜厚を７０ｎｍと
し、それらを絶縁膜上に形成する直前に分子線エピタキ
シー法を用いて基板温度４５０℃、Ｇａに対するＡｓ4
の入射分圧比２００の条件でｎ型ドープＧａＡｓ層１４
（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝３０ｎｍ）お
よびｎ型ドープ多結晶ＧａＡｓ層１５（Ｓｉ濃度＝５×
１０16／ｃｍ3、膜厚＝３０ｎｍ）を同時形成した。
Ａｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製
造方法は、図１に示した縦断面構造を有するＡｌＧａＡ
ｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの製造
方法の第１例（実施例６、図９〜図１３）、第２例（実
施例７、図１６〜図１８）、第３例（実施例８、図１９
〜図２３）と基本的に同じである。本実施例では実施例
６−８において、層５および層６の膜厚を７０ｎｍと
し、それらを絶縁膜上に形成する直前に分子線エピタキ
シー法を用いて基板温度４５０℃、Ｇａに対するＡｓ4
の入射分圧比２００の条件でｎ型ドープＧａＡｓ層１４
（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝３０ｎｍ）お
よびｎ型ドープ多結晶ＧａＡｓ層１５（Ｓｉ濃度＝５×
１０16／ｃｍ3、膜厚＝３０ｎｍ）を同時形成した。
【００６９】本実施例によれば、ベース層５と同時形成
するベース電極引出し領域６の膜厚が７０ｎｍと薄くな
っても、多結晶粒界の不連続に起因した抵抗率の増大と
いった問題が起こらないため、ベース層薄層化による遮
断周波数の増大とベース抵抗の低減による最大発振周波
数の増大を同時に満足する、超高速ヘテロ接合バイポー
ラトランジスタを製造できる効果がある。また、コレク
タ層形成に関して、（ａ）単結晶半導体基板上に絶縁膜
パタンを形成後、絶縁膜の存在しない領域のみに第ｎ型
あるいは不純物濃度が１×１０17／ｃｍ3を越えないｐ
型の半導体層からなるコレクタ層を選択的にエピタキシ
ャル成長する工程、および該コレクタ層上への絶縁膜の
堆積およびエッチングによる表面の平坦化工程を有す
る、あるいは（ｂ）単結晶基板全面に形成したコレクタ
層を該基板とのなす角が鋭角となる側面を有する形状に
加工する工程、ならびに絶縁膜の堆積およびエッチング
による表面の平坦化工程を有する製造方法とすること
で、ベース電極引出し領域付近での断線等の問題なく、
歩留よく超高速ヘテロ接合バイポーラトランジスタを作
製できる効果もある。
するベース電極引出し領域６の膜厚が７０ｎｍと薄くな
っても、多結晶粒界の不連続に起因した抵抗率の増大と
いった問題が起こらないため、ベース層薄層化による遮
断周波数の増大とベース抵抗の低減による最大発振周波
数の増大を同時に満足する、超高速ヘテロ接合バイポー
ラトランジスタを製造できる効果がある。また、コレク
タ層形成に関して、（ａ）単結晶半導体基板上に絶縁膜
パタンを形成後、絶縁膜の存在しない領域のみに第ｎ型
あるいは不純物濃度が１×１０17／ｃｍ3を越えないｐ
型の半導体層からなるコレクタ層を選択的にエピタキシ
ャル成長する工程、および該コレクタ層上への絶縁膜の
堆積およびエッチングによる表面の平坦化工程を有す
る、あるいは（ｂ）単結晶基板全面に形成したコレクタ
層を該基板とのなす角が鋭角となる側面を有する形状に
加工する工程、ならびに絶縁膜の堆積およびエッチング
による表面の平坦化工程を有する製造方法とすること
で、ベース電極引出し領域付近での断線等の問題なく、
歩留よく超高速ヘテロ接合バイポーラトランジスタを作
製できる効果もある。
【００７０】（実施例１０）以下第３実施例に示したＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の例を図２４〜図２７を用いて説明する。
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の例を図２４〜図２７を用いて説明する。
【００７１】図２４〜図２７は図６に示す縦断面構造を
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の例を示す工程図である。図９〜
図１１までは実施例６と同様である。図１１の状態に基
板温度４５０℃、Ｇａに対するＡｓ4の入射分圧比５０
の条件で、分子線エピタキシー法により、高ドープｐ型
ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝
１００ｎｍ）と高ドープｐ型多結晶ＧａＡｓ層６（Ｂｅ
濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）、およ
び高ドープｐ型ＧａＡｓＳｂ層２４（ＧａＳｂモル比＝
０．８、Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝２００
ｎｍ）と高ドープｐ型多結晶ＧａＡｓＳｂ層１６（Ｇａ
Ｓｂモル比＝０．８、Ｂｅ濃度＝４×１０20／ｃｍ3、
膜厚＝２００ｎｍ）の同時形成を行った（図２４）。
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の例を示す工程図である。図９〜
図１１までは実施例６と同様である。図１１の状態に基
板温度４５０℃、Ｇａに対するＡｓ4の入射分圧比５０
の条件で、分子線エピタキシー法により、高ドープｐ型
ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝
１００ｎｍ）と高ドープｐ型多結晶ＧａＡｓ層６（Ｂｅ
濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）、およ
び高ドープｐ型ＧａＡｓＳｂ層２４（ＧａＳｂモル比＝
０．８、Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝２００
ｎｍ）と高ドープｐ型多結晶ＧａＡｓＳｂ層１６（Ｇａ
Ｓｂモル比＝０．８、Ｂｅ濃度＝４×１０20／ｃｍ3、
膜厚＝２００ｎｍ）の同時形成を行った（図２４）。
【００７２】試料を分子線エピタキシー装置から取り出
し、ＳｉＯ2膜２５（膜厚＝１００ｎｍ）の堆積、なら
びにホトリソグラフィーおよびエッチングによる層２
５、層１６、層６の選択的除去を行い（図２５）、続い
てＳｉＯ2側壁２６（最大幅＝０．３μｍ）をＳｉＯ2膜
の堆積およびエッチング工程により形成した。試料を有
機金属気相エピタキシー装置あるいは有機金属分子線エ
ピタキシー装置に移し、基板温度５５０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件でｎ型ドープＡｌＧａ
Ａｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１×１
０18／ｃｍ3、膜厚＝１５０ｎｍ）および高ドープｎ型
ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝
２００ｎｍ）の選択エピタキシャル成長を行った。（図
２６）。試料を有機金属気相エピタキシー装置あるいは
有機金属分子線エピタキシー装置から取り出した後に、
ホトリソグラフィーおよびエッチングによりベース電極
引出し領域およびサブコレクタ層の表面出しを行い、エ
ミッタ電極１０、ベース電極１１、コレクタ電極１２を
形成し、ヘテロ接合バイポーラトランジスタを作製した
（図２７）。
し、ＳｉＯ2膜２５（膜厚＝１００ｎｍ）の堆積、なら
びにホトリソグラフィーおよびエッチングによる層２
５、層１６、層６の選択的除去を行い（図２５）、続い
てＳｉＯ2側壁２６（最大幅＝０．３μｍ）をＳｉＯ2膜
の堆積およびエッチング工程により形成した。試料を有
機金属気相エピタキシー装置あるいは有機金属分子線エ
ピタキシー装置に移し、基板温度５５０℃、Ｇａに対す
るＡｓ4の入射分圧比１５の条件でｎ型ドープＡｌＧａ
Ａｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１×１
０18／ｃｍ3、膜厚＝１５０ｎｍ）および高ドープｎ型
ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝
２００ｎｍ）の選択エピタキシャル成長を行った。（図
２６）。試料を有機金属気相エピタキシー装置あるいは
有機金属分子線エピタキシー装置から取り出した後に、
ホトリソグラフィーおよびエッチングによりベース電極
引出し領域およびサブコレクタ層の表面出しを行い、エ
ミッタ電極１０、ベース電極１１、コレクタ電極１２を
形成し、ヘテロ接合バイポーラトランジスタを作製した
（図２７）。
【００７３】本実施例によれば、ベース電極引出し領域
における禁制帯幅の最小値（室温で約０．７ｅＶ）をベ
ース層の禁制帯幅の最小値（室温で約１．４３ｅＶ）よ
りも小さくできるため、ベース電極引出し領域における
キャリア密度および移動度が増大し、ベース抵抗の低
く、ベース・コレクタ間容量の小さな超高速ヘテロ接合
バイポーラトランジスタを作製できる効果がある。ま
た、また、コレクタ層の選択エピタキシャル成長の際に
出現する｛１１１｝面等の傾斜した半導体斜面と垂直加
工した絶縁膜側面との間の空間に塗布絶縁膜を充填する
ので、該空間にベース層半導体層が堆積してベース・コ
レクタ間の短絡や断線を生じる問題なしに、歩留よくヘ
テロ接合バイポーラトランジスタを作製できる効果もあ
る。
における禁制帯幅の最小値（室温で約０．７ｅＶ）をベ
ース層の禁制帯幅の最小値（室温で約１．４３ｅＶ）よ
りも小さくできるため、ベース電極引出し領域における
キャリア密度および移動度が増大し、ベース抵抗の低
く、ベース・コレクタ間容量の小さな超高速ヘテロ接合
バイポーラトランジスタを作製できる効果がある。ま
た、また、コレクタ層の選択エピタキシャル成長の際に
出現する｛１１１｝面等の傾斜した半導体斜面と垂直加
工した絶縁膜側面との間の空間に塗布絶縁膜を充填する
ので、該空間にベース層半導体層が堆積してベース・コ
レクタ間の短絡や断線を生じる問題なしに、歩留よくヘ
テロ接合バイポーラトランジスタを作製できる効果もあ
る。
【００７４】なお、本実施例では層１６に多結晶ＧａＡ
ｓＳｂ（ＧａＳｂモル比＝０．８）を用いたが、混晶組
成はこの通りでなくてもよく、またＧａＡｓＳｂの代わ
りにＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯
幅の小さな他の半導体の多結晶を用いてもよい。
ｓＳｂ（ＧａＳｂモル比＝０．８）を用いたが、混晶組
成はこの通りでなくてもよく、またＧａＡｓＳｂの代わ
りにＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯
幅の小さな他の半導体の多結晶を用いてもよい。
【００７５】（実施例１１）以下第３実施例に示したＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の他の例を図２８〜図３０を用いて説明す
る。
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の他の例を図２８〜図３０を用いて説明す
る。
【００７６】図２８〜図３０は図６に示した縦断面構造
を有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの製造方法の他の例を示す工程図である。
図９から図１２までは実施例６と同様である。図１２の
状態にＳｉＯ2膜２５（膜厚＝１００ｎｍ）を堆積後、
ホトリソグラフィーおよびエッチングにより層２０、層
１９、層１８の選択的除去を行った（図２８）。その
後、新たにＳｉＯ2膜２５（膜厚＝５００ｎｍ）を堆積
後、ホトリソグラフィーおよびエッチングによりＳｉＯ
2側壁２６（最大幅＝０．３μｍ）の加工を行った（図
２９）。
を有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタの製造方法の他の例を示す工程図である。
図９から図１２までは実施例６と同様である。図１２の
状態にＳｉＯ2膜２５（膜厚＝１００ｎｍ）を堆積後、
ホトリソグラフィーおよびエッチングにより層２０、層
１９、層１８の選択的除去を行った（図２８）。その
後、新たにＳｉＯ2膜２５（膜厚＝５００ｎｍ）を堆積
後、ホトリソグラフィーおよびエッチングによりＳｉＯ
2側壁２６（最大幅＝０．３μｍ）の加工を行った（図
２９）。
【００７７】続いて、試料を有機金属気相エピタキシー
装置あるいは有機金属分子線エピタキシー装置に移し、
基板温度５００℃、Ｇａに対する（Ａｓ4＋Ｓｂ4）の入
射分圧比５０の条件で高ドープｐ型多結晶ＧａＡｓＳｂ
層１６（ＧａＳｂモル比＝０．８、Ｃ濃度＝４×１０20
／ｃｍ3、膜厚＝２００ｎｍ）の選択エピタキシャル成
長を行った。試料を有機金属気相エピタキシー装置ある
いは有機金属分子線エピタキシー装置から取り出した後
に、層２５および層２６の除去を行い、ホトリソグラフ
ィーおよびエッチングによりベース電極引出し領域およ
びサブコレクタ層の表面出しを行い、エミッタ電極１
０、ベース電極１１、コレクタ電極１２を形成し、ヘテ
ロ接合バイポーラトランジスタを作製した（図３０）。
装置あるいは有機金属分子線エピタキシー装置に移し、
基板温度５００℃、Ｇａに対する（Ａｓ4＋Ｓｂ4）の入
射分圧比５０の条件で高ドープｐ型多結晶ＧａＡｓＳｂ
層１６（ＧａＳｂモル比＝０．８、Ｃ濃度＝４×１０20
／ｃｍ3、膜厚＝２００ｎｍ）の選択エピタキシャル成
長を行った。試料を有機金属気相エピタキシー装置ある
いは有機金属分子線エピタキシー装置から取り出した後
に、層２５および層２６の除去を行い、ホトリソグラフ
ィーおよびエッチングによりベース電極引出し領域およ
びサブコレクタ層の表面出しを行い、エミッタ電極１
０、ベース電極１１、コレクタ電極１２を形成し、ヘテ
ロ接合バイポーラトランジスタを作製した（図３０）。
【００７８】本実施例によれば、ベース電極引出し領域
における禁制帯幅の最小値（室温で約０．７ｅＶ）をベ
ース層の禁制帯幅の最小値（室温で約１．４３ｅＶ）よ
りも小さくできるため、ベース電極引出し領域における
キャリア密度および移動度が増大し、ベース抵抗の低
く、ベース・コレクタ間容量の小さな超高速ヘテロ接合
バイポーラトランジスタを作製できる効果がある。ま
た、コレクタ層の選択エピタキシャル成長の際に出現す
る｛１１１｝面等の傾斜した半導体斜面と垂直加工した
絶縁膜側面との間の空間に塗布絶縁膜を充填するので、
該空間にベース層半導体層が堆積してベース・コレクタ
間の短絡や断線を生じる問題なしに、歩留よくヘテロ接
合バイポーラトランジスタを作製できる効果もある。
における禁制帯幅の最小値（室温で約０．７ｅＶ）をベ
ース層の禁制帯幅の最小値（室温で約１．４３ｅＶ）よ
りも小さくできるため、ベース電極引出し領域における
キャリア密度および移動度が増大し、ベース抵抗の低
く、ベース・コレクタ間容量の小さな超高速ヘテロ接合
バイポーラトランジスタを作製できる効果がある。ま
た、コレクタ層の選択エピタキシャル成長の際に出現す
る｛１１１｝面等の傾斜した半導体斜面と垂直加工した
絶縁膜側面との間の空間に塗布絶縁膜を充填するので、
該空間にベース層半導体層が堆積してベース・コレクタ
間の短絡や断線を生じる問題なしに、歩留よくヘテロ接
合バイポーラトランジスタを作製できる効果もある。
【００７９】なお、本実施例では層１６に多結晶ＧａＡ
ｓＳｂ（ＧａＳｂモル比＝０．８）を用いたが、混晶組
成はこの通りでなくてもよく、またＧａＡｓＳｂの代わ
りにＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯
幅の小さな他の半導体の多結晶を用いてもよい。
ｓＳｂ（ＧａＳｂモル比＝０．８）を用いたが、混晶組
成はこの通りでなくてもよく、またＧａＡｓＳｂの代わ
りにＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯
幅の小さな他の半導体の多結晶を用いてもよい。
【００８０】（実施例１２）以下第３実施例に示したＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の他の例を図３１〜図３７を用いて説明す
る。
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の他の例を図３１〜図３７を用いて説明す
る。
【００８１】図３１〜図３７は図６に示す縦断面構造を
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の他の例を示す工程図である。図
９〜図１１までは実施例６と同様である。図１１の状態
に分子線エピタキシー法により、基板温度４５０℃、Ｇ
ａに対するＡｓ4の入射分圧比５０の条件で高ドープｐ
型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚
＝１００ｎｍ）および高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
を絶縁膜上に同時形成した（図３１）。
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の他の例を示す工程図である。図
９〜図１１までは実施例６と同様である。図１１の状態
に分子線エピタキシー法により、基板温度４５０℃、Ｇ
ａに対するＡｓ4の入射分圧比５０の条件で高ドープｐ
型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚
＝１００ｎｍ）および高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
を絶縁膜上に同時形成した（図３１）。
【００８２】試料を分子線エピタキシー装置から取り出
した後に、ＳｉＯ2膜２５（膜厚＝４００ｎｍ）を堆積
後、ホトリソグラフィーおよびエッチングにより層２５
の垂直加工を行った（図３２）。その後、試料を分子線
エピタキシー装置内へ再び導入し、基板温度４５０℃、
Ｇａに対する（Ａｓ4＋Ｓｂ4）の入射分圧比５０の条件
で高ドープｐ型多結晶ＧａＡｓＳｂ層１６（ＧａＳｂモ
ル比＝０．８、Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝
３００ｎｍ）を全面に堆積した。再び試料を分子線エピ
タキシャル成長装置から取り出し、塗布絶縁膜２１（膜
厚＝２μｍ）を塗布し、表面の平坦化を行った（図３
３）。
した後に、ＳｉＯ2膜２５（膜厚＝４００ｎｍ）を堆積
後、ホトリソグラフィーおよびエッチングにより層２５
の垂直加工を行った（図３２）。その後、試料を分子線
エピタキシー装置内へ再び導入し、基板温度４５０℃、
Ｇａに対する（Ａｓ4＋Ｓｂ4）の入射分圧比５０の条件
で高ドープｐ型多結晶ＧａＡｓＳｂ層１６（ＧａＳｂモ
ル比＝０．８、Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝
３００ｎｍ）を全面に堆積した。再び試料を分子線エピ
タキシャル成長装置から取り出し、塗布絶縁膜２１（膜
厚＝２μｍ）を塗布し、表面の平坦化を行った（図３
３）。
【００８３】その後、塗布絶縁膜のエッチバックを行い
（図３４）、高ドープｐ型多結晶ＧａＡｓＳｂ層１６の
エッチング、ならびにホトリソグラフィーおよびエッチ
ングによるＳｉＯ2膜２５の除去を行った（図３５）。
（図３４）、高ドープｐ型多結晶ＧａＡｓＳｂ層１６の
エッチング、ならびにホトリソグラフィーおよびエッチ
ングによるＳｉＯ2膜２５の除去を行った（図３５）。
【００８４】ＳｉＯ2膜の堆積およびエッチング工程に
よるＳｉＯ2膜側壁２６（最大幅＝０．３μｍ）を形成
後、試料を有機金属気相エピタキシー装置あるいは有機
金属分子線エピタキシー装置に移した。基板温度５５０
℃、Ｇａに対するＡｓ4の入射分圧比１５の条件でアン
ドープＧａＡｓ層７（膜厚＝３０ｎｍ）、ｎ型ドープＡ
ｌＧａＡｓ８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１
×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、高ドープｎ型
ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝
２００ｎｍ）の選択エピタキシャル成長を行った（図３
６）。
よるＳｉＯ2膜側壁２６（最大幅＝０．３μｍ）を形成
後、試料を有機金属気相エピタキシー装置あるいは有機
金属分子線エピタキシー装置に移した。基板温度５５０
℃、Ｇａに対するＡｓ4の入射分圧比１５の条件でアン
ドープＧａＡｓ層７（膜厚＝３０ｎｍ）、ｎ型ドープＡ
ｌＧａＡｓ８（ＡｌＡｓモル比＝０．３、Ｓｉ濃度＝１
×１０18／ｃｍ3、膜厚＝１５０ｎｍ）、高ドープｎ型
ＧａＡｓ層９（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚＝
２００ｎｍ）の選択エピタキシャル成長を行った（図３
６）。
【００８５】試料を有機金属気相エピタキシー装置ある
いは有機金属分子線エピタキシー装置から取り出した後
に、表面に露出したＳｉＯ2膜を除去し、ホトリソグラ
フィーおよびエッチングによりベース電極引出し領域お
よびサブコレクタ層の表面出しを行い、エミッタ電極１
０、ベース電極１１、コレクタ電極１２を形成し、ヘテ
ロ接合バイポーラトランジスタを作製した（図３７）。
いは有機金属分子線エピタキシー装置から取り出した後
に、表面に露出したＳｉＯ2膜を除去し、ホトリソグラ
フィーおよびエッチングによりベース電極引出し領域お
よびサブコレクタ層の表面出しを行い、エミッタ電極１
０、ベース電極１１、コレクタ電極１２を形成し、ヘテ
ロ接合バイポーラトランジスタを作製した（図３７）。
【００８６】本実施例によれば、ベース電極引出し領域
における禁制帯幅の最小値（室温で約０．７ｅＶ）をベ
ース層の禁制帯幅の最小値（室温で約１．４３ｅＶ）よ
りも小さくできるため、ベース電極引出し領域における
キャリア密度および移動度が増大し、ベース抵抗の低
く、ベース・コレクタ間容量の小さな超高速ヘテロ接合
バイポーラトランジスタを作製できる効果がある。ま
た、コレクタ層の選択エピタキシャル成長の際に出現す
る｛１１１｝面等の傾斜した半導体斜面と垂直加工した
絶縁膜側面との間の空間に塗布絶縁膜を充填するので、
該空間にベース層半導体層が堆積してベース・コレクタ
間の短絡や断線を生じる問題なしに、歩留よくヘテロ接
合バイポーラトランジスタを作製できる効果もある。
における禁制帯幅の最小値（室温で約０．７ｅＶ）をベ
ース層の禁制帯幅の最小値（室温で約１．４３ｅＶ）よ
りも小さくできるため、ベース電極引出し領域における
キャリア密度および移動度が増大し、ベース抵抗の低
く、ベース・コレクタ間容量の小さな超高速ヘテロ接合
バイポーラトランジスタを作製できる効果がある。ま
た、コレクタ層の選択エピタキシャル成長の際に出現す
る｛１１１｝面等の傾斜した半導体斜面と垂直加工した
絶縁膜側面との間の空間に塗布絶縁膜を充填するので、
該空間にベース層半導体層が堆積してベース・コレクタ
間の短絡や断線を生じる問題なしに、歩留よくヘテロ接
合バイポーラトランジスタを作製できる効果もある。
【００８７】なお、図３７ではベース電極とコレクタ電
極を片側にのみ設けた構造としたが、図６のようにそれ
ぞれ両側に設けた構造としてもよいのはもちろんであ
る。また、本実施例では層１６に多結晶ＧａＡｓＳｂ
（ＧａＳｂモル比＝０．８）を用いたが、混晶組成はこ
の通りでなくてもよく、またＧａＡｓＳｂの代わりにＩ
ｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯幅の小
さな他の半導体の多結晶を用いてもよい。
極を片側にのみ設けた構造としたが、図６のようにそれ
ぞれ両側に設けた構造としてもよいのはもちろんであ
る。また、本実施例では層１６に多結晶ＧａＡｓＳｂ
（ＧａＳｂモル比＝０．８）を用いたが、混晶組成はこ
の通りでなくてもよく、またＧａＡｓＳｂの代わりにＩ
ｎＧａＡｓ、ＩｎＡｓＳｂ、ＳｉＧｅ等の禁制帯幅の小
さな他の半導体の多結晶を用いてもよい。
【００８８】（実施例１３）以下第４実施例に示したＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の例を図３８〜図４０を用いて説明する。
ｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジス
タの製造方法の例を図３８〜図４０を用いて説明する。
【００８９】図３８〜図４０は図７に示す縦断面構造を
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の第１例を示す工程図である。図
９の状態までは実施例６と同様である。図９の状態にホ
トリソグラフィーおよびエッチングにより、ＳｉＯ2膜
４の側面が基板と鋭角をなすように加工した（図３
８）。次に、試料を分子線エピタキシー装置に導入し、
基板温度４５０℃、Ｇａに対するＡｓ4の入射分圧比１
５の条件で、ｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×
１０16／ｃｍ3、膜厚＝４００ｎｍ）とｎ型ドープ多結
晶ＧａＡｓ層１７（Ｓｉ濃度＝５×１０16／ｃｍ3、膜
厚＝４００ｎｍ）の同時形成後、基板温度４５０℃、Ｇ
ａに対するＡｓ4の入射分圧比５０の条件で、高ドープ
ｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、膜
厚＝１００ｎｍ）と高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
の同時形成を行った。続いて、基板温度４５０℃、Ｇａ
に対するＡｓ4の入射分圧比１５の成長条件に戻して、
アンドープＧａＡｓ層７（膜厚＝５０ｎｍ）とアンドー
プ多結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドー
プＡｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃
度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ド
ープ多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．
３、Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎ
ｍ）、高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０
18／ｃｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結晶
ＧａＡｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚
＝２００ｎｍ）のそれぞれの同時形成を行った（図３
９）。
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の第１例を示す工程図である。図
９の状態までは実施例６と同様である。図９の状態にホ
トリソグラフィーおよびエッチングにより、ＳｉＯ2膜
４の側面が基板と鋭角をなすように加工した（図３
８）。次に、試料を分子線エピタキシー装置に導入し、
基板温度４５０℃、Ｇａに対するＡｓ4の入射分圧比１
５の条件で、ｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×
１０16／ｃｍ3、膜厚＝４００ｎｍ）とｎ型ドープ多結
晶ＧａＡｓ層１７（Ｓｉ濃度＝５×１０16／ｃｍ3、膜
厚＝４００ｎｍ）の同時形成後、基板温度４５０℃、Ｇ
ａに対するＡｓ4の入射分圧比５０の条件で、高ドープ
ｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、膜
厚＝１００ｎｍ）と高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
の同時形成を行った。続いて、基板温度４５０℃、Ｇａ
に対するＡｓ4の入射分圧比１５の成長条件に戻して、
アンドープＧａＡｓ層７（膜厚＝５０ｎｍ）とアンドー
プ多結晶ＧａＡｓ層１８（膜厚＝５０ｎｍ）、ｎ型ドー
プＡｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓｉ濃
度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ型ド
ープ多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝０．
３、Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎ
ｍ）、高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１０
18／ｃｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結晶
ＧａＡｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜厚
＝２００ｎｍ）のそれぞれの同時形成を行った（図３
９）。
【００９０】基板を分子線エピタキシー装置から取り出
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図４０）。
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図４０）。
【００９１】本実施例によれば、ベース電極引出し領域
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なっても、ベース抵抗の顕著な増大を伴わずに、ベース
・コレクタ間寄生容量の小さな、超高速ヘテロ接合バイ
ポーラトランジスタを作製できる効果がある。また、Ｓ
ｉＯ2膜側面と基板とのなす角を鋭角とすることで、ベ
ース電極引出し領域付近での断線の問題を回避して、歩
留よく超高速ヘテロ接合バイポーラトランジスタを作製
できる効果もある。さらに、寄生コレクタ領域にＳｉＯ
2膜とともに空乏化した半導体層も用いるので、ベース
・コレクタ間寄生容量をＳｉＯ2膜のみの場合に比較し
てさらに低減でき、最大発振周波数をさらに高くできる
効果もある。
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なっても、ベース抵抗の顕著な増大を伴わずに、ベース
・コレクタ間寄生容量の小さな、超高速ヘテロ接合バイ
ポーラトランジスタを作製できる効果がある。また、Ｓ
ｉＯ2膜側面と基板とのなす角を鋭角とすることで、ベ
ース電極引出し領域付近での断線の問題を回避して、歩
留よく超高速ヘテロ接合バイポーラトランジスタを作製
できる効果もある。さらに、寄生コレクタ領域にＳｉＯ
2膜とともに空乏化した半導体層も用いるので、ベース
・コレクタ間寄生容量をＳｉＯ2膜のみの場合に比較し
てさらに低減でき、最大発振周波数をさらに高くできる
効果もある。
【００９２】（実施例１４）以下第４実施例に示した本
発明に係るＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポー
ラトランジスタの製造方法の他の例を図４１〜図４３を
用いて説明する。
発明に係るＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポー
ラトランジスタの製造方法の他の例を図４１〜図４３を
用いて説明する。
【００９３】図４１〜図４３は図７に示す縦断面構造を
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の他の例を示す工程図である。図
３８の状態までは実施例１３と同様である。図３８の状
態に分子線エピタキシー法により、基板温度５５０℃、
Ｇａに対するＡｓ4の入射分圧比１５の条件で、アンド
ープＧａＡｓ１分子層２２およびアンドープ多結晶Ｇａ
Ａｓ１分子層２３をＳｉＯ2膜パタン上に同時形成した
（図４１）。この際、層２２および層２３の膜厚は１分
子層以上であれば厚くても構わない。
有するＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラト
ランジスタの製造方法の他の例を示す工程図である。図
３８の状態までは実施例１３と同様である。図３８の状
態に分子線エピタキシー法により、基板温度５５０℃、
Ｇａに対するＡｓ4の入射分圧比１５の条件で、アンド
ープＧａＡｓ１分子層２２およびアンドープ多結晶Ｇａ
Ａｓ１分子層２３をＳｉＯ2膜パタン上に同時形成した
（図４１）。この際、層２２および層２３の膜厚は１分
子層以上であれば厚くても構わない。
【００９４】試料を有機金属気相エピタキシー装置ある
いは有機金属分子線エピタキシー装置へ移し、基板温度
４５０℃、Ｇａに対するＡｓ4の入射分圧比１５の条件
で、ｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×１０16／
ｃｍ3、膜厚＝４００ｎｍ）とｎ型ドープ多結晶ＧａＡ
ｓ層１７（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝４０
０ｎｍ）を同時形成した。その後、基板温度４５０℃、
Ｇａに対するＡｓ4の入射分圧比５０の条件で、高ドー
プｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、
膜厚＝１００ｎｍ）と高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
の同時形成を行い、続いて基板温度４５０℃、Ｇａに対
するＡｓ4の入射分圧比１５の成長条件に戻して、ｎ型
ドープＡｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓ
ｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ
型ドープ多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝
０．３、Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０
ｎｍ）、高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１
０18／ｃｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結
晶ＧａＡｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜
厚＝２００ｎｍ）のそれぞれの同時形成を行った（図４
２）。
いは有機金属分子線エピタキシー装置へ移し、基板温度
４５０℃、Ｇａに対するＡｓ4の入射分圧比１５の条件
で、ｎ型ドープＧａＡｓ層３（Ｓｉ濃度＝５×１０16／
ｃｍ3、膜厚＝４００ｎｍ）とｎ型ドープ多結晶ＧａＡ
ｓ層１７（Ｓｉ濃度＝５×１０16／ｃｍ3、膜厚＝４０
０ｎｍ）を同時形成した。その後、基板温度４５０℃、
Ｇａに対するＡｓ4の入射分圧比５０の条件で、高ドー
プｐ型ＧａＡｓ層５（Ｂｅ濃度＝４×１０20／ｃｍ3、
膜厚＝１００ｎｍ）と高ドープｐ型多結晶ＧａＡｓ層６
（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚＝１００ｎｍ）
の同時形成を行い、続いて基板温度４５０℃、Ｇａに対
するＡｓ4の入射分圧比１５の成長条件に戻して、ｎ型
ドープＡｌＧａＡｓ層８（ＡｌＡｓモル比＝０．３、Ｓ
ｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０ｎｍ）とｎ
型ドープ多結晶ＡｌＧａＡｓ層１９（ＡｌＡｓモル比＝
０．３、Ｓｉ濃度＝１×１０18／ｃｍ3、膜厚＝１５０
ｎｍ）、高ドープｎ型ＧａＡｓ層９（Ｓｉ濃度＝５×１
０18／ｃｍ3、膜厚＝２００ｎｍ）と高ドープｎ型多結
晶ＧａＡｓ層２０（Ｓｉ濃度＝５×１０18／ｃｍ3、膜
厚＝２００ｎｍ）のそれぞれの同時形成を行った（図４
２）。
【００９５】基板を分子線エピタキシー装置から取り出
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図４３）。
した後に、ホトリソグラフィーおよびエッチングにより
ベース電極引出し領域およびサブコレクタ層の表面出し
を行い、エミッタ電極１０、ベース電極１１、コレクタ
電極１２を形成し、ヘテロ接合バイポーラトランジスタ
を作製した（図４３）。
【００９６】本実施例によれば、ベース電極引出し領域
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なっても、ベース抵抗の顕著な増大を伴わずに、ベース
・コレクタ間寄生容量の小さな、超高速ヘテロ接合バイ
ポーラトランジスタを作製できる効果がある。また、Ｓ
ｉＯ2膜側面と基板とのなす角を鋭角とすることで、ベ
ース電極引出し領域付近での断線の問題を回避して、歩
留よく超高速ヘテロ接合バイポーラトランジスタを作製
できる効果もある。さらに、寄生コレクタ領域にＳｉＯ
2膜とともに空乏化した半導体層も用いるので、ベース
・コレクタ間寄生容量をＳｉＯ2膜のみの場合に比較し
てさらに低減でき、最大発振周波数をさらに高くできる
効果もある。さらに、ベース電極引出し領域と絶縁膜の
間に設けた少くとも１分子層の半導体を核として、有機
金属気相エピタキシー法や有機金属分子線エピタキシー
法による多結晶半導体層の成長が行えるため、分子線エ
ピタキシー法では高濃度ドーピング困難なＣがｐ型不純
物として利用できる。ＣはＢｅに比較して拡散しにくい
不純物であることから、Ｂｅ拡散吸収層である層７およ
び層１８が不要になるとともに、素子特性の再現性なら
びに信頼性に優れたヘテロ接合バイポーラトランジスタ
を作製できる効果もある。
の形成を、基板温度４５０℃以下、３族元素に対する５
族元素の入射分圧比を５０以上とした分子線エピタキシ
ー法により行うので、寄生コレクタ領域に比誘電率の低
いＳｉＯ2膜を用いてベース電極引出し領域が多結晶と
なっても、ベース抵抗の顕著な増大を伴わずに、ベース
・コレクタ間寄生容量の小さな、超高速ヘテロ接合バイ
ポーラトランジスタを作製できる効果がある。また、Ｓ
ｉＯ2膜側面と基板とのなす角を鋭角とすることで、ベ
ース電極引出し領域付近での断線の問題を回避して、歩
留よく超高速ヘテロ接合バイポーラトランジスタを作製
できる効果もある。さらに、寄生コレクタ領域にＳｉＯ
2膜とともに空乏化した半導体層も用いるので、ベース
・コレクタ間寄生容量をＳｉＯ2膜のみの場合に比較し
てさらに低減でき、最大発振周波数をさらに高くできる
効果もある。さらに、ベース電極引出し領域と絶縁膜の
間に設けた少くとも１分子層の半導体を核として、有機
金属気相エピタキシー法や有機金属分子線エピタキシー
法による多結晶半導体層の成長が行えるため、分子線エ
ピタキシー法では高濃度ドーピング困難なＣがｐ型不純
物として利用できる。ＣはＢｅに比較して拡散しにくい
不純物であることから、Ｂｅ拡散吸収層である層７およ
び層１８が不要になるとともに、素子特性の再現性なら
びに信頼性に優れたヘテロ接合バイポーラトランジスタ
を作製できる効果もある。
【００９７】以上示した実施例６〜１４において、得ら
れた化合物多結晶半導体の粒径は３０〜５０ｎｍの範囲
であった。
れた化合物多結晶半導体の粒径は３０〜５０ｎｍの範囲
であった。
【００９８】なお、実施例６〜１４ではＡｌＧａＡｓ／
ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法
について示したが、ＩｎＡｌＡｓ／ＩｎＧａＡｓやＩｎ
Ｐ／ＩｎＧａＡｓ等の他の３−５族化合物半導体を用い
たヘテロ接合バイポーラトランジスタの製造方法につい
ても全く同様に適用できる。また、ベース不純物はＢｅ
の代わりに炭素（Ｃ）を用いても良い。本実施例では寄
生コレクタ領域にＳｉＯ2膜を用いたが、Ｓｉ3Ｎ4膜等
の他の絶縁膜を用いてもよい。さらに、本実施例では基
板にＧａＡｓ（１００）面を用いたが、他の材料や他の
面方位を用いてもよいのはもちろんである。
ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法
について示したが、ＩｎＡｌＡｓ／ＩｎＧａＡｓやＩｎ
Ｐ／ＩｎＧａＡｓ等の他の３−５族化合物半導体を用い
たヘテロ接合バイポーラトランジスタの製造方法につい
ても全く同様に適用できる。また、ベース不純物はＢｅ
の代わりに炭素（Ｃ）を用いても良い。本実施例では寄
生コレクタ領域にＳｉＯ2膜を用いたが、Ｓｉ3Ｎ4膜等
の他の絶縁膜を用いてもよい。さらに、本実施例では基
板にＧａＡｓ（１００）面を用いたが、他の材料や他の
面方位を用いてもよいのはもちろんである。
【００９９】（実施例１５）ヘテロ接合バイポーラトラ
ンジスタを用いた差動増幅回路について図４４を用いて
説明する。
ンジスタを用いた差動増幅回路について図４４を用いて
説明する。
【０１００】本実施例中で示すヘテロ接合バイポーラト
ランジスタのいずれかを、図４４中のトランジスタＱ
１、Ｑ２およびＱ３に用いて差動増幅回路を作製した。
なお、Ｖｉは入力電圧、Ｖ01、Ｖ02は出力電圧、ＶRは
参照電圧、Ｖccbは一定電圧を示す。
ランジスタのいずれかを、図４４中のトランジスタＱ
１、Ｑ２およびＱ３に用いて差動増幅回路を作製した。
なお、Ｖｉは入力電圧、Ｖ01、Ｖ02は出力電圧、ＶRは
参照電圧、Ｖccbは一定電圧を示す。
【０１０１】本実施例によれば、ベース抵抗、ベース・
コレクタ間寄生容量のともに小さく、最大発振周波数の
大きいヘテロ接合バイポーラトランジスタを用いて差動
増幅回路が構成できるので、超高速動作可能な差動増幅
回路、ならびにそれを基本単位とした電子回路システム
を提供できる効果がある。
コレクタ間寄生容量のともに小さく、最大発振周波数の
大きいヘテロ接合バイポーラトランジスタを用いて差動
増幅回路が構成できるので、超高速動作可能な差動増幅
回路、ならびにそれを基本単位とした電子回路システム
を提供できる効果がある。
【０１０２】なお、本実施例ではＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合バイポーラトランジスタを用いた差動増幅
回路について示したが、ＩｎＡｌＡｓ／ＩｎＧａＡｓや
ＩｎＰ／ＩｎＧａＡｓ等の他の３−５族化合物半導体か
らなるヘテロ接合バイポーラトランジスタを用いても全
く同様な効果がある。
ｓヘテロ接合バイポーラトランジスタを用いた差動増幅
回路について示したが、ＩｎＡｌＡｓ／ＩｎＧａＡｓや
ＩｎＰ／ＩｎＧａＡｓ等の他の３−５族化合物半導体か
らなるヘテロ接合バイポーラトランジスタを用いても全
く同様な効果がある。
【０１０３】（実施例１６）以下本発明の実施例である
面発光レーザについて図４５〜図５１を用いて説明す
る。
面発光レーザについて図４５〜図５１を用いて説明す
る。
【０１０４】図４５〜図５０は本発明に係る面発光レー
ザの製造方法を示す縦断面構造図である。始めに、高ド
ープｎ型ＧａＡｓ（１００）基板３１上にｎ型分布ブラ
ッグ反射層３２、アンドープ（実効的にキャリア濃度約
２×１０15／ｃｍ3のｎ型）ＩｎＧａＡｓ歪量子井戸層
（活性層）３３、ｐ型分布ブラッグ反射層３４を、分子
線エピタキシー法により基板温度５５０℃で成長した
（図４５（ａ））。ここで、層３２、３３、３４は図４
５（ｂ）に示すような層構造からなっている。すなわ
ち、層３２はｐ型ＧａＡｓ４８２Å／ｐ型ＡｌＡｓ６１
３Å（Ｂｅ濃度＝４×１０18／ｃｍ3）超格子２０周期
（ただし、最表面層はＧａＡｓ９６４Å）、層３４はｎ
型ＧａＡｓ４８２Å／ｎ型ＡｌＡｓ６１３Å（Ｓｉ濃度
＝４×１０18／ｃｍ3）超格子２０周期からなる分布ブ
ラッグ反射層であり、層３３はＩｎＡｓモル比＝０．２
のアンドープＩｎＧａＡｓ８０Åを井戸層、アンドープ
ＧａＡｓ１００ÅならびにアンドープＧａＡｓ５００Å
を障壁層とするＩｎＧａＡｓ歪量子井戸層である。
ザの製造方法を示す縦断面構造図である。始めに、高ド
ープｎ型ＧａＡｓ（１００）基板３１上にｎ型分布ブラ
ッグ反射層３２、アンドープ（実効的にキャリア濃度約
２×１０15／ｃｍ3のｎ型）ＩｎＧａＡｓ歪量子井戸層
（活性層）３３、ｐ型分布ブラッグ反射層３４を、分子
線エピタキシー法により基板温度５５０℃で成長した
（図４５（ａ））。ここで、層３２、３３、３４は図４
５（ｂ）に示すような層構造からなっている。すなわ
ち、層３２はｐ型ＧａＡｓ４８２Å／ｐ型ＡｌＡｓ６１
３Å（Ｂｅ濃度＝４×１０18／ｃｍ3）超格子２０周期
（ただし、最表面層はＧａＡｓ９６４Å）、層３４はｎ
型ＧａＡｓ４８２Å／ｎ型ＡｌＡｓ６１３Å（Ｓｉ濃度
＝４×１０18／ｃｍ3）超格子２０周期からなる分布ブ
ラッグ反射層であり、層３３はＩｎＡｓモル比＝０．２
のアンドープＩｎＧａＡｓ８０Åを井戸層、アンドープ
ＧａＡｓ１００ÅならびにアンドープＧａＡｓ５００Å
を障壁層とするＩｎＧａＡｓ歪量子井戸層である。
【０１０５】試料を分子線エピタキシー装置から取りだ
し、ホトリソグラフィーおよびエッチングにより層３３
および３４を選択的に除去した（図４６）。その後、塗
布絶縁膜２１を１μｍ塗布して表面を平坦化し、エッチ
バックにより層３４の表面を露出した（図４７）。
し、ホトリソグラフィーおよびエッチングにより層３３
および３４を選択的に除去した（図４６）。その後、塗
布絶縁膜２１を１μｍ塗布して表面を平坦化し、エッチ
バックにより層３４の表面を露出した（図４７）。
【０１０６】続いて、表面反射膜となるＳｉＯ2膜（膜
厚８００ｎｍ）４およびＡｌ2Ｏ3膜（膜厚２００ｎｍ）
３５を堆積後、ホトリソグラフィーおよびエッチングに
より、層４および層３５の選択的除去を行った（図４
８）。試料を分子線エピタキシー装置へ移し、基板温度
４５０℃、Ｇａに対するＡｓ4の入射分圧比５０の条件
で、高ドープｐ型多結晶ＧａＡｓ層（Ｂｅ濃度＝４×１
０20／ｃｍ3、膜厚１５０ｎｍ）６の堆積を行った後
に、試料を分子線エピタキシー装置から取りだしてホト
レジスト（膜厚２μｍ）３６により表面の平坦化を行っ
た（図４９（ｆ））。
厚８００ｎｍ）４およびＡｌ2Ｏ3膜（膜厚２００ｎｍ）
３５を堆積後、ホトリソグラフィーおよびエッチングに
より、層４および層３５の選択的除去を行った（図４
８）。試料を分子線エピタキシー装置へ移し、基板温度
４５０℃、Ｇａに対するＡｓ4の入射分圧比５０の条件
で、高ドープｐ型多結晶ＧａＡｓ層（Ｂｅ濃度＝４×１
０20／ｃｍ3、膜厚１５０ｎｍ）６の堆積を行った後
に、試料を分子線エピタキシー装置から取りだしてホト
レジスト（膜厚２μｍ）３６により表面の平坦化を行っ
た（図４９（ｆ））。
【０１０７】最後に、ホトレジストおよび高ドープｐ型
多結晶ＧａＡｓ層のエッチバック、ならびにｐ型電極３
７およびｎ型電極３８の形成を行って、面発光レーザを
作製した（図５０）。
多結晶ＧａＡｓ層のエッチバック、ならびにｐ型電極３
７およびｎ型電極３８の形成を行って、面発光レーザを
作製した（図５０）。
【０１０８】図５１には従来技術により作製された面発
光レーザの縦断面構造図を示した。面発光レーザの特性
向上に電流狭窄構造は不可欠であるが、これを従来技術
では酸素イオン打込み領域３９の形成により実現してい
た。これは酸素イオン打込みにより発生したＧａＡｓの
結晶欠陥による高抵抗化現象をしたものであるが、高抵
抗化が必ずしも十分では無いために領域３９内でリーク
電流が発生したり、イオン打込みの影響が横方向に数μ
ｍ−１０μｍも及ぶため電流狭窄領域の微細化が困難、
すなわち面発光レーザの高集積化が困難である、などの
問題を抱えていた。また、従来技術ではｐ型電極引出し
領域としてベリリウムイオン打込み領域４０を用いてい
たが、ベリリウムのイオン打込みによる活性化率は数％
と低く、該引出し領域の低抵抗化が困難であるという問
題もあった。
光レーザの縦断面構造図を示した。面発光レーザの特性
向上に電流狭窄構造は不可欠であるが、これを従来技術
では酸素イオン打込み領域３９の形成により実現してい
た。これは酸素イオン打込みにより発生したＧａＡｓの
結晶欠陥による高抵抗化現象をしたものであるが、高抵
抗化が必ずしも十分では無いために領域３９内でリーク
電流が発生したり、イオン打込みの影響が横方向に数μ
ｍ−１０μｍも及ぶため電流狭窄領域の微細化が困難、
すなわち面発光レーザの高集積化が困難である、などの
問題を抱えていた。また、従来技術ではｐ型電極引出し
領域としてベリリウムイオン打込み領域４０を用いてい
たが、ベリリウムのイオン打込みによる活性化率は数％
と低く、該引出し領域の低抵抗化が困難であるという問
題もあった。
【０１０９】本発明によれば、従来技術における酸素イ
オン打込み領域３９の代わりに絶縁膜２１を、ベリリウ
ムイオン打込み領域４０の代わりに高ドープｐ型多結晶
ＧａＡｓ６を用いることができるので、リーク電流や結
晶欠陥の影響が無く、高集積化と同時にｐ型電極引出し
領域の低抵抗化も図れるため、高周波応答ならびに信頼
性に優れた超高集積面発光レーザを作製できる効果があ
る。
オン打込み領域３９の代わりに絶縁膜２１を、ベリリウ
ムイオン打込み領域４０の代わりに高ドープｐ型多結晶
ＧａＡｓ６を用いることができるので、リーク電流や結
晶欠陥の影響が無く、高集積化と同時にｐ型電極引出し
領域の低抵抗化も図れるため、高周波応答ならびに信頼
性に優れた超高集積面発光レーザを作製できる効果があ
る。
【０１１０】なお、本実施例ではＩｎＡｓモル比＝０．
２のＩｎＧａＡｓ歪量子井戸面発光レーザを示したが、
他のＩｎＡｓモル比や他の３−５族化合物半導体混晶を
用いた面発光レーザに関しても同様に適用できるのはも
ちろんである。また、本実施例では層６中の不純物にＢ
ｅ、成長方法に分子線エピタキシー法を用いたが、少く
とも１分子層厚のアンドープＧａＡｓを分子線エピタキ
シー法により形成後、有機金属気相エピタキシー法ある
いは有機金属分子線エピタキシー法によりＣドープ多結
晶ＧａＡｓを形成してもよい。さらに、本実施例では基
板にＧａＡｓ（１００）面を用いたが、他の材料や他の
面方位を用いてもよいのはもちろんである。
２のＩｎＧａＡｓ歪量子井戸面発光レーザを示したが、
他のＩｎＡｓモル比や他の３−５族化合物半導体混晶を
用いた面発光レーザに関しても同様に適用できるのはも
ちろんである。また、本実施例では層６中の不純物にＢ
ｅ、成長方法に分子線エピタキシー法を用いたが、少く
とも１分子層厚のアンドープＧａＡｓを分子線エピタキ
シー法により形成後、有機金属気相エピタキシー法ある
いは有機金属分子線エピタキシー法によりＣドープ多結
晶ＧａＡｓを形成してもよい。さらに、本実施例では基
板にＧａＡｓ（１００）面を用いたが、他の材料や他の
面方位を用いてもよいのはもちろんである。
【０１１１】（実施例１７）以下本発明の実施例である
ヘテロ絶縁ゲート電界効果トランジスタについて図５２
〜図５６を用いて説明する。
ヘテロ絶縁ゲート電界効果トランジスタについて図５２
〜図５６を用いて説明する。
【０１１２】図５２〜図５６は本発明によるヘテロ絶縁
ゲート電界効果トランジスタの製造方法を示す縦断面構
造図である。始めに、アンドープＧａＡｓ（１００）基
板１上にｐ型ＧａＡｓチャネル層（Ｂｅ濃度＝５×１０
18／ｃｍ3、膜厚２０ｎｍ）４１、アンドープＡｌＧａ
Ａｓ（ＡｌＡｓモル比＝０．３、膜厚１００ｎｍ）４２
を基板温度５５０℃で分子線エピタキシー法により形成
後、基板温度を１００℃に降温してＢｅドープアモルフ
ァスＧａＡｓ層（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚
１００ｎｍ）６を堆積する。その後、基板温度５８０℃
にて２０分間、Ａｓ雰囲気でアニールすることにより層
６をアモルファスから多結晶に変えた（図５２）。層６
のアモルファスから多結晶への変化は反射高速電子線回
折法によるその場観察により確認した。
ゲート電界効果トランジスタの製造方法を示す縦断面構
造図である。始めに、アンドープＧａＡｓ（１００）基
板１上にｐ型ＧａＡｓチャネル層（Ｂｅ濃度＝５×１０
18／ｃｍ3、膜厚２０ｎｍ）４１、アンドープＡｌＧａ
Ａｓ（ＡｌＡｓモル比＝０．３、膜厚１００ｎｍ）４２
を基板温度５５０℃で分子線エピタキシー法により形成
後、基板温度を１００℃に降温してＢｅドープアモルフ
ァスＧａＡｓ層（Ｂｅ濃度＝４×１０20／ｃｍ3、膜厚
１００ｎｍ）６を堆積する。その後、基板温度５８０℃
にて２０分間、Ａｓ雰囲気でアニールすることにより層
６をアモルファスから多結晶に変えた（図５２）。層６
のアモルファスから多結晶への変化は反射高速電子線回
折法によるその場観察により確認した。
【０１１３】続いて、試料を分子線エピタキシー装置か
ら取り出し、ＳｉＯ2膜（膜厚１００ｎｍ）４の堆積
後、ホトリソグラフィーおよびエッチングにより層４、
６、４２の選択的除去を行った（図５３）。その後、Ｓ
ｉＯ2膜の堆積およびエッチバックによりＳｉＯ2側壁２
６を形成し（図５４）、試料を有機金属気相エピタキシ
ー装置あるいは有機金属分子線エピタキシー装置へ移し
て、基板温度６００℃で高ドープｐ型ＧａＡｓ層５の選
択的エピタキシャル成長を行った。試料をエピタキシー
装置から取り出して、ｐ型電極を形成した後の縦断面構
造が図５５である。
ら取り出し、ＳｉＯ2膜（膜厚１００ｎｍ）４の堆積
後、ホトリソグラフィーおよびエッチングにより層４、
６、４２の選択的除去を行った（図５３）。その後、Ｓ
ｉＯ2膜の堆積およびエッチバックによりＳｉＯ2側壁２
６を形成し（図５４）、試料を有機金属気相エピタキシ
ー装置あるいは有機金属分子線エピタキシー装置へ移し
て、基板温度６００℃で高ドープｐ型ＧａＡｓ層５の選
択的エピタキシャル成長を行った。試料をエピタキシー
装置から取り出して、ｐ型電極を形成した後の縦断面構
造が図５５である。
【０１１４】最後に、ＳｉＯ2膜の除去、ならびにホト
リソグラフィーおよびエッチングによる層６の選択的除
去と素子間分離を行い、図５６に示す構造のヘテロ絶縁
ゲート電界効果トランジスタを作製した。
リソグラフィーおよびエッチングによる層６の選択的除
去と素子間分離を行い、図５６に示す構造のヘテロ絶縁
ゲート電界効果トランジスタを作製した。
【０１１５】本実施例によれば、バリア層／ゲート電極
界面を超高真空中で形成できるため、バリア層表面を一
度大気にさらしてからゲート電極を形成する従来技術に
比較して、該界面における界面準位密度を大幅に低減で
き、ゲート電極作製条件による該界面準位密度のばらつ
きも低減できる効果がある。
界面を超高真空中で形成できるため、バリア層表面を一
度大気にさらしてからゲート電極を形成する従来技術に
比較して、該界面における界面準位密度を大幅に低減で
き、ゲート電極作製条件による該界面準位密度のばらつ
きも低減できる効果がある。
【０１１６】なお、本実施例ではバリア層／ゲート電極
界面を分子線エピタキシー装置内で形成したが、有機金
属気相エピタキシー装置内で形成しても、高純度水素雰
囲気である限りは全く問題なく同様に実施できる。ま
た、本実施例ではＡｌＧａＡｓ／ＧａＡｓヘテロ絶縁ゲ
ートｐチャネル電界効果トランジスタの場合を示した
が、ｎチャネルの場合や例えばＩｎＰ／ＩｎＧａＡｓ等
の他の材料系を用いたヘテロ絶縁ゲート電界効果トラン
ジスタの場合も同様に実施できるのはもちろんである。
界面を分子線エピタキシー装置内で形成したが、有機金
属気相エピタキシー装置内で形成しても、高純度水素雰
囲気である限りは全く問題なく同様に実施できる。ま
た、本実施例ではＡｌＧａＡｓ／ＧａＡｓヘテロ絶縁ゲ
ートｐチャネル電界効果トランジスタの場合を示した
が、ｎチャネルの場合や例えばＩｎＰ／ＩｎＧａＡｓ等
の他の材料系を用いたヘテロ絶縁ゲート電界効果トラン
ジスタの場合も同様に実施できるのはもちろんである。
【０１１７】（実施例１８）以下本発明の実施例である
多結晶ＧａＡｓを用いた配線について図５７を用いて説
明する。
多結晶ＧａＡｓを用いた配線について図５７を用いて説
明する。
【０１１８】図５７は本発明による多結晶ＧａＡｓを用
いた配線の例として示した、ヘテロ絶縁ゲート電界効果
トランジスタを用いたメモリセルの回路図である。Ｖｃ
ｃは電源電位、Ｖｓｓは接地電位で、Ｔ１、Ｔ２、Ｔ
３、Ｔ４、Ｔ５、およびＴ６は実施例１６に示した方法
で作製されたヘテロ絶縁ゲート電界効果トランジスタで
ある。図示したメモリセルにはワード線とビット線が存
在するが、本実施例では該ヘテロ絶縁ゲート電界効果ト
ランジスタのゲート電極とワード線を、Ｃを４×１０20
／ｃｍ3含む多結晶ＧａＡｓ層（厚さ１００ｎｍ）で同
時に形成した。
いた配線の例として示した、ヘテロ絶縁ゲート電界効果
トランジスタを用いたメモリセルの回路図である。Ｖｃ
ｃは電源電位、Ｖｓｓは接地電位で、Ｔ１、Ｔ２、Ｔ
３、Ｔ４、Ｔ５、およびＴ６は実施例１６に示した方法
で作製されたヘテロ絶縁ゲート電界効果トランジスタで
ある。図示したメモリセルにはワード線とビット線が存
在するが、本実施例では該ヘテロ絶縁ゲート電界効果ト
ランジスタのゲート電極とワード線を、Ｃを４×１０20
／ｃｍ3含む多結晶ＧａＡｓ層（厚さ１００ｎｍ）で同
時に形成した。
【０１１９】本実施例によれば、ゲート電極とワード線
を多結晶ＧａＡｓで同時形成するために、金属配線を用
いる従来技術に比較して作製工程が簡略化し、電子回路
作製コストの低減する効果がある。また、半導体では金
属に比較して微細加工が可能なため、従来よりもゲート
電極長や配線間隔を短縮出来る結果、電子回路の性能向
上と素子の高集積化を同時に満足させられる効果もあ
る。
を多結晶ＧａＡｓで同時形成するために、金属配線を用
いる従来技術に比較して作製工程が簡略化し、電子回路
作製コストの低減する効果がある。また、半導体では金
属に比較して微細加工が可能なため、従来よりもゲート
電極長や配線間隔を短縮出来る結果、電子回路の性能向
上と素子の高集積化を同時に満足させられる効果もあ
る。
【０１２０】なお本実施例では、多結晶ＧａＡｓ中の不
純物としてＣを用いたが、濃度が４×１０20／ｃｍ3以
上であればＢｅでもよいのはもちろんである。また、多
結晶ＧａＡｓの代わりに多結晶ＧａＡｓＳｂ等の更に禁
制帯幅の小さな材料を用いれば、配線およびゲート電極
の抵抗が更に下がり、より性能の良い電子回路を得るこ
とができる。また、本実施例や実施例１５で示したヘテ
ロ絶縁ゲート電界効果トランジスタやヘテロ接合バイポ
ーラトランジスタを用いた電子回路は、さらに実施例１
６に示した面発光レーザやその集積化光回路と、チップ
内あるいはチップ間で結合させて、光電子集積回路とし
て動作させても良いのはもちろんである。
純物としてＣを用いたが、濃度が４×１０20／ｃｍ3以
上であればＢｅでもよいのはもちろんである。また、多
結晶ＧａＡｓの代わりに多結晶ＧａＡｓＳｂ等の更に禁
制帯幅の小さな材料を用いれば、配線およびゲート電極
の抵抗が更に下がり、より性能の良い電子回路を得るこ
とができる。また、本実施例や実施例１５で示したヘテ
ロ絶縁ゲート電界効果トランジスタやヘテロ接合バイポ
ーラトランジスタを用いた電子回路は、さらに実施例１
６に示した面発光レーザやその集積化光回路と、チップ
内あるいはチップ間で結合させて、光電子集積回路とし
て動作させても良いのはもちろんである。
【０１２１】（実施例１９）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタを図５８から図６
３を用いて説明する。
るヘテロ接合バイポーラトランジスタを図５８から図６
３を用いて説明する。
【０１２２】図５８は本発明によるヘテロ接合バイポー
ラトランジスタの断面構造模式図である。図５８におい
て、５１はＦｅドープ半絶縁性ＩｎＰ基板、５２はｎ型
ＩｎＧａＡｓサブコレクタ（Ｓｉ：２×１０19／ｃ
ｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．５３）、５
３は埋込絶縁膜ＳｉＯ2（厚さ３００ｎｍ）、５４はｎ
型ＩｎＧａＡｓコレクタ（Ｓｉ：２×１０16／ｃｍ3、
厚さ３００ｎｍ、ＩｎＡｓモル比０．５３）、５６は単
結晶ｐ型ＩｎＧａＡｓ内部ベース（Ｂｅ：４×１０20／
ｃｍ3、厚さ７０ｎｍ、ＩｎＡｓモル比０．５３）、５
７は多結晶ｐ型ＩｎＧａＡｓ外部ベース（Ｂｅ：１×１
０20／ｃｍ3、厚さ７０ｎｍ、ＩｎＡｓモル比０．５
３）、５８は表面保護絶縁膜ＳｉＯ2（厚さ２００ｎ
ｍ）、５９はｎ型ＩｎＰエミッタ（Ｓｉ：１×１０18／
ｃｍ3、厚さ２００ｎｍ）、６０はｎ型ＩｎＧａＡｓエ
ミッタ電極取り出し領域（Ｓｉ：２×１０19／ｃｍ3、
厚さ５００ｎｍ、ＩｎＡｓモル比０．５３）、６１はエ
ミッタ電極、６２はベース電極、６３はコレクタ電極で
ある。本構造において、エミッタ電極取り出し領域６０
は単結晶で、多結晶外部ベース５７の存在する領域の表
面保護絶縁膜５８上まで横方向に伸びて形成されてい
る。以下、本構造の半導体装置の製造方法に関して、図
５９から図６３を用いて説明する。
ラトランジスタの断面構造模式図である。図５８におい
て、５１はＦｅドープ半絶縁性ＩｎＰ基板、５２はｎ型
ＩｎＧａＡｓサブコレクタ（Ｓｉ：２×１０19／ｃ
ｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．５３）、５
３は埋込絶縁膜ＳｉＯ2（厚さ３００ｎｍ）、５４はｎ
型ＩｎＧａＡｓコレクタ（Ｓｉ：２×１０16／ｃｍ3、
厚さ３００ｎｍ、ＩｎＡｓモル比０．５３）、５６は単
結晶ｐ型ＩｎＧａＡｓ内部ベース（Ｂｅ：４×１０20／
ｃｍ3、厚さ７０ｎｍ、ＩｎＡｓモル比０．５３）、５
７は多結晶ｐ型ＩｎＧａＡｓ外部ベース（Ｂｅ：１×１
０20／ｃｍ3、厚さ７０ｎｍ、ＩｎＡｓモル比０．５
３）、５８は表面保護絶縁膜ＳｉＯ2（厚さ２００ｎ
ｍ）、５９はｎ型ＩｎＰエミッタ（Ｓｉ：１×１０18／
ｃｍ3、厚さ２００ｎｍ）、６０はｎ型ＩｎＧａＡｓエ
ミッタ電極取り出し領域（Ｓｉ：２×１０19／ｃｍ3、
厚さ５００ｎｍ、ＩｎＡｓモル比０．５３）、６１はエ
ミッタ電極、６２はベース電極、６３はコレクタ電極で
ある。本構造において、エミッタ電極取り出し領域６０
は単結晶で、多結晶外部ベース５７の存在する領域の表
面保護絶縁膜５８上まで横方向に伸びて形成されてい
る。以下、本構造の半導体装置の製造方法に関して、図
５９から図６３を用いて説明する。
【０１２３】初めに、Ｆｅドープ半絶縁性ＩｎＰ基板５
１上にｎ型ＩｎＧａＡｓサブコレクタ５２を分子線エピ
タキシー（ＭＢＥ）法、有機金属気相エピタキシー（Ｍ
ＯＶＰＥ）法あるいは有機金属分子線エピタキシー（Ｍ
ＯＭＢＥ）法のいずれかにより５００℃付近でエピタキ
シャル成長した後に、試料を結晶成長装置から取り出
し、埋込絶縁膜となるＳｉＯ2膜５３（厚さ２５０ｎ
ｍ）を化学的気相堆積法により形成した。続いて、ホト
リソグラフィーおよび化学エッチングによりトランジス
タ真性領域のＳｉＯ2膜５３を選択的に除去して、ＭＯ
ＶＰＥ法あるいはＭＯＭＢＥ法によりｎ型ＩｎＧａＡｓ
コレクタ５４の選択成長を５００℃にて行った（図５
９）。
１上にｎ型ＩｎＧａＡｓサブコレクタ５２を分子線エピ
タキシー（ＭＢＥ）法、有機金属気相エピタキシー（Ｍ
ＯＶＰＥ）法あるいは有機金属分子線エピタキシー（Ｍ
ＯＭＢＥ）法のいずれかにより５００℃付近でエピタキ
シャル成長した後に、試料を結晶成長装置から取り出
し、埋込絶縁膜となるＳｉＯ2膜５３（厚さ２５０ｎ
ｍ）を化学的気相堆積法により形成した。続いて、ホト
リソグラフィーおよび化学エッチングによりトランジス
タ真性領域のＳｉＯ2膜５３を選択的に除去して、ＭＯ
ＶＰＥ法あるいはＭＯＭＢＥ法によりｎ型ＩｎＧａＡｓ
コレクタ５４の選択成長を５００℃にて行った（図５
９）。
【０１２４】その後、試料を結晶成長装置から取り出
し、塗布絶縁膜５５（ＳｉＯ2、厚さ３００ｎｍ）を用
いて絶縁膜５３とコレクタ５４との空間を埋込んだ。そ
して、厚さ２μｍ程度の有機膜で試料表面の平坦化を行
い、有機膜と絶縁膜を等速度でエッチングすることによ
りコレクタ５４の表面を露出した（図６０）。
し、塗布絶縁膜５５（ＳｉＯ2、厚さ３００ｎｍ）を用
いて絶縁膜５３とコレクタ５４との空間を埋込んだ。そ
して、厚さ２μｍ程度の有機膜で試料表面の平坦化を行
い、有機膜と絶縁膜を等速度でエッチングすることによ
りコレクタ５４の表面を露出した（図６０）。
【０１２５】続いて、試料をＭＢＥ装置に導入し、ｐ型
不純物としてＢｅを用いて単結晶ｐ型ＩｎＧａＡｓ内部
ベース５６と多結晶ｐ型ＩｎＧａＡｓ外部ベース５７の
同時形成を４５０℃にて行った。単結晶ＩｎＧａＡｓコ
レクタ５４上には単結晶ｐ型ＩｎＧａＡｓ内部ベース５
６が、塗布絶縁膜５５上には多結晶ｐ型ＩｎＧａＡｓ外
部ベース５７が形成されたことは、電子線回折法および
透過型電子顕微鏡法により確認された。また、この際、
Ｂｅ濃度を少くとも４×１０20／ｃｍ3にすることで、
多結晶ｐ型ＩｎＧａＡｓ外部ベース５７の抵抗率を実用
上問題の無い０．０４Ωｃｍ以下にできることも電気伝
導度測定から明らかとなった。
不純物としてＢｅを用いて単結晶ｐ型ＩｎＧａＡｓ内部
ベース５６と多結晶ｐ型ＩｎＧａＡｓ外部ベース５７の
同時形成を４５０℃にて行った。単結晶ＩｎＧａＡｓコ
レクタ５４上には単結晶ｐ型ＩｎＧａＡｓ内部ベース５
６が、塗布絶縁膜５５上には多結晶ｐ型ＩｎＧａＡｓ外
部ベース５７が形成されたことは、電子線回折法および
透過型電子顕微鏡法により確認された。また、この際、
Ｂｅ濃度を少くとも４×１０20／ｃｍ3にすることで、
多結晶ｐ型ＩｎＧａＡｓ外部ベース５７の抵抗率を実用
上問題の無い０．０４Ωｃｍ以下にできることも電気伝
導度測定から明らかとなった。
【０１２６】内部ベースおよび外部ベースの形成後、試
料をＭＢＥ装置から取り出し、表面保護絶縁膜５８を化
学的気相堆積法により形成した。そして、ホトリソグラ
フィーおよび化学エッチングによりエミッタ形成領域に
おける表面保護絶縁膜５８の選択的除去を行った（図６
１）。
料をＭＢＥ装置から取り出し、表面保護絶縁膜５８を化
学的気相堆積法により形成した。そして、ホトリソグラ
フィーおよび化学エッチングによりエミッタ形成領域に
おける表面保護絶縁膜５８の選択的除去を行った（図６
１）。
【０１２７】その後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置に移し、ｎ型ＩｎＰエミッタ５９およびｎ
型ＩｎＧａＡｓエミッタ電極取り出し領域６０の選択成
長を５００℃にて行った。この際、ｎ型ＩｎＧａＡｓエ
ミッタ電極取り出し領域６０は表面保護絶縁膜５８上を
単結晶状態のまま横方向に５００ｎｍ程度伸びて成長す
ることが、試料断面の走査型電子顕微鏡観察より明らか
となった。この状態でエミッタ電極金属として例えばＷ
Ｓｉを全面に堆積し、ホトリソグラフィーおよびドライ
エッチングによりエミッタ電極６１の加工を行った（図
６２）。
ＯＭＢＥ装置に移し、ｎ型ＩｎＰエミッタ５９およびｎ
型ＩｎＧａＡｓエミッタ電極取り出し領域６０の選択成
長を５００℃にて行った。この際、ｎ型ＩｎＧａＡｓエ
ミッタ電極取り出し領域６０は表面保護絶縁膜５８上を
単結晶状態のまま横方向に５００ｎｍ程度伸びて成長す
ることが、試料断面の走査型電子顕微鏡観察より明らか
となった。この状態でエミッタ電極金属として例えばＷ
Ｓｉを全面に堆積し、ホトリソグラフィーおよびドライ
エッチングによりエミッタ電極６１の加工を行った（図
６２）。
【０１２８】引き続き、エミッタ電極６１をマスクとし
て表面保護絶縁膜５８、多結晶ｐ形ＩｎＧａＡｓ外部ベ
ース５７のエッチングを行った後に、ホトリソグラフィ
ーおよびドライエッチングを用いてベース電極およびコ
レクタ電極形成領域における表面保護絶縁膜５８、塗布
絶縁膜５５、埋込絶縁膜５３の選択的除去を行った。そ
して最後に、ベース電極６２およびコレクタ電極６３を
リフトオフ法により形成した（図６３）。
て表面保護絶縁膜５８、多結晶ｐ形ＩｎＧａＡｓ外部ベ
ース５７のエッチングを行った後に、ホトリソグラフィ
ーおよびドライエッチングを用いてベース電極およびコ
レクタ電極形成領域における表面保護絶縁膜５８、塗布
絶縁膜５５、埋込絶縁膜５３の選択的除去を行った。そ
して最後に、ベース電極６２およびコレクタ電極６３を
リフトオフ法により形成した（図６３）。
【０１２９】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
【０１３０】（実施例２０）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタを図５８および図
６４、図６５を用いて説明する。
るヘテロ接合バイポーラトランジスタを図５８および図
６４、図６５を用いて説明する。
【０１３１】本実施例によるヘテロ接合バイポーラトラ
ンジスタの断面構造は実施例１９に同じである（図５
８）。実施例１９ではｎ型ＩｎＧａＡｓコレクタ５４を
選択成長により形成したが、本実施例ではｎ型ＩｎＧａ
Ａｓコレクタ５４は基板全面への成長後、トランジスタ
領域以外を選択的に除去することにより作製した。以
下、本ヘテロ接合バイポーラトランジスタの作製方法を
説明する。
ンジスタの断面構造は実施例１９に同じである（図５
８）。実施例１９ではｎ型ＩｎＧａＡｓコレクタ５４を
選択成長により形成したが、本実施例ではｎ型ＩｎＧａ
Ａｓコレクタ５４は基板全面への成長後、トランジスタ
領域以外を選択的に除去することにより作製した。以
下、本ヘテロ接合バイポーラトランジスタの作製方法を
説明する。
【０１３２】初めに、Ｆｅドープ半絶縁性ＩｎＰ基板５
１上にｎ型ＩｎＧａＡｓサブコレクタ（Ｓｉ：２×１０
19／ｃｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．５
３）５２およびｎ型ＩｎＧａＡｓコレクタ（Ｓｉ：２×
１０16／ｃｍ3、厚さ３００ｎｍ、ＩｎＡｓモル比０．
５３）５４をＭＢＥ法、ＭＯＶＰＥ法あるいはＭＯＭＢ
Ｅ法のいずれかにより５００℃付近でエピタキシャル成
長した後に、試料を結晶成長装置から取り出し、ホトリ
ソグラフィーおよび化学エッチングによりトランジスタ
真性領域以外のコレクタ５４全てとサブコレクタ５２の
一部（膜厚５０ｎｍ程度）を選択的に除去した（図６
４）。
１上にｎ型ＩｎＧａＡｓサブコレクタ（Ｓｉ：２×１０
19／ｃｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．５
３）５２およびｎ型ＩｎＧａＡｓコレクタ（Ｓｉ：２×
１０16／ｃｍ3、厚さ３００ｎｍ、ＩｎＡｓモル比０．
５３）５４をＭＢＥ法、ＭＯＶＰＥ法あるいはＭＯＭＢ
Ｅ法のいずれかにより５００℃付近でエピタキシャル成
長した後に、試料を結晶成長装置から取り出し、ホトリ
ソグラフィーおよび化学エッチングによりトランジスタ
真性領域以外のコレクタ５４全てとサブコレクタ５２の
一部（膜厚５０ｎｍ程度）を選択的に除去した（図６
４）。
【０１３３】その後、塗布絶縁膜ＳｉＯ2（厚さ５００
ｎｍ）５５を塗布後、厚さ２μｍ程度の有機膜で試料表
面の平坦化を行い、有機膜と絶縁膜を等速度でエッチン
グすることにより、コレクタ５４の表面を露出した（図
６５）。
ｎｍ）５５を塗布後、厚さ２μｍ程度の有機膜で試料表
面の平坦化を行い、有機膜と絶縁膜を等速度でエッチン
グすることにより、コレクタ５４の表面を露出した（図
６５）。
【０１３４】続いて、実施例１９の図６１〜図６３に示
したように、ベース・エミッタ等を形成してヘテロ接合
バイポーラトランジスタを作製した。
したように、ベース・エミッタ等を形成してヘテロ接合
バイポーラトランジスタを作製した。
【０１３５】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
【０１３６】（実施例２１）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタを図５８から図６
３を用いて説明する。
るヘテロ接合バイポーラトランジスタを図５８から図６
３を用いて説明する。
【０１３７】図５８は本発明によるヘテロ接合バイポー
ラトランジスタの断面構造模式図である。図５８におい
て、５１はＦｅドープ半絶縁性ＩｎＰ基板、５２はｎ型
ＧａＡｓＳｂサブコレクタ（Ｓｉ：２×１０19／ｃ
ｍ3、厚さ５００ｎｍ、ＧａＳｂモル比０．４９）、５
３は埋込絶縁膜ＳｉＯ2（厚さ３００ｎｍ）、５４はｎ
型ＧａＡｓＳｂコレクタ（Ｓｉ：２×１０16／ｃｍ3、
厚さ３００ｎｍ、ＧａＳｂモル比０．４９）、５６は単
結晶ｐ型ＧａＡｓＳｂ内部ベース（Ｂｅ：４×１０20／
ｃｍ3、厚さ７０ｎｍ、ＧａＳｂモル比０．４９）、５
７は多結晶ｐ型ＧａＡｓＳｂ外部ベース（Ｂｅ：４×１
０20／ｃｍ3、厚さ７０ｎｍ、ＧａＳｂモル比０．４
９）、５８は表面保護絶縁膜ＳｉＯ2（厚さ２００ｎ
ｍ）、５９はｎ型ＩｎＰエミッタ（Ｓｉ：１×１０18／
ｃｍ3、厚さ２００ｎｍ）、６０はｎ型ＧａＡｓＳｂエ
ミッタ電極取り出し領域（Ｓｉ：２×１０19／ｃｍ3、
厚さ５００ｎｍ、ＧａＳｂモル比０．４９）、６１はエ
ミッタ電極、６２はベース電極、６３はコレクタ電極で
ある。本構造において、エミッタ電極取り出し領域６０
は単結晶で、多結晶外部ベース５７の存在する領域の表
面保護絶縁膜５８上まで横方向に伸びて形成されてい
る。以下、本構造のヘテロ接合バイポーラトランジスタ
の製造方法に関して、図６０から図６３を用いて説明す
る。
ラトランジスタの断面構造模式図である。図５８におい
て、５１はＦｅドープ半絶縁性ＩｎＰ基板、５２はｎ型
ＧａＡｓＳｂサブコレクタ（Ｓｉ：２×１０19／ｃ
ｍ3、厚さ５００ｎｍ、ＧａＳｂモル比０．４９）、５
３は埋込絶縁膜ＳｉＯ2（厚さ３００ｎｍ）、５４はｎ
型ＧａＡｓＳｂコレクタ（Ｓｉ：２×１０16／ｃｍ3、
厚さ３００ｎｍ、ＧａＳｂモル比０．４９）、５６は単
結晶ｐ型ＧａＡｓＳｂ内部ベース（Ｂｅ：４×１０20／
ｃｍ3、厚さ７０ｎｍ、ＧａＳｂモル比０．４９）、５
７は多結晶ｐ型ＧａＡｓＳｂ外部ベース（Ｂｅ：４×１
０20／ｃｍ3、厚さ７０ｎｍ、ＧａＳｂモル比０．４
９）、５８は表面保護絶縁膜ＳｉＯ2（厚さ２００ｎ
ｍ）、５９はｎ型ＩｎＰエミッタ（Ｓｉ：１×１０18／
ｃｍ3、厚さ２００ｎｍ）、６０はｎ型ＧａＡｓＳｂエ
ミッタ電極取り出し領域（Ｓｉ：２×１０19／ｃｍ3、
厚さ５００ｎｍ、ＧａＳｂモル比０．４９）、６１はエ
ミッタ電極、６２はベース電極、６３はコレクタ電極で
ある。本構造において、エミッタ電極取り出し領域６０
は単結晶で、多結晶外部ベース５７の存在する領域の表
面保護絶縁膜５８上まで横方向に伸びて形成されてい
る。以下、本構造のヘテロ接合バイポーラトランジスタ
の製造方法に関して、図６０から図６３を用いて説明す
る。
【０１３８】初めに、Ｆｅドープ半絶縁性ＩｎＰ基板５
１上にｎ型ＧａＡｓＳｂサブコレクタ５２をＭＢＥ法、
ＭＯＶＰＥ法あるいはＭＯＭＢＥ法のいずれかにより５
００℃付近でエピタキシャル成長した後に、試料を結晶
成長装置から取り出し、埋込絶縁膜となるＳｉＯ2膜５
３（厚さ２５０ｎｍ）を化学的気相堆積法により形成し
た。続いて、ホトリソグラフィーおよび化学エッチング
によりトランジスタ真性領域のＳｉＯ2膜５３を選択的
に除去して、ＭＯＶＰＥ法あるいはＭＯＭＢＥ法により
ｎ型ＧａＡｓＳｂコレクタ５４の選択成長を５００℃に
て行った（図６０）。
１上にｎ型ＧａＡｓＳｂサブコレクタ５２をＭＢＥ法、
ＭＯＶＰＥ法あるいはＭＯＭＢＥ法のいずれかにより５
００℃付近でエピタキシャル成長した後に、試料を結晶
成長装置から取り出し、埋込絶縁膜となるＳｉＯ2膜５
３（厚さ２５０ｎｍ）を化学的気相堆積法により形成し
た。続いて、ホトリソグラフィーおよび化学エッチング
によりトランジスタ真性領域のＳｉＯ2膜５３を選択的
に除去して、ＭＯＶＰＥ法あるいはＭＯＭＢＥ法により
ｎ型ＧａＡｓＳｂコレクタ５４の選択成長を５００℃に
て行った（図６０）。
【０１３９】その後、試料を結晶成長装置から取り出
し、塗布絶縁膜５５（ＳｉＯ2、厚さ３００ｎｍ）を用
いて絶縁膜５３とコレクタ５４との空間を埋込んだ。そ
して、厚さ２μｍ程度の有機膜で試料表面の平坦化を行
い、有機膜と絶縁膜を等速度でエッチングすることによ
りコレクタ５４の表面を露出した（図６１）。
し、塗布絶縁膜５５（ＳｉＯ2、厚さ３００ｎｍ）を用
いて絶縁膜５３とコレクタ５４との空間を埋込んだ。そ
して、厚さ２μｍ程度の有機膜で試料表面の平坦化を行
い、有機膜と絶縁膜を等速度でエッチングすることによ
りコレクタ５４の表面を露出した（図６１）。
【０１４０】続いて、試料をＭＢＥ装置に導入し、ｐ型
不純物としてＢｅを用いて単結晶ｐ型ＧａＡｓＳｂ内部
ベース５６と多結晶ｐ型ＧａＡｓＳｂ外部ベース５７の
同時形成を４５０℃にて行った。この際、Ｂｅ濃度を少
くとも４×１０20／ｃｍ3にすることで、多結晶ｐ型Ｇ
ａＡｓＳｂ外部ベース５７の抵抗率を実用上問題の無い
０．０４Ωｃｍ以下にできることも電気伝導度測定から
明らかとなった。
不純物としてＢｅを用いて単結晶ｐ型ＧａＡｓＳｂ内部
ベース５６と多結晶ｐ型ＧａＡｓＳｂ外部ベース５７の
同時形成を４５０℃にて行った。この際、Ｂｅ濃度を少
くとも４×１０20／ｃｍ3にすることで、多結晶ｐ型Ｇ
ａＡｓＳｂ外部ベース５７の抵抗率を実用上問題の無い
０．０４Ωｃｍ以下にできることも電気伝導度測定から
明らかとなった。
【０１４１】内部ベースおよび外部ベースの形成後、試
料をＭＢＥ装置から取り出し、表面保護絶縁膜５８を化
学的気相堆積法により形成した。そして、ホトリソグラ
フィーおよび化学エッチングによりエミッタ形成領域に
おける表面保護絶縁膜５８の選択的除去を行った（図６
２）。
料をＭＢＥ装置から取り出し、表面保護絶縁膜５８を化
学的気相堆積法により形成した。そして、ホトリソグラ
フィーおよび化学エッチングによりエミッタ形成領域に
おける表面保護絶縁膜５８の選択的除去を行った（図６
２）。
【０１４２】その後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置に移し、ｎ型ＩｎＰエミッタ５９およびｎ
型ＧａＡｓＳｂエミッタ電極取り出し領域６０の選択成
長を５００℃にて行った。この際、ｎ型ＧａＡｓＳｂエ
ミッタ電極取り出し領域６０は表面保護絶縁膜５８上を
単結晶状態のまま横方向に５００ｎｍ程度伸びて成長す
ることが、試料断面の走査型電子顕微鏡観察より明らか
となった。この状態でエミッタ電極金属を全面に堆積
し、ホトリソグラフィーおよびドライエッチングにより
エミッタ電極６１の加工を行った（図６３）。
ＯＭＢＥ装置に移し、ｎ型ＩｎＰエミッタ５９およびｎ
型ＧａＡｓＳｂエミッタ電極取り出し領域６０の選択成
長を５００℃にて行った。この際、ｎ型ＧａＡｓＳｂエ
ミッタ電極取り出し領域６０は表面保護絶縁膜５８上を
単結晶状態のまま横方向に５００ｎｍ程度伸びて成長す
ることが、試料断面の走査型電子顕微鏡観察より明らか
となった。この状態でエミッタ電極金属を全面に堆積
し、ホトリソグラフィーおよびドライエッチングにより
エミッタ電極６１の加工を行った（図６３）。
【０１４３】引き続き、エミッタ電極６１をマスクとし
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓＳｂ外部ベ
ース５７のエッチングを行った後に、ホトリソグラフィ
ーおよびドライエッチングを用いてベース電極およびコ
レクタ電極形成領域における表面保護絶縁膜５８、塗布
絶縁膜５５、埋込絶縁膜５３の選択的除去を行った。そ
して最後に、ベース電極６２およびコレクタ電極６３を
リフトオフ法により形成した（図６４）。
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓＳｂ外部ベ
ース５７のエッチングを行った後に、ホトリソグラフィ
ーおよびドライエッチングを用いてベース電極およびコ
レクタ電極形成領域における表面保護絶縁膜５８、塗布
絶縁膜５５、埋込絶縁膜５３の選択的除去を行った。そ
して最後に、ベース電極６２およびコレクタ電極６３を
リフトオフ法により形成した（図６４）。
【０１４４】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。
【０１４５】（実施例２２）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタに関して説明す
る。
るヘテロ接合バイポーラトランジスタに関して説明す
る。
【０１４６】本実施例によるヘテロ接合バイポーラトラ
ンジスタの断面構造は実施例２１に同じである（図５
８）。実施例２１ではｐ型ＧａＡｓＳｂベースをＭＢＥ
法により形成したが（図６２）、本実施例ではアンドー
プＧａＡｓＳｂ（厚さ１分子層以上５０ｎｍ以下）をＭ
ＢＥ法により成長してｎ型ＧａＡｓＳｂコレクタ５４上
に単結晶を、絶縁膜５５上に多結晶を形成した後に、試
料をＭＯＶＰＥ装置あるいはＭＯＭＢＥ装置に移して単
結晶領域５６および多結晶領域５７からなるｐ型ＧａＡ
ｓＳｂベースの成長を行った。ここで、ＭＯＶＰＥ法ま
たはＭＯＭＢＥ法により直接ベースの成長を行わなかっ
たのは、両成長法とも絶縁膜上への多結晶ＧａＡｓＳｂ
の形成が困難であるためである。また、ベースの成長に
はトリメチルガリウムを用いて、ｐ型不純物としてＣを
４×１０20／ｃｍ3ドーピングした。この際、Ｃ濃度を
少くとも４×１０20／ｃｍ3にすることで、多結晶ｐ型
ＧａＡｓＳｂ外部ベース５７の抵抗率を実用上問題の無
い０．０４Ωｃｍ以下にできることも電気伝導度測定か
ら明らかとなった。それ以外の作製工程は実施例２１と
同じとした。
ンジスタの断面構造は実施例２１に同じである（図５
８）。実施例２１ではｐ型ＧａＡｓＳｂベースをＭＢＥ
法により形成したが（図６２）、本実施例ではアンドー
プＧａＡｓＳｂ（厚さ１分子層以上５０ｎｍ以下）をＭ
ＢＥ法により成長してｎ型ＧａＡｓＳｂコレクタ５４上
に単結晶を、絶縁膜５５上に多結晶を形成した後に、試
料をＭＯＶＰＥ装置あるいはＭＯＭＢＥ装置に移して単
結晶領域５６および多結晶領域５７からなるｐ型ＧａＡ
ｓＳｂベースの成長を行った。ここで、ＭＯＶＰＥ法ま
たはＭＯＭＢＥ法により直接ベースの成長を行わなかっ
たのは、両成長法とも絶縁膜上への多結晶ＧａＡｓＳｂ
の形成が困難であるためである。また、ベースの成長に
はトリメチルガリウムを用いて、ｐ型不純物としてＣを
４×１０20／ｃｍ3ドーピングした。この際、Ｃ濃度を
少くとも４×１０20／ｃｍ3にすることで、多結晶ｐ型
ＧａＡｓＳｂ外部ベース５７の抵抗率を実用上問題の無
い０．０４Ωｃｍ以下にできることも電気伝導度測定か
ら明らかとなった。それ以外の作製工程は実施例２１と
同じとした。
【０１４７】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。また、結晶成長
時の拡散が大きなＢｅの代わりに拡散の小さなＣを用い
るため、信頼性および再現性の高い半導体装置を実現で
きる効果もある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極引き出し領域をエミッタ・ベース接合面積よ
りも大きくできるため、エミッタ抵抗の低減とエミッタ
の微細化を同時に達成した超高速ヘテロ接合バイポーラ
トランジスタを実現できる効果がある。また、結晶成長
時の拡散が大きなＢｅの代わりに拡散の小さなＣを用い
るため、信頼性および再現性の高い半導体装置を実現で
きる効果もある。
【０１４８】（実施例２３）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタを図５８から図６
３を用いて説明する。
るヘテロ接合バイポーラトランジスタを図５８から図６
３を用いて説明する。
【０１４９】図５８は本発明によるヘテロ接合バイポー
ラトランジスタの断面構造模式図である。図５８におい
て、５１はアンドープ半絶縁性ＧａＡｓ基板、５２はｎ
型ＧａＡｓサブコレクタ（Ｓｉ：５×１０18／ｃｍ3、
厚さ５００ｎｍ）、５３は埋込絶縁膜ＳｉＯ2（厚さ３
００ｎｍ）、５４はｎ型ＧａＡｓコレクタ（Ｓｉ：５×
１０16／ｃｍ3、厚さ３００ｎｍ）、５６は単結晶ｐ型
ＧａＡｓ内部ベース（Ｃ：４×１０20／ｃｍ3、厚さ７
０ｎｍ）、５７は多結晶ｐ型ＧａＡｓ外部ベース（Ｃ：
１×１０20／ｃｍ3、厚さ７０ｎｍ）、５８は表面保護
絶縁膜ＳｉＯ2（厚さ２００ｎｍ）、５９はｎ型ＡｌＧ
ａＡｓエミッタ（Ｓｉ：１×１０18／ｃｍ3、厚さ２０
０ｎｍ、ＡｌＡｓモル比０．３）、６０はｎ型ＩｎＧａ
Ａｓエミッタ電極取り出し領域（Ｓｉ：２×１０19／ｃ
ｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．６）、６１
はエミッタ電極、６２はベース電極、６３はコレクタ電
極である。本構造において、エミッタ電極取り出し領域
６０は単結晶で、多結晶外部ベース５７の存在する領域
の表面保護絶縁膜５８上まで横方向に伸びて形成されて
いる。以下、本構造の半導体装置の製造方法に関して、
図５９から図６３を用いて説明する。
ラトランジスタの断面構造模式図である。図５８におい
て、５１はアンドープ半絶縁性ＧａＡｓ基板、５２はｎ
型ＧａＡｓサブコレクタ（Ｓｉ：５×１０18／ｃｍ3、
厚さ５００ｎｍ）、５３は埋込絶縁膜ＳｉＯ2（厚さ３
００ｎｍ）、５４はｎ型ＧａＡｓコレクタ（Ｓｉ：５×
１０16／ｃｍ3、厚さ３００ｎｍ）、５６は単結晶ｐ型
ＧａＡｓ内部ベース（Ｃ：４×１０20／ｃｍ3、厚さ７
０ｎｍ）、５７は多結晶ｐ型ＧａＡｓ外部ベース（Ｃ：
１×１０20／ｃｍ3、厚さ７０ｎｍ）、５８は表面保護
絶縁膜ＳｉＯ2（厚さ２００ｎｍ）、５９はｎ型ＡｌＧ
ａＡｓエミッタ（Ｓｉ：１×１０18／ｃｍ3、厚さ２０
０ｎｍ、ＡｌＡｓモル比０．３）、６０はｎ型ＩｎＧａ
Ａｓエミッタ電極取り出し領域（Ｓｉ：２×１０19／ｃ
ｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．６）、６１
はエミッタ電極、６２はベース電極、６３はコレクタ電
極である。本構造において、エミッタ電極取り出し領域
６０は単結晶で、多結晶外部ベース５７の存在する領域
の表面保護絶縁膜５８上まで横方向に伸びて形成されて
いる。以下、本構造の半導体装置の製造方法に関して、
図５９から図６３を用いて説明する。
【０１５０】初めに、アンドープ半絶縁性ＧａＡｓ基板
５１上にｎ型ＧａＡｓサブコレクタ５２をＭＢＥ法、Ｍ
ＯＶＰＥ法あるいはＭＯＭＢＥ法のいずれかにより５０
０℃付近でエピタキシャル成長した後に、試料を結晶成
長装置から取り出し、埋込絶縁膜となるＳｉＯ2膜５３
（厚さ２５０ｎｍ）を化学的気相堆積法により形成し
た。続いて、ホトリソグラフィーおよび化学エッチング
によりトランジスタ真性領域のＳｉＯ2膜５３を選択的
に除去して、ＭＯＶＰＥ法あるいはＭＯＭＢＥ法により
ｎ型ＩｎＧａＡｓコレクタ５４の選択成長を５００℃に
て行った（図５９）。
５１上にｎ型ＧａＡｓサブコレクタ５２をＭＢＥ法、Ｍ
ＯＶＰＥ法あるいはＭＯＭＢＥ法のいずれかにより５０
０℃付近でエピタキシャル成長した後に、試料を結晶成
長装置から取り出し、埋込絶縁膜となるＳｉＯ2膜５３
（厚さ２５０ｎｍ）を化学的気相堆積法により形成し
た。続いて、ホトリソグラフィーおよび化学エッチング
によりトランジスタ真性領域のＳｉＯ2膜５３を選択的
に除去して、ＭＯＶＰＥ法あるいはＭＯＭＢＥ法により
ｎ型ＩｎＧａＡｓコレクタ５４の選択成長を５００℃に
て行った（図５９）。
【０１５１】その後、試料を結晶成長装置から取り出
し、塗布絶縁膜５５（ＳｉＯ2、厚さ３００ｎｍ）を用
いて絶縁膜５３とコレクタ５４との空間を埋込んだ。そ
して、厚さ２μｍ程度の有機膜で試料表面の平坦化を行
い、有機膜と絶縁膜を等速度でエッチングすることによ
りコレクタ５４の表面を露出した（図６０）。
し、塗布絶縁膜５５（ＳｉＯ2、厚さ３００ｎｍ）を用
いて絶縁膜５３とコレクタ５４との空間を埋込んだ。そ
して、厚さ２μｍ程度の有機膜で試料表面の平坦化を行
い、有機膜と絶縁膜を等速度でエッチングすることによ
りコレクタ５４の表面を露出した（図６０）。
【０１５２】続いて、試料をＭＢＥ装置に導入し、アン
ドープＧａＡｓ（厚さ１分子層以上、図示せず）を堆積
後、試料をＭＯＶＰＥ装置あるいはＭＯＭＢＥ装置へ移
して、原料にトリメチルガリウムを用いることにより、
単結晶ｐ型ＧａＡｓ内部ベース５６と多結晶ｐ型ＧａＡ
ｓ外部ベース５７の同時形成を４５０℃にて行った。こ
の際、ベース中のｐ型不純物であるＣの濃度を少くとも
４×１０20／ｃｍ3にすることで、多結晶ｐ型ＧａＡｓ
外部ベース５７の抵抗率を実用上問題の無い０．０４Ω
ｃｍ以下にできることも電気伝導度測定から明らかとな
った。
ドープＧａＡｓ（厚さ１分子層以上、図示せず）を堆積
後、試料をＭＯＶＰＥ装置あるいはＭＯＭＢＥ装置へ移
して、原料にトリメチルガリウムを用いることにより、
単結晶ｐ型ＧａＡｓ内部ベース５６と多結晶ｐ型ＧａＡ
ｓ外部ベース５７の同時形成を４５０℃にて行った。こ
の際、ベース中のｐ型不純物であるＣの濃度を少くとも
４×１０20／ｃｍ3にすることで、多結晶ｐ型ＧａＡｓ
外部ベース５７の抵抗率を実用上問題の無い０．０４Ω
ｃｍ以下にできることも電気伝導度測定から明らかとな
った。
【０１５３】内部ベースおよび外部ベースの形成後、試
料を結晶成長装置から取り出し、表面保護絶縁膜５８を
化学的気相堆積法により形成した。そして、ホトリソグ
ラフィーおよび化学エッチングによりエミッタ形成領域
における表面保護絶縁膜５８の選択的除去を行った（図
６１）。
料を結晶成長装置から取り出し、表面保護絶縁膜５８を
化学的気相堆積法により形成した。そして、ホトリソグ
ラフィーおよび化学エッチングによりエミッタ形成領域
における表面保護絶縁膜５８の選択的除去を行った（図
６１）。
【０１５４】その後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置に移し、ｎ型ＡｌＧａＡｓエミッタ５９お
よびｎ型ＩｎＧａＡｓエミッタ電極取り出し領域６０の
選択成長を５００℃にて行った。この際、ｎ型ＩｎＧａ
Ａｓエミッタ電極取り出し領域６０は表面保護絶縁膜５
８上を単結晶状態のまま横方向に５００ｎｍ程度伸びて
成長することが、試料断面の走査型電子顕微鏡観察より
明らかとなった。この状態でエミッタ電極金属を全面に
堆積し、ホトリソグラフィーおよびドライエッチングに
よりエミッタ電極６１の加工を行った（図６２）。
ＯＭＢＥ装置に移し、ｎ型ＡｌＧａＡｓエミッタ５９お
よびｎ型ＩｎＧａＡｓエミッタ電極取り出し領域６０の
選択成長を５００℃にて行った。この際、ｎ型ＩｎＧａ
Ａｓエミッタ電極取り出し領域６０は表面保護絶縁膜５
８上を単結晶状態のまま横方向に５００ｎｍ程度伸びて
成長することが、試料断面の走査型電子顕微鏡観察より
明らかとなった。この状態でエミッタ電極金属を全面に
堆積し、ホトリソグラフィーおよびドライエッチングに
よりエミッタ電極６１の加工を行った（図６２）。
【０１５５】引き続き、エミッタ電極６１をマスクとし
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓ外部ベース
５７のエッチングを行った後に、ホトリソグラフィーお
よびドライエッチングを用いてベース電極およびコレク
タ電極形成領域における表面保護絶縁膜５８、塗布絶縁
膜５５、埋込絶縁膜５３の選択的除去を行った。そして
最後に、ベース電極６２およびコレクタ電極６３をリフ
トオフ法により形成した（図６３）。
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓ外部ベース
５７のエッチングを行った後に、ホトリソグラフィーお
よびドライエッチングを用いてベース電極およびコレク
タ電極形成領域における表面保護絶縁膜５８、塗布絶縁
膜５５、埋込絶縁膜５３の選択的除去を行った。そして
最後に、ベース電極６２およびコレクタ電極６３をリフ
トオフ法により形成した（図６３）。
【０１５６】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極面積をエミッタ・ベース接合面積よりも大き
くできるため、エミッタ抵抗の低減とエミッタの微細化
を同時に達成した超高速ヘテロ接合バイポーラトランジ
スタを実現できる効果がある。また、結晶成長時の拡散
が大きなＢｅの代わりに拡散の小さなＣを用いるため、
信頼性および再現性の高い半導体装置を実現できる効果
もある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極面積をエミッタ・ベース接合面積よりも大き
くできるため、エミッタ抵抗の低減とエミッタの微細化
を同時に達成した超高速ヘテロ接合バイポーラトランジ
スタを実現できる効果がある。また、結晶成長時の拡散
が大きなＢｅの代わりに拡散の小さなＣを用いるため、
信頼性および再現性の高い半導体装置を実現できる効果
もある。
【０１５７】（実施例２４）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタに関して説明す
る。
るヘテロ接合バイポーラトランジスタに関して説明す
る。
【０１５８】本実施例によるヘテロ接合バイポーラトラ
ンジスタの断面構造は実施例２３に同じである（図５
８）。実施例２３では単結晶ｐ型ＧａＡｓ内部ベース５
６と多結晶ｐ型ＧａＡｓ外部ベース５７を同時に形成し
たため、ｐ型不純物であるＣの濃度を同一値にしか設定
できなかったが、本実施例では両者の形成を別々に行っ
た。以下、本バイポーラ型半導体装置の作製方法を図５
８から図６７を用いて説明する。
ンジスタの断面構造は実施例２３に同じである（図５
８）。実施例２３では単結晶ｐ型ＧａＡｓ内部ベース５
６と多結晶ｐ型ＧａＡｓ外部ベース５７を同時に形成し
たため、ｐ型不純物であるＣの濃度を同一値にしか設定
できなかったが、本実施例では両者の形成を別々に行っ
た。以下、本バイポーラ型半導体装置の作製方法を図５
８から図６７を用いて説明する。
【０１５９】図５９から図６１までの作製工程は実施例
２３と同じとした。図６１の状態で、表面保護絶縁膜５
８をマスクにドライエッチングを用いて、単結晶ｐ型Ｇ
ａＡｓ５６の選択除去を行った（図６６）。
２３と同じとした。図６１の状態で、表面保護絶縁膜５
８をマスクにドライエッチングを用いて、単結晶ｐ型Ｇ
ａＡｓ５６の選択除去を行った（図６６）。
【０１６０】その後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置に移し、単結晶ｐ型ＧａＡｓ（Ｃ濃度４×
１０19／ｃｍ3、厚さ１２０ｎｍ）６４、ｎ型ＡｌＧａ
Ａｓエミッタ（Ｓｉ：１×１０18／ｃｍ3、厚さ１５０
ｎｍ、ＡｌＡｓモル比０．３）５９、およびｎ型ＩｎＧ
ａＡｓエミッタ電極取り出し領域（Ｓｉ：２×１０19／
ｃｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．６）６０
の選択成長を５００℃にて行った。この際、ｎ型ＩｎＧ
ａＡｓエミッタ電極取り出し領域６０は表面保護絶縁膜
５８上を単結晶状態のまま横方向に５００ｎｍ程度伸び
て成長することが、試料断面の走査型電子顕微鏡観察よ
り明らかとなった。この状態でエミッタ電極金属を全面
に堆積し、ホトリソグラフィーおよびドライエッチング
によりエミッタ電極６１の加工を行った（図６７）。
ＯＭＢＥ装置に移し、単結晶ｐ型ＧａＡｓ（Ｃ濃度４×
１０19／ｃｍ3、厚さ１２０ｎｍ）６４、ｎ型ＡｌＧａ
Ａｓエミッタ（Ｓｉ：１×１０18／ｃｍ3、厚さ１５０
ｎｍ、ＡｌＡｓモル比０．３）５９、およびｎ型ＩｎＧ
ａＡｓエミッタ電極取り出し領域（Ｓｉ：２×１０19／
ｃｍ3、厚さ５００ｎｍ、ＩｎＡｓモル比０．６）６０
の選択成長を５００℃にて行った。この際、ｎ型ＩｎＧ
ａＡｓエミッタ電極取り出し領域６０は表面保護絶縁膜
５８上を単結晶状態のまま横方向に５００ｎｍ程度伸び
て成長することが、試料断面の走査型電子顕微鏡観察よ
り明らかとなった。この状態でエミッタ電極金属を全面
に堆積し、ホトリソグラフィーおよびドライエッチング
によりエミッタ電極６１の加工を行った（図６７）。
【０１６１】引き続き、エミッタ電極６１をマスクとし
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓ外部ベース
５７のエッチングを行った後に、ホトリソグラフィーお
よびドライエッチングを用いてベース電極およびコレク
タ電極形成領域における表面保護絶縁膜５８、塗布絶縁
膜５５、埋込絶縁膜５３の選択的除去を行った。そして
最後に、ベース電極６２およびコレクタ電極６３をリフ
トオフ法により形成した。
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓ外部ベース
５７のエッチングを行った後に、ホトリソグラフィーお
よびドライエッチングを用いてベース電極およびコレク
タ電極形成領域における表面保護絶縁膜５８、塗布絶縁
膜５５、埋込絶縁膜５３の選択的除去を行った。そして
最後に、ベース電極６２およびコレクタ電極６３をリフ
トオフ法により形成した。
【０１６２】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極面積をエミッタ・ベース接合面積よりも大き
くできるため、エミッタ抵抗の低減とエミッタの微細化
を同時に達成した超高速ヘテロ接合バイポーラトランジ
スタを実現できる効果がある。また、結晶成長時の拡散
が大きなＢｅの代わりに拡散の小さなＣを用いるため、
信頼性および再現性の高い半導体装置を実現できる効果
もある。さらに、単結晶ｐ型ＧａＡｓ内部ベース中のＣ
濃度を多結晶ｐ型ＧａＡｓ外部ベース中よりも小さくで
きるため、電流増幅率が大きく、ベース抵抗の小さな超
高速半導体装置を実現できる効果もある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極面積をエミッタ・ベース接合面積よりも大き
くできるため、エミッタ抵抗の低減とエミッタの微細化
を同時に達成した超高速ヘテロ接合バイポーラトランジ
スタを実現できる効果がある。また、結晶成長時の拡散
が大きなＢｅの代わりに拡散の小さなＣを用いるため、
信頼性および再現性の高い半導体装置を実現できる効果
もある。さらに、単結晶ｐ型ＧａＡｓ内部ベース中のＣ
濃度を多結晶ｐ型ＧａＡｓ外部ベース中よりも小さくで
きるため、電流増幅率が大きく、ベース抵抗の小さな超
高速半導体装置を実現できる効果もある。
【０１６３】なお、本実施例ではＧａＡｓ基板上にＡｌ
ＧａＡｓ／ＧａＡｓヘテロ接合を有するバイポーラ型半
導体装置に関して説明したが、ＩｎＰ基板上にＩｎＰ／
ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／
ＧａＡｓＳｂ等のヘテロ接合を有するバイポーラトラン
ジスタに関しても同様に実施できるのは勿論である。
ＧａＡｓ／ＧａＡｓヘテロ接合を有するバイポーラ型半
導体装置に関して説明したが、ＩｎＰ基板上にＩｎＰ／
ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／
ＧａＡｓＳｂ等のヘテロ接合を有するバイポーラトラン
ジスタに関しても同様に実施できるのは勿論である。
【０１６４】（実施例２５）以下、本発明の実施例であ
るヘテロ接合バイポーラトランジスタに関して説明す
る。
るヘテロ接合バイポーラトランジスタに関して説明す
る。
【０１６５】本実施例によるヘテロ接合バイポーラトラ
ンジスタの断面構造は実施例２３に同じである（図５
８）。実施例２３では単結晶ｐ型ＧａＡｓ内部ベース５
６と多結晶ｐ型ＧａＡｓ外部ベース５７を同時に形成し
たため、ｐ型不純物であるＣ濃度を同一値にしか設定で
きなかったが、本実施例では両者の形成を別々に行っ
た。以下、本バイポーラ型半導体装置の作製方法を図５
８から図６９を用いて説明する。
ンジスタの断面構造は実施例２３に同じである（図５
８）。実施例２３では単結晶ｐ型ＧａＡｓ内部ベース５
６と多結晶ｐ型ＧａＡｓ外部ベース５７を同時に形成し
たため、ｐ型不純物であるＣ濃度を同一値にしか設定で
きなかったが、本実施例では両者の形成を別々に行っ
た。以下、本バイポーラ型半導体装置の作製方法を図５
８から図６９を用いて説明する。
【０１６６】図５９から図６０までの作製工程は実施例
２３と同じとした。図６０の状態で、試料をＭＢＥ装置
内に導入し、アンドープＧａＡｓ（厚さ１分子層以上、
図示せず）を堆積後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置へ移して、原料にトリメチルガリウムを用
いることにより、単結晶ｐ型ＧａＡｓベース（Ｃ：４×
１０19／ｃｍ3、厚さ５０ｎｍ）６４と多結晶ｐ型Ｇａ
Ａｓベース（Ｃ：４×１０19／ｃｍ3、厚さ５０ｎｍ）
６５の同時形成、ならびに単結晶ｐ型ＧａＡｓベース
（Ｃ：４×１０20／ｃｍ3、厚さ１００ｎｍ）５６と多
結晶ｐ型ＧａＡｓベース（Ｃ：４×１０20／ｃｍ3、厚
さ１００ｎｍ）５７の同時形成を４５０℃にて行った。
この際、Ｃ濃度を少くとも４×１０20／ｃｍ3にするこ
とで、多結晶ｐ型ＧａＡｓ外部ベース５７の抵抗率を実
用上問題の無い０．０４Ωｃｍ以下にできることも電気
伝導度測定から明らかとなった。その後、表面保護絶縁
膜８を化学的気相堆積法により形成した。そして、ホト
リソグラフィーおよび化学エッチングによりエミッタ形
成領域における表面保護絶縁膜５８の選択的除去を行っ
た後に、表面保護絶縁膜５８をマスクにドライエッチン
グにより単結晶ｐ型ＧａＡｓ層の選択的除去を行った
（図６８）。
２３と同じとした。図６０の状態で、試料をＭＢＥ装置
内に導入し、アンドープＧａＡｓ（厚さ１分子層以上、
図示せず）を堆積後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置へ移して、原料にトリメチルガリウムを用
いることにより、単結晶ｐ型ＧａＡｓベース（Ｃ：４×
１０19／ｃｍ3、厚さ５０ｎｍ）６４と多結晶ｐ型Ｇａ
Ａｓベース（Ｃ：４×１０19／ｃｍ3、厚さ５０ｎｍ）
６５の同時形成、ならびに単結晶ｐ型ＧａＡｓベース
（Ｃ：４×１０20／ｃｍ3、厚さ１００ｎｍ）５６と多
結晶ｐ型ＧａＡｓベース（Ｃ：４×１０20／ｃｍ3、厚
さ１００ｎｍ）５７の同時形成を４５０℃にて行った。
この際、Ｃ濃度を少くとも４×１０20／ｃｍ3にするこ
とで、多結晶ｐ型ＧａＡｓ外部ベース５７の抵抗率を実
用上問題の無い０．０４Ωｃｍ以下にできることも電気
伝導度測定から明らかとなった。その後、表面保護絶縁
膜８を化学的気相堆積法により形成した。そして、ホト
リソグラフィーおよび化学エッチングによりエミッタ形
成領域における表面保護絶縁膜５８の選択的除去を行っ
た後に、表面保護絶縁膜５８をマスクにドライエッチン
グにより単結晶ｐ型ＧａＡｓ層の選択的除去を行った
（図６８）。
【０１６７】その後、試料をＭＯＶＰＥ装置あるいはＭ
ＯＭＢＥ装置に移し、ｎ型ＡｌＧａＡｓエミッタ（Ｓ
ｉ：１×１０18／ｃｍ3、厚さ２８０ｎｍ、ＡｌＡｓモ
ル比０．３）５９およびｎ型ＩｎＧａＡｓエミッタ電極
取り出し領域（Ｓｉ：２×１０19／ｃｍ3、厚さ５００
ｎｍ、ＩｎＡｓモル比０．６）６０の選択成長を５００
℃にて行った。この際、ｎ型ＩｎＧａＡｓエミッタ電極
取り出し領域６０は表面保護絶縁膜５８上を単結晶状態
のまま横方向に５００ｎｍ程度伸びて成長することが、
試料断面の走査型電子顕微鏡観察より明らかとなった。
この状態でエミッタ電極金属を全面に堆積し、ホトリソ
グラフィーおよびドライエッチングによりエミッタ電極
６１の加工を行った（図６９）。
ＯＭＢＥ装置に移し、ｎ型ＡｌＧａＡｓエミッタ（Ｓ
ｉ：１×１０18／ｃｍ3、厚さ２８０ｎｍ、ＡｌＡｓモ
ル比０．３）５９およびｎ型ＩｎＧａＡｓエミッタ電極
取り出し領域（Ｓｉ：２×１０19／ｃｍ3、厚さ５００
ｎｍ、ＩｎＡｓモル比０．６）６０の選択成長を５００
℃にて行った。この際、ｎ型ＩｎＧａＡｓエミッタ電極
取り出し領域６０は表面保護絶縁膜５８上を単結晶状態
のまま横方向に５００ｎｍ程度伸びて成長することが、
試料断面の走査型電子顕微鏡観察より明らかとなった。
この状態でエミッタ電極金属を全面に堆積し、ホトリソ
グラフィーおよびドライエッチングによりエミッタ電極
６１の加工を行った（図６９）。
【０１６８】引き続き、エミッタ電極６１をマスクとし
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓ外部ベース
５７のエッチングを行った後に、ホトリソグラフィーお
よびドライエッチングを用いてベース電極およびコレク
タ電極形成領域における表面保護絶縁膜５８、塗布絶縁
膜５５、埋込絶縁膜５３の選択的除去を行った。そして
最後に、ベース電極６２およびコレクタ電極６３をリフ
トオフ法により形成した。
て表面保護絶縁膜５８、多結晶ｐ形ＧａＡｓ外部ベース
５７のエッチングを行った後に、ホトリソグラフィーお
よびドライエッチングを用いてベース電極およびコレク
タ電極形成領域における表面保護絶縁膜５８、塗布絶縁
膜５５、埋込絶縁膜５３の選択的除去を行った。そして
最後に、ベース電極６２およびコレクタ電極６３をリフ
トオフ法により形成した。
【０１６９】本実施例によれば、ベース・コレクタ間寄
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極面積をエミッタ・ベース接合面積よりも大き
くできるため、エミッタ抵抗の低減とエミッタの微細化
を同時に達成した超高速ヘテロ接合バイポーラトランジ
スタを実現できる効果がある。また、結晶成長時の拡散
が大きなＢｅの代わりに拡散の小さなＣを用いるため、
信頼性および再現性の高い半導体装置を実現できる効果
もある。さらに、単結晶ｐ型ＧａＡｓ内部ベース中のＣ
濃度を多結晶ｐ型ＧａＡｓ外部ベース中よりも小さくで
きるため、電流増幅率が大きく、ベース抵抗の小さな超
高速半導体装置を実現できる効果もある。さらに、単結
晶ｐ型ＧａＡｓ内部ベース１４のＣ濃度を多結晶ｐ型Ｇ
ａＡｓ外部ベースよりも小さくできるため、電流増幅率
が大きく、ベース抵抗の小さな超高速ヘテロ接合バイポ
ーラトランジスタを実現できる効果もある。
生容量を従来の約１／３に低減できることに加えて、エ
ミッタ電極面積をエミッタ・ベース接合面積よりも大き
くできるため、エミッタ抵抗の低減とエミッタの微細化
を同時に達成した超高速ヘテロ接合バイポーラトランジ
スタを実現できる効果がある。また、結晶成長時の拡散
が大きなＢｅの代わりに拡散の小さなＣを用いるため、
信頼性および再現性の高い半導体装置を実現できる効果
もある。さらに、単結晶ｐ型ＧａＡｓ内部ベース中のＣ
濃度を多結晶ｐ型ＧａＡｓ外部ベース中よりも小さくで
きるため、電流増幅率が大きく、ベース抵抗の小さな超
高速半導体装置を実現できる効果もある。さらに、単結
晶ｐ型ＧａＡｓ内部ベース１４のＣ濃度を多結晶ｐ型Ｇ
ａＡｓ外部ベースよりも小さくできるため、電流増幅率
が大きく、ベース抵抗の小さな超高速ヘテロ接合バイポ
ーラトランジスタを実現できる効果もある。
【０１７０】なお、本実施例ではＧａＡｓ基板上にＡｌ
ＧａＡｓ／ＧａＡｓヘテロ接合を有するバイポーラ型半
導体装置に関して説明したが、ＩｎＰ基板上にＩｎＰ／
ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／
ＧａＡｓＳｂ等のヘテロ接合を有するバイポーラトラン
ジスタに関しても同様に実施できるのは勿論である。
ＧａＡｓ／ＧａＡｓヘテロ接合を有するバイポーラ型半
導体装置に関して説明したが、ＩｎＰ基板上にＩｎＰ／
ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／
ＧａＡｓＳｂ等のヘテロ接合を有するバイポーラトラン
ジスタに関しても同様に実施できるのは勿論である。
【０１７１】
【発明の効果】本発明によれば、化合物多結晶半導体層
の粒径および抵抗率を従来技術に比較して格段に小さく
できるので、高性能で信頼性の高い半導体装置を実現で
きる。特に、ヘテロ接合バイポーラトランジスタの場合
には、寄生コレクタ領域に比誘電率の低い絶縁膜を用い
てベース・コレクタ間寄生容量の低減を図っても、ベー
ス抵抗の顕著な増大がなく、超高速動作化できる効果が
ある。また、ベース電極引出し領域と絶縁膜との間に膜
厚３０ｎｍ以上の半導体層を設けるか、あるいはベース
電極引出し領域における禁制帯幅の最小値をベース領域
における禁制帯幅の最小値よりも小さくすることで、ベ
ース抵抗がさらに低減し、最大発振周波数がさらに増大
したヘテロ接合バイポーラトランジスタを提供できる効
果もある。さらに、ベース電極引出し領域作製時に短絡
や断線の問題がないので、歩留よく超高速ヘテロ接合バ
イポーラトランジスタを作製できる効果もある。さら
に、エミッタ電極面積をエミッタ・ベース接合よりも大
きくできるため、エミッタ抵抗の低減とエミッタの微細
化を同時に達成した超高速ヘテロ接合バイポーラトラン
ジスタを実現できる効果もある。
の粒径および抵抗率を従来技術に比較して格段に小さく
できるので、高性能で信頼性の高い半導体装置を実現で
きる。特に、ヘテロ接合バイポーラトランジスタの場合
には、寄生コレクタ領域に比誘電率の低い絶縁膜を用い
てベース・コレクタ間寄生容量の低減を図っても、ベー
ス抵抗の顕著な増大がなく、超高速動作化できる効果が
ある。また、ベース電極引出し領域と絶縁膜との間に膜
厚３０ｎｍ以上の半導体層を設けるか、あるいはベース
電極引出し領域における禁制帯幅の最小値をベース領域
における禁制帯幅の最小値よりも小さくすることで、ベ
ース抵抗がさらに低減し、最大発振周波数がさらに増大
したヘテロ接合バイポーラトランジスタを提供できる効
果もある。さらに、ベース電極引出し領域作製時に短絡
や断線の問題がないので、歩留よく超高速ヘテロ接合バ
イポーラトランジスタを作製できる効果もある。さら
に、エミッタ電極面積をエミッタ・ベース接合よりも大
きくできるため、エミッタ抵抗の低減とエミッタの微細
化を同時に達成した超高速ヘテロ接合バイポーラトラン
ジスタを実現できる効果もある。
【０１７２】また、面発光レーザの場合には、素子寄生
領域に酸素イオン打込みを行わずに絶縁膜で埋め込み、
素子真性領域と素子寄生領域を３−５族化合物半導体ｐ
型多結晶層で接続するため、完全な電流狭窄構造が実現
でき、特性が大幅に向上する効果がある。
領域に酸素イオン打込みを行わずに絶縁膜で埋め込み、
素子真性領域と素子寄生領域を３−５族化合物半導体ｐ
型多結晶層で接続するため、完全な電流狭窄構造が実現
でき、特性が大幅に向上する効果がある。
【０１７３】さらに、上記ヘテロ絶縁ゲート電界効果ト
ランジスタの場合には、バリア層／ゲート電極界面を超
高真空下または高純度水素雰囲気下で一貫して作製出来
るため、該界面における界面準位密度が低減し、素子作
製条件による該界面準位密度のばらつきも低減できる効
果もある。また、ゲート電極や配線の微細加工が可能と
なり、素子の高集積化が容易になる効果もある。
ランジスタの場合には、バリア層／ゲート電極界面を超
高真空下または高純度水素雰囲気下で一貫して作製出来
るため、該界面における界面準位密度が低減し、素子作
製条件による該界面準位密度のばらつきも低減できる効
果もある。また、ゲート電極や配線の微細加工が可能と
なり、素子の高集積化が容易になる効果もある。
【０１７４】さらに、上記ヘテロ接合バイポーラトラン
ジスタおよびヘテロ絶縁ゲート電界効果トランジスタ
を、トランジスタ全部あるいは少なくとも差動増幅回路
部に用いて電子回路を構成することにより、超高速動作
可能な差動増幅回路、ならびにそれを基本単位とした電
子回路システムを提供できる効果もある。
ジスタおよびヘテロ絶縁ゲート電界効果トランジスタ
を、トランジスタ全部あるいは少なくとも差動増幅回路
部に用いて電子回路を構成することにより、超高速動作
可能な差動増幅回路、ならびにそれを基本単位とした電
子回路システムを提供できる効果もある。
【図１】第１実施例で示した本発明に係るＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦断面
構造図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦断面
構造図である。
【図２】第１実施例で示した本発明に係る他のＡｌＧａ
Ａｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの縦
断面構造図である。
Ａｓ／ＧａＡｓヘテロ接合バイポーラトランジスタの縦
断面構造図である。
【図３】従来技術により作製されたＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合バイポーラトランジスタの縦断面構造図
である。
Ａｓヘテロ接合バイポーラトランジスタの縦断面構造図
である。
【図４】多結晶ＧａＡｓの抵抗率のドーピングレベル依
存性を示す実験結果である。
存性を示す実験結果である。
【図５】第２実施例で示した本発明に係るＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
【図６】第３実施例で示した本発明に係るＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
【図７】第４実施例で示した本発明に係るＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
【図８】第５実施例で示した本発明に係るＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの縦構造
構造図である。
【図９】図１に示す縦断面構造を有するＡｌＧａＡｓ／
ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法
の第１例を示す工程図である。
ＧａＡｓヘテロ接合バイポーラトランジスタの製造方法
の第１例を示す工程図である。
【図１０】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図１１】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図１２】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図１３】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図１４】図１３に示すＡｌＧａＡｓ／ＧａＡｓヘテロ
接合バイポーラトランジスタの製造工程におけるベース
電極引出し領域表面露出エッチングの説明図である。
接合バイポーラトランジスタの製造工程におけるベース
電極引出し領域表面露出エッチングの説明図である。
【図１５】高ドープ多結晶ＧａＡｓ層シート抵抗とベー
ス電極の比接触抵抗のベース電極引出し領域表面露出エ
ッチング深さ依存性を示す実験結果である。
ス電極の比接触抵抗のベース電極引出し領域表面露出エ
ッチング深さ依存性を示す実験結果である。
【図１６】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図１７】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図１８】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図１９】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図２０】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図２１】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図２２】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図２３】図１に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図２４】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図２５】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図２６】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図２７】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図２８】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図２９】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３０】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３１】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３２】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３３】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３４】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３５】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３６】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３７】図６に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図３８】図７に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図３９】図７に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図４０】図７に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の例を示す工程図である。
【図４１】図７に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図４２】図７に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図４３】図７に示す縦断面構造を有するＡｌＧａＡｓ
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
／ＧａＡｓヘテロ接合バイポーラトランジスタの製造方
法の他の例を示す工程図である。
【図４４】本発明に係るＡｌＧａＡｓ／ＧａＡｓヘテロ
接合バイポーラトランジスタを用いた差動増幅器の回路
図である。
接合バイポーラトランジスタを用いた差動増幅器の回路
図である。
【図４５】本発明に係る面発光レーザの製造方法の製造
工程図である。
工程図である。
【図４６】本発明に係る面発光レーザの製造方法の製造
工程図である。
工程図である。
【図４７】本発明に係る面発光レーザの製造方法の製造
工程図である。
工程図である。
【図４８】本発明に係る面発光レーザの製造方法の製造
工程図である。
工程図である。
【図４９】本発明に係る面発光レーザの製造方法の製造
工程図である。
工程図である。
【図５０】本発明に係る面発光レーザの製造方法の製造
工程図である。
工程図である。
【図５１】従来技術により作製された面発光レーザの縦
断面構造図である。
断面構造図である。
【図５２】本発明に係るｐチャネルヘテロ絶縁ゲート電
界効果トランジスタの製造工程図である。
界効果トランジスタの製造工程図である。
【図５３】本発明に係るｐチャネルヘテロ絶縁ゲート電
界効果トランジスタの製造工程図である。
界効果トランジスタの製造工程図である。
【図５４】本発明に係るｐチャネルヘテロ絶縁ゲート電
界効果トランジスタの製造工程図である。
界効果トランジスタの製造工程図である。
【図５５】本発明に係るｐチャネルヘテロ絶縁ゲート電
界効果トランジスタの製造工程図である。
界効果トランジスタの製造工程図である。
【図５６】本発明に係るｐチャネルヘテロ絶縁ゲート電
界効果トランジスタの製造工程図である。
界効果トランジスタの製造工程図である。
【図５７】本発明に係る多結晶ＧａＡｓを用いた配線の
例を示す回路図である。
例を示す回路図である。
【図５８】本発明に係るヘテロ接合バイポーラトランジ
スタの縦構造構造図である。
スタの縦構造構造図である。
【図５９】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
【図６０】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
【図６１】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
【図６２】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
【図６３】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
バイポーラトランジスタの製造方法の第１の例を示す工
程図である。
【図６４】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第２の例を示す工
程図である。
バイポーラトランジスタの製造方法の第２の例を示す工
程図である。
【図６５】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第２の例を示す工
程図である。
バイポーラトランジスタの製造方法の第２の例を示す工
程図である。
【図６６】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第６の例を示す工
程図である。
バイポーラトランジスタの製造方法の第６の例を示す工
程図である。
【図６７】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第６の例を示す工
程図である。
バイポーラトランジスタの製造方法の第６の例を示す工
程図である。
【図６８】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第７の例を示す工
程図である。
バイポーラトランジスタの製造方法の第７の例を示す工
程図である。
【図６９】図５８に示す縦断面構造を有するヘテロ接合
バイポーラトランジスタの製造方法の第７の例を示す工
程図である。
バイポーラトランジスタの製造方法の第７の例を示す工
程図である。
１，５１…単結晶半導体基板、２，３１，５２…サブコ
レクタ層、３，１４，５４…コレクタ層、４，２５，２
６，５３，５８，６５…絶縁膜、５，５６，６４…単結
晶半導体内部ベース層、６，５７…多結晶半導体外部ベ
ース層、７…アンドープスペーサ層、８，５９…エミッ
タ層、９，６０…エミッタ電極取り出し領域、１０，６
１…エミッタ電極、１１，６２…ベース電極、１２，６
３…コレクタ電極、１３…酸素イオン打込み領域、１
５，１７…ｎ型ドープ多結晶ＧａＡｓ層、１６…高ドー
プｐ型多結晶ＧａＡｓＳｂ層、１８…アンドープ多結晶
ＧａＡｓ層、１９…ｎ型ドープ多結晶ＡｌＧａＡｓ層、
２０…高ドープｎ型多結晶ＧａＡｓ層、２１…塗布Ｓｉ
Ｏ2膜、２２…アンドープＧａＡｓ１分子層、２３…ア
ンドープ多結晶ＧａＡｓ１分子層、２４…高ドープｐ型
多結晶ＧａＡｓＳｂ層、３１…高ドープｎ型ＧａＡｓ基
板、３２…ｎ型分布ブラッグ反射層、３３…ＩｎＧａＡ
ｓ歪量子井戸層、３４…ｐ型分布ブラッグ反射層、３５
…Ａｌ2Ｏ3膜、３６…ホトレジスト、３７…ｐ型電極、
３８…ｎ型電極、３９…酸素イオン打込み領域、４０…
ベリリウムイオン打込み領域、４１…ｐ型ＧａＡｓチャ
ネル層、４２…アンドープＡｌＧａＡｓ層。
レクタ層、３，１４，５４…コレクタ層、４，２５，２
６，５３，５８，６５…絶縁膜、５，５６，６４…単結
晶半導体内部ベース層、６，５７…多結晶半導体外部ベ
ース層、７…アンドープスペーサ層、８，５９…エミッ
タ層、９，６０…エミッタ電極取り出し領域、１０，６
１…エミッタ電極、１１，６２…ベース電極、１２，６
３…コレクタ電極、１３…酸素イオン打込み領域、１
５，１７…ｎ型ドープ多結晶ＧａＡｓ層、１６…高ドー
プｐ型多結晶ＧａＡｓＳｂ層、１８…アンドープ多結晶
ＧａＡｓ層、１９…ｎ型ドープ多結晶ＡｌＧａＡｓ層、
２０…高ドープｎ型多結晶ＧａＡｓ層、２１…塗布Ｓｉ
Ｏ2膜、２２…アンドープＧａＡｓ１分子層、２３…ア
ンドープ多結晶ＧａＡｓ１分子層、２４…高ドープｐ型
多結晶ＧａＡｓＳｂ層、３１…高ドープｎ型ＧａＡｓ基
板、３２…ｎ型分布ブラッグ反射層、３３…ＩｎＧａＡ
ｓ歪量子井戸層、３４…ｐ型分布ブラッグ反射層、３５
…Ａｌ2Ｏ3膜、３６…ホトレジスト、３７…ｐ型電極、
３８…ｎ型電極、３９…酸素イオン打込み領域、４０…
ベリリウムイオン打込み領域、４１…ｐ型ＧａＡｓチャ
ネル層、４２…アンドープＡｌＧａＡｓ層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 29/784 21/338 29/812 Ｈ０１Ｓ 3/18 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｈ (72)発明者 堀内 勝忠 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三島 友義 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中村 徹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (37)
- 【請求項１】抵抗率が０．０４Ωｃｍ以下の化合物多結
晶半導体からなる導電層を有することを特徴とする半導
体装置。 - 【請求項２】上記化合物多結晶半導体は３−５族化合物
半導体およびその混晶からなることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】上記化合物多結晶半導体は不純物としてＢ
ｅを含有することを特徴とする請求項１又は２記載の半
導体装置。 - 【請求項４】上記化合物多結晶半導体は不純物としてＣ
を含有することを特徴とする請求項１又は２記載の半導
体装置。 - 【請求項５】上記不純物の濃度は少なくとも４×１０20
／ｃｍ3であることを特徴とする請求項３又は４記載の
半導体装置。 - 【請求項６】上記化合物多結晶半導体の粒径は１００ｎ
ｍ以下であることを特徴とする請求項１乃至５記載の半
導体装置。 - 【請求項７】単結晶半導体基板と、該基板上に形成され
た第１の膜と、該絶縁膜上に形成された抵抗率が０．０
４Ωｃｍ以下の化合物多結晶半導体層とを有することを
特徴とする半導体装置。 - 【請求項８】上記単結晶基板は、３−５族化合物半導体
からなることを特徴とする請求項７記載の半導体装置。 - 【請求項９】上記第１の膜は絶縁膜であることを特徴と
する請求項７又は８記載の半導体装置。 - 【請求項１０】上記絶縁膜はＳｉＯ2又はＳｉ3Ｎ4から
なることを特徴とする請求項７又は８記載の半導体装
置。 - 【請求項１１】上記半導体装置は、ヘテロ接合バイポー
ラトランジスタ、面発光レーザ又はヘテロ絶縁ゲート電
界効果トランジスタを含むことを特徴とする請求項１乃
至８記載の半導体装置。 - 【請求項１２】単結晶半導体基板と、該基板上に形成さ
れ、所望の形状を有する第１導電型の化合物単結晶半導
体からなる第１の層と、該第１の層上に形成され、所望
の形状を有する第１導電型の化合物単結晶半導体からな
る第２の層と、該第１の層上で、かつ該第２の層の周囲
を囲んで形成された絶縁膜と、該第２の層上に形成さ
れ、第１導電型とは逆の第２導電型を有する化合物単結
晶半導体からなる第３の層と、該絶縁膜上に形成され、
該第３の層と電気的に接続された抵抗率が０．０４Ωｃ
ｍ以下の第２導電型を有する化合物多結晶半導体層と、
該第３の層上に形成され、該第３の層を構成する化合物
単結晶半導体と禁制帯幅が異なり、第１導電型を有する
化合物単結晶半導体からなる第４の層と、前記第１の
層、前記化合物多結晶半導体層及び前記第４の層にそれ
ぞれ電気的に接続された第１電極、第２電極及び第３電
極とを有するヘテロ接合バイポーラトランジスタを備え
たことを特徴とする半導体装置。 - 【請求項１３】上記第４の層は上記化合物多結晶半導体
層上に絶縁膜を介して形成されていることを特徴とする
半導体装置。 - 【請求項１４】上記第３の層及び上記第４の層は、それ
ぞれＧａＡｓ、ＡｌＧａＡｓからなることを特徴とする
請求項１２又は１３記載の半導体装置。 - 【請求項１５】上記第３の層及び上記第４の層は、それ
ぞれＩｎＧａＡｓ、ＩｎＡｌＡｓからなることを特徴と
する請求項１２又は１３記載の半導体装置。 - 【請求項１６】上記第３の層及び上記第４の層は、それ
ぞれＩｎＧａＡｓ、ＩｎＰからなることを特徴とする請
求項１２又は１３記載の半導体装置。 - 【請求項１７】上記第２電極は、上記第３の層と上記化
合物多結晶半導体層との上部に形成されていることを特
徴とする請求項１２乃至１６記載の半導体装置。 - 【請求項１８】上記絶縁膜と上記化合物多結晶半導体層
との間に、更に第４の半導体層が設けられていることを
特徴とする請求項１２乃至１６記載の半導体装置。 - 【請求項１９】上記第４の半導体層は、第１導電型ある
いは不純物濃度が１×１０17／ｃｍ3を越えない第２導
電型であることを特徴とする請求項１８記載の半導体装
置。 - 【請求項２０】上記化合物多結晶半導体層上に、該化合
物多結晶半導体層を構成する半導体の禁制帯幅よりも小
さな値を有する化合物多結晶半導体からなる第５の層を
有することを特徴とする請求項１２乃至１９記載の半導
体装置。 - 【請求項２１】上記化合物多結晶半導体層は多結晶Ｇａ
Ａｓからなることを特徴とする請求項２０記載の半導体
装置。 - 【請求項２２】上記第５の層は、ＧａＡｓＳｂ、ＩｎＧ
ａＡｓ、ＩｎＡｓＳｂ又はＳｉＧｅの多結晶からなるこ
とを特徴とする請求項２１記載の半導体装置。 - 【請求項２３】上記絶縁膜の側面が上記基板の主面に対
して鋭角をなしていることを特徴とする請求項１２又は
１３記載の半導体装置。 - 【請求項２４】上記第４の層が上記化合物多結晶半導体
層上に延びて形成されていることを特徴とする請求項１
２又は１３記載の半導体装置。 - 【請求項２５】第１導電型を有する基板と、該基板上に
形成された第１導電型を有する第１の半導体からなる第
１の分布ブラッグ反射層と、該第１の分布ブラッグ反射
層上に形成された所望の形状を有する活性層と、該活性
層上に形成された第１導電型とは逆の第２導電型を有す
る第２の半導体からなる第２の分布ブラッグ反射層と、
該活性層と該第２の分布ブラッグ反射層との積層膜の周
囲を囲んで前記第１の分布ブラッグ反射層上に形成され
た絶縁膜と、該第２の分布ブラッグ反射層の一部が露出
するように該第２の分布ブラッグ反射層上に形成された
表面反射膜と、前記絶縁膜上に形成され、該露出部を介
して該第２の分布ブラッグ反射層と電気的に接続された
抵抗率が０．０４Ωｃｍ以下の化合物多結晶半導体から
なる導電層と、該導電層と上記基板とにそれぞれ電気的
に接続された第１電極と第２電極とを有する面発光レー
ザを備えることを特徴とする半導体装置。 - 【請求項２６】上記基板は、単結晶ＧａＡｓからなるこ
とを特徴とする請求項２５記載の半導体装置。 - 【請求項２７】上記第１及び第２の分布ブラッグ層は、
単結晶ＡｌＡｓと単結晶ＧａＡｓとからなる積層膜であ
ることを特徴とする請求項２５又は２６記載の半導体装
置。 - 【請求項２８】上記活性層は、単結晶ＧａＡｓ、単結晶
ＡｌＧａＡｓ及び単結晶ＩｎＧａＡｓからなる積層膜で
あることを特徴とする請求項２５乃至２７記載の半導体
装置。 - 【請求項２９】単結晶半導体基板と、該基板表面に所定
の間隔をおいて設けられた第１導電型を有するソース及
びドレインと、該ソース及びドレイン間に設けられるチ
ャネルと、該チャネル上に形成され、該チャネルが設け
られる半導体よりも禁制帯幅の大きなバリア層と、該バ
リア層上に形成された抵抗率が０．０４Ωｃｍ以下の化
合物多結晶半導体からなるゲート電極とを有するヘテロ
絶縁ゲート電界効果トランジスタを備えた半導体装置。 - 【請求項３０】上記チャネルが設けられる半導体はＧａ
Ａｓであり、上記バリア層はＡｌＧａＡｓからなること
を特徴とする請求項２９記載の半導体装置。 - 【請求項３１】上記チャネルが設けられる半導体はＩｎ
ＧａＡｓであり、上記バリア層はＩｎＰからなることを
特徴とする請求項２９記載の半導体装置。 - 【請求項３２】請求項１２乃至２４記載の半導体装置を
用いて構成されたことを特徴とする電気回路。 - 【請求項３３】請求項２９乃至３１記載の半導体装置を
用いて構成されたことを特徴とする電気回路。 - 【請求項３４】基板上に第１の膜を形成する工程と、該
第１の膜上に、基板温度５５０℃以下、３族元素に対す
る５族元素の入射分圧比を２０以上とした、分子線エピ
タキシー法、有機金属気相エピタキシー法、あるいは有
機金属分子線エピタキシー法のいずれかにより、抵抗率
が０．０４Ωｃｍ以下の３−５族化合物多結晶半導体層
を形成する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項３５】上記基板温度は４５０℃以下であること
を特徴とする請求項３４記載の半導体装置の製造方法。 - 【請求項３６】上記入射分圧比は、５０〜５００である
ことを特徴とする請求項３４又は３５記載の半導体装置
の製造方法。 - 【請求項３７】上記第１の膜は、絶縁膜で有ることを特
徴とする請求項３４乃至３６記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27648493A JPH06252163A (ja) | 1992-12-28 | 1993-11-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-347688 | 1992-12-28 | ||
| JP34768892 | 1992-12-28 | ||
| JP27648493A JPH06252163A (ja) | 1992-12-28 | 1993-11-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252163A true JPH06252163A (ja) | 1994-09-09 |
Family
ID=26551929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27648493A Pending JPH06252163A (ja) | 1992-12-28 | 1993-11-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252163A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147371A (en) * | 1997-12-22 | 2000-11-14 | Nec Corporation | Bipolar transistor and manufacturing method for same |
| JP2011171456A (ja) * | 2010-02-17 | 2011-09-01 | Shimane Univ | 半導体装置、および半導体装置の製造方法 |
| JP2015026690A (ja) * | 2013-07-25 | 2015-02-05 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| CN112310208A (zh) * | 2019-07-29 | 2021-02-02 | 华为技术有限公司 | 增强型氮化镓基晶体管及其制备方法、电子装置 |
-
1993
- 1993-11-05 JP JP27648493A patent/JPH06252163A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147371A (en) * | 1997-12-22 | 2000-11-14 | Nec Corporation | Bipolar transistor and manufacturing method for same |
| US6426266B1 (en) | 1997-12-22 | 2002-07-30 | Nec Corporation | Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics |
| JP2011171456A (ja) * | 2010-02-17 | 2011-09-01 | Shimane Univ | 半導体装置、および半導体装置の製造方法 |
| JP2015026690A (ja) * | 2013-07-25 | 2015-02-05 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| CN112310208A (zh) * | 2019-07-29 | 2021-02-02 | 华为技术有限公司 | 增强型氮化镓基晶体管及其制备方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| EP0507454B1 (en) | Semiconductor device comprising a heterojunction bipolar transistor and method of making the same | |
| US5481120A (en) | Semiconductor device and its fabrication method | |
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| EP0551185A2 (en) | Heterojunction bipolar transistor | |
| JPH05109753A (ja) | バイポーラトランジスタ | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| WO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH06104273A (ja) | 半導体装置 | |
| JPH06252163A (ja) | 半導体装置及びその製造方法 | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| EP0305121B1 (en) | Heterojunction bipolar transistor | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JPH06267992A (ja) | 半導体装置およびその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN211743162U (zh) | 一种NPN型横向SOI AlGaN/Si HBT器件结构 | |
| JP3307371B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH1056023A (ja) | 半導体装置 | |
| EP0817276A1 (en) | Semiconductor device and production method therefor |