JPH06245055A - Device and method for printing - Google Patents

Device and method for printing

Info

Publication number
JPH06245055A
JPH06245055A JP2437493A JP2437493A JPH06245055A JP H06245055 A JPH06245055 A JP H06245055A JP 2437493 A JP2437493 A JP 2437493A JP 2437493 A JP2437493 A JP 2437493A JP H06245055 A JPH06245055 A JP H06245055A
Authority
JP
Japan
Prior art keywords
pixel
printing
small
pixels
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2437493A
Other languages
Japanese (ja)
Inventor
Yuji Ishikawa
祐司 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2437493A priority Critical patent/JPH06245055A/en
Publication of JPH06245055A publication Critical patent/JPH06245055A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To thin a small picture element obtained by means of dividing a picture element and to make reduction printing possible without the perfect omission of the original original picture element by printing an original picture with the picture elements the number of which is smaller than the (n) specified small elements. CONSTITUTION:A reduction control part 1 successively converts the picture element P of picture data which is serially inputted into the small picture elements p consisting of the eight prescribed picture elements and outputs them to a page printer part 3 (LBP part) as a signal PRINTDT. An oscillator 2 is a clock oscillator stipulating the printing dot width of the small picture elements p and its clock cycle is decided by the main scanning speed of the page printer part 3. Thus, one picture element of the received original printing picture is divided into the eight small picture elements having 1/8 width and the small picture elements are thinned in accordance with a reduction rate so as to execute printing so that reduction printing in a main scanning direction is made possible without the perfect omission of the original picture element only by using a single clock oscillating source.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画素を間引いて縮小印
刷を行なう印刷装置及びその方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printing apparatus and method for thinning pixels to perform reduced printing.

【0002】[0002]

【従来の技術】従来のフアクシミリ装置では、記録紙と
して、主に定型長のカット紙が用いられ、フアクシミリ
として受信する受信画像には、原稿画像の他に、送信側
のID等を表示するヘッダ部分が付加される。このた
め、受信画像を等倍に印刷すると、1頁分の定型長の記
録紙から受信画像の一部がはみ出し、受信画像を2頁に
分割しなければならなくなる。
2. Description of the Related Art In a conventional facsimile machine, a cut sheet of a fixed length is mainly used as a recording sheet, and a received image received as a facsimile is a header for displaying an ID of the sender side as well as an original image. Parts are added. For this reason, when the received image is printed at the same size, a part of the received image protrudes from the recording paper having the standard length for one page, and the received image must be divided into two pages.

【0003】そこで、このような分割印刷を避けるた
め、受信画像長と記録紙長とを比較し、所定の縮小を行
なって印刷する方式がとられている。この場合、副走査
については、所定量ごとのライン間引きにて縮小処理を
行なっている。また、主走査については、副走査の縮小
と同率の縮小となるよう、 (1)受信画素の間引き処理 (2)ページプリンタでの1画素当たりのレーザ光の照
射時間を減らすため、印刷画像の出力クロックを所定量
だけ早くする 等の方式がとられている。
Therefore, in order to avoid such divided printing, a method is adopted in which the received image length and the recording paper length are compared and a predetermined reduction is performed for printing. In this case, with respect to the sub-scanning, reduction processing is performed by thinning out lines for each predetermined amount. In addition, in the main scanning, the same reduction as in the sub-scan is performed. (1) Thinning processing of received pixels (2) To reduce the irradiation time of the laser light per pixel in the page printer, the print image of the printed image is reduced. A method such as speeding up the output clock by a predetermined amount is used.

【0004】さらに、従来のフアクシミリ装置では、ペ
ージプリンタでの印刷の場合、オリジナル画素と等しい
幅のビームスポットで印刷すると、そのスポットが、実
際にトナーで記録紙上に転写されたときに大きめのドッ
トとなってしまうという特性がある。そのため、オリジ
ナル画素を、一旦、その周辺画素に応じて、オリジナル
画素の幅に等しいか、あるいはそれ以下のドットとなる
よう、所定のn個の小画素パターンに変換してから印刷
する方式がとられている。
Further, in the conventional facsimile apparatus, in the case of printing with a page printer, when printing is performed with a beam spot having the same width as the original pixel, the spot is a large dot when actually transferred onto the recording paper with toner. There is a characteristic that becomes. Therefore, there is a method in which an original pixel is once converted into a predetermined n small pixel patterns so that the dots have a width equal to or smaller than the width of the original pixel according to the surrounding pixels, and then printing is performed. Has been.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来のフアクシミリ装置では、受信画素を間引き処理する
という手法をとる場合、受信画素が所定周期で完全に欠
落することになるので、画質が劣化するという問題があ
る。また、印刷画像の出力クロックを所定量早くすると
いう方法をとる場合、等倍時とは別に、縮小時専用のク
ロック発振源を必要とし、さらに、装置として提供でき
る縮小率が複数になった場合、それぞれの縮小率に応じ
た複数のクロック発振源を必要とするので、装置が複
雑、高価になってしまうという問題がある。
However, in the above-mentioned conventional facsimile apparatus, when the method of thinning out the received pixels is adopted, the received pixels are completely missing at a predetermined cycle, so that the image quality is deteriorated. There's a problem. Also, when the method of increasing the output clock of the print image by a predetermined amount is adopted, a clock oscillation source dedicated for reduction is required in addition to the case of equal magnification, and further, the reduction ratio that can be provided as an apparatus becomes plural. Since a plurality of clock oscillation sources corresponding to the respective reduction rates are required, there is a problem that the device becomes complicated and expensive.

【0006】本発明の目的は、画素を分割して得た小画
素を間引き、オリジナル画素の完全欠落がない縮小印刷
を行なうことがきる印刷装置及びその方法を提供するこ
とである。
An object of the present invention is to provide a printing apparatus and method capable of thinning out small pixels obtained by dividing pixels and performing reduced printing without complete omission of original pixels.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
め、請求項1に記載の発明は、原画像を構成する1画素
について、当該1画素の1/n(nは整数)の画素幅を
有するn個の小画素に変換して該画像を印刷する印刷装
置において、前記n個の小画素に所定ビットのデータを
対応させた画素パターンを作成する手段と、前記原画像
の縮小率に基づいて、前記画素パターンを構成するビッ
トを間引く手段とを備え、前記n個の小画素よりも少な
い個数の画素にて前記原画像を印刷する。
In order to achieve the above-mentioned object, the invention according to claim 1 has a pixel width of 1 / n (n is an integer) of one pixel constituting an original image. In the printing apparatus for printing the image by converting it to n small pixels having, a means for creating a pixel pattern in which data of a predetermined bit is associated with the n small pixels, and a reduction ratio of the original image. Based on the above, a means for thinning out the bits forming the pixel pattern is provided, and the original image is printed with a number of pixels smaller than the n small pixels.

【0008】また、請求項3に記載の発明は、原画像を
構成する1画素について、当該1画素の1/n(nは整
数)の画素幅を有するn個の小画素に変換して該画像を
印刷する印刷装置において、前記n個の小画素に所定ビ
ットのデータを対応させた画素パターンを作成する手段
と、前記画素パターンを構成するビットを所定数ごとに
間引く手段とを備え、前記n個の小画素よりも少ない個
数の画素にて前記原画像を印刷する。
According to the invention of claim 3, one pixel forming the original image is converted into n small pixels having a pixel width of 1 / n (n is an integer) of the one pixel, and the pixel is converted into n small pixels. In a printing device for printing an image, a unit for creating a pixel pattern in which a predetermined bit of data is associated with the n small pixels, and a unit for thinning out a predetermined number of bits forming the pixel pattern are provided. The original image is printed with a smaller number of pixels than n small pixels.

【0009】[0009]

【作用】以上の構成において、縮小印刷の際、画素の間
引き処理を行なってもオリジナルの画素が完全に欠落す
ることがなくなるようにする。
With the above arrangement, the original pixel is prevented from being completely lost even when the pixel thinning process is performed in the reduction printing.

【0010】[0010]

【実施例】以下、添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。図1は、本発明の実施例
に係るフアクシミリ装置(以下、システムという)の印
刷制御部の構成を示すブロック図である。同図に示す印
刷制御部では、後述するページメモリを使ってページプ
リンタ(以下、LBPという)にて画像を印刷する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a block diagram showing a configuration of a print control unit of a facsimile machine (hereinafter referred to as a system) according to an embodiment of the present invention. In the print control unit shown in the figure, an image is printed by a page printer (hereinafter referred to as LBP) using a page memory described later.

【0011】図1において、符号1は、画素Pをn個の
小画素pに変換する主走査縮小制御部、2は、小画素p
の印刷ドット幅を規定するクロックを発生する発振器、
3は、ビデオ信号を入力して、それを印刷するページプ
リンタ部、4は、印刷画像の1頁分の画素Pを記憶する
ページメモリ、5は、ページメモリ4への画像データの
入出力を制御するページメモリ制御部、そして、6は、
本システム全体を制御するシステム制御部である。
In FIG. 1, reference numeral 1 is a main scanning reduction controller for converting a pixel P into n small pixels p, and 2 is a small pixel p.
An oscillator that generates a clock that defines the print dot width of the
Reference numeral 3 denotes a page printer unit that inputs a video signal and prints the video signal. Reference numeral 4 denotes a page memory that stores pixels P of one page of a print image. Reference numeral 5 denotes input / output of image data to / from the page memory 4. The page memory control unit that controls and 6
A system control unit that controls the entire system.

【0012】本システムでは、印刷する画像データは、
最初にシステム制御部6にてページメモリ制御部5に書
き込まれる。ページメモリ制御部5は、書き込まれた画
像データを順次、ページメモリ4に格納していく。こう
して、記録紙1頁に相当する画像データをページメモリ
4に格納し終えると、システム制御部6は、ページメモ
リ制御部5を読出しモードに切り替え、画像の印刷を開
始する。
In this system, the image data to be printed is
First, the system controller 6 writes the page memory controller 5. The page memory control unit 5 sequentially stores the written image data in the page memory 4. When the image data corresponding to one page of the recording paper has been stored in the page memory 4 in this way, the system control unit 6 switches the page memory control unit 5 to the read mode and starts printing the image.

【0013】ページプリンタ部3との印刷開始タイミン
グの制御は、ページメモリ制御部5が行なう。ここで
は、ページプリンタ制御部5は、主走査方向に印刷を開
始する度に信号STRTを出力することにより縮小制御
部1を起動する。また、ページメモリ4からのパラレル
画像データはページメモリ制御部5に入力され、ページ
メモリ制御部5内のパラレル−シリアル変換部(図4参
照)によりシリアルデータに変換された後、縮小制御部
1からのシフトクロックPIXCKに同期して、順次、
縮小制御部1に出力される。
The page memory control unit 5 controls the print start timing with the page printer unit 3. Here, the page printer control unit 5 activates the reduction control unit 1 by outputting a signal STRT each time printing is started in the main scanning direction. Further, the parallel image data from the page memory 4 is input to the page memory control unit 5, converted into serial data by the parallel-serial conversion unit (see FIG. 4) in the page memory control unit 5, and then the reduction control unit 1 In synchronization with the shift clock PIXCK from
It is output to the reduction controller 1.

【0014】縮小制御部1では、シリアル入力された画
像データの画素Pを、所定の8画素よりなる小画素pに
順次、変換し、それをページプリンタ部3に信号PRI
NTDTとして出力する。なお、発振器2は、小画素p
の印刷ドット幅を規定するクロック発振器であり、その
クロック周期は、ページプリンタ部3の主走査速度によ
り決まる。
The reduction control unit 1 sequentially converts the pixels P of the serially input image data into small pixels p of predetermined 8 pixels, and the page printer unit 3 receives the signal PRI.
Output as NTDT. The oscillator 2 is a small pixel p
Is a clock oscillator that regulates the print dot width of, and its clock period is determined by the main scanning speed of the page printer unit 3.

【0015】図2,図3は、図1に示す印刷制御部を構
成する主走査縮小制御部1の詳細構成を示すブロック図
である。図2において、符号11Aは、主走査方向の縮
小率を決定する設定値を記憶する4ビットレジスタ、1
02〜105は、画素Pが黒画素であった場合、後述す
る方法にて、その画素の左右の画素の色に応じて8個の
小画素pに変換するための変換パターンを記憶する8ビ
ットレジスタ、10A,10B,10Cは、変換対象の
画素(10B)、及びその左右の画素(10A,10
C)を記憶するD−F/Fである。また、10Fは、上
記変換パターン4入力データから1つのデータを選択す
る4to1セレクタである。
2 and 3 are block diagrams showing the detailed construction of the main scanning reduction control unit 1 which constitutes the printing control unit shown in FIG. In FIG. 2, reference numeral 11A is a 4-bit register that stores a setting value that determines the reduction ratio in the main scanning direction, 1
When the pixel P is a black pixel, reference numerals 02 to 105 store a conversion pattern for converting into eight small pixels p in accordance with the colors of the pixels on the left and right of the pixel in a method described later. The registers 10A, 10B, and 10C are a pixel to be converted (10B) and pixels to the left and right thereof (10A, 10B)
It is a DF / F that stores C). Further, 10F is a 4to1 selector that selects one data from the conversion pattern 4 input data.

【0016】図3において、符号306は、主走査縮小
制御部1での縮小率を計数する4ビット同期カウンタ、
318,319は、図2に示す4to1セレクタ10F
にて選択された小画素pのパターンデータをパラレルロ
ードするシフトレジスタである。図4は、図1に示すペ
ージメモリ制御部5の詳細構成を示すブロック図であ
る。同図に示すように、ページメモリ制御部5は、制御
部55を主体としてアドレス生成部51、データ入出力
バッファ52、ラッチ53、そして、パラレル−シリア
ル変換部54にて構成される。このページメモリ制御部
5では、制御部55からの制御データに従ったアドレス
が、アドレス生成部51からページメモリ4に出力され
る。その結果、ページメモリ4から所定のデータがパラ
レル−シリアル変換部54に入力されるので、上述のよ
うに、このパラレル−シリアル変換部54にて、ページ
メモリ4からのパラレル画像データがシリアルデータに
変換される。
In FIG. 3, reference numeral 306 is a 4-bit synchronous counter for counting the reduction ratio in the main scanning reduction control unit 1.
Reference numerals 318 and 319 denote the 4to1 selector 10F shown in FIG.
It is a shift register for parallel loading the pattern data of the small pixel p selected in. FIG. 4 is a block diagram showing a detailed configuration of the page memory control unit 5 shown in FIG. As shown in the figure, the page memory control unit 5 is mainly composed of a control unit 55, and includes an address generation unit 51, a data input / output buffer 52, a latch 53, and a parallel-serial conversion unit 54. In the page memory controller 5, the address according to the control data from the controller 55 is output from the address generator 51 to the page memory 4. As a result, predetermined data is input from the page memory 4 to the parallel-serial conversion unit 54, so that the parallel-serial conversion unit 54 converts the parallel image data from the page memory 4 into serial data as described above. To be converted.

【0017】図5は、本実施例に係るシステムでの等倍
印刷時の動作を示すタイミングチャートである。本実施
例にかかるシステムでは、上述のように、オリジナル画
素Pを8個の小画素pに変換して印刷するため、注目さ
れる黒画素は、その左右の画素の色の組み合わせから、
以下の如く変換するよう設定する。
FIG. 5 is a timing chart showing the operation at the same size printing in the system according to this embodiment. In the system according to the present embodiment, since the original pixel P is converted into eight small pixels p and printed as described above, the black pixel of interest is obtained from the combination of the colors of the left and right pixels thereof.
Set to convert as follows.

【0018】 左の画素 右の画素 小画素pのパターン 白 白 00001111 白 黒 00011111 黒 白 00111111 黒 黒 01111111 (p0) (p7) 図5に示すタイミングチャートにおいて、「D765
4」は、システム制御部6から出力されるDATA7,6,5,4
の16進表示(MSB=DATA7)であり、「D3210」は、
DATA3,2,1,0 の16進表示(MSB=DATA3)である。また、
318#Q,319#Qは、それぞれシフトレジスタ318,31
9からパラレル出力されるデータの16進表示(MSB=QA
端子)、318#IN,319#IN は、それぞれシフトレジスタ3
18,319へのパラレル入力を16進表示(MSB=PA端
子)したものである。
Left pixel Right pixel Small pixel p pattern White White 00001111 White Black 00011111 Black White 00111111 Black Black 01111111 (p0) (p7) In the timing chart shown in FIG.
4 ”is DATA7,6,5,4 output from the system control unit 6.
Is a hexadecimal display (MSB = DATA7), and "D3210" is
It is a hexadecimal representation of DATA3,2,1,0 (MSB = DATA3). Also,
318 # Q and 319 # Q are shift registers 318 and 31 respectively.
Hexadecimal display of data output in parallel from 9 (MSB = QA
Terminal), 318 # IN, 319 # IN are shift register 3 respectively
The parallel input to 18, 319 is displayed in hexadecimal (MSB = PA terminal).

【0019】期間T0では、上記の変換パターン及び主
走査縮小率の設定を行なっている。ここでは、動作開始
信号STRTが論理“1”となることにより、4ビット
同期カウンタ306は、8からFのカウントを繰り返し
始める。また、期間T2では、変換対象画素(D−F/
F10Bの出力10B#Q)が論理“1”となることにより、
ANDゲート10Hの出力である10H#X も論理“1”と
なるので、4to1セレクタ10Fからの出力、つま
り、PDT−0:7には8ビットレジスタ102の内容
が出力される。そして、期間T3では、シフトレジスタ
318,319に4to1セレクタ10Fからの出力P
DT−0:7がロードされ、8画素分の小画素pが、D
−F/F313を介して印刷出力データPRNTDTと
して順次、出力される。
In the period T0, the conversion pattern and the main scanning reduction rate are set. Here, since the operation start signal STRT becomes logic "1", the 4-bit synchronous counter 306 repeatedly starts counting from 8 to F. In the period T2, the conversion target pixel (DF /
Since the output 10B # Q of F10B becomes logic "1",
Since the output 10H # X of the AND gate 10H also becomes a logic "1", the output from the 4to1 selector 10F, that is, the content of the 8-bit register 102 is output to PDT-0: 7. Then, in the period T3, the output P from the 4to1 selector 10F is input to the shift registers 318 and 319.
DT-0: 7 is loaded, and the small pixel p of 8 pixels is D
The print output data PRNTDT is sequentially output via the F / F 313.

【0020】以下、同様に、期間T5,T6,T7,T
10に、上記8ビットレジスタに設定した小画素パター
ンが、オリジナル画素Pに対応して等倍で出力される。
図6は、本実施例に係るシステムで、縮小率設定を等倍
から7/8縮小に変更して動作させた場合のタイミング
チャートである。この場合、4ビット同期カウンタ30
6は、9からFまでのカウントを繰り返し、各オリジナ
ル画素に対する小画素pのパターンは、p0からp6ま
での7画素しか出力しない。この様子を、期間T3,T
5,T6,T7,T10,T11に示す。また、言うま
でもなく、白画素の期間においても小画素7個分が出力
される。なお、図11は、本実施例に係るシステムが、
図5,図6に示したタイミングチャートに従って動作し
た場合の印刷結果を示すものである。同図からも明らか
なように、7/8縮小時には小画素p7が割愛される。
Hereinafter, similarly, the periods T5, T6, T7, T
In FIG. 10, the small pixel pattern set in the 8-bit register is output in the same size corresponding to the original pixel P.
FIG. 6 is a timing chart in the case where the system according to the present embodiment is operated by changing the reduction ratio setting from the same size to 7/8 reduction. In this case, the 4-bit synchronous counter 30
6 repeats counting from 9 to F, and the pattern of the small pixels p for each original pixel outputs only 7 pixels from p0 to p6. This is the period T3, T
5, T6, T7, T10, T11. Needless to say, seven small pixels are output even during the white pixel period. In addition, in FIG. 11, the system according to the present embodiment is
FIG. 7 shows a print result when the operation is performed according to the timing charts shown in FIGS. 5 and 6. FIG. As is clear from the figure, the small pixel p7 is omitted during the 7/8 reduction.

【0021】以上説明したように、本実施例によれば、
受信したオリジナルの印刷画像の1画素を、その1/8
幅の8個の小画素に分割し、縮小率に応じてこれらの小
画素を間引いてから印刷することで、単一のクロック発
振源を使用するのみで、オリジナル画素を完全に欠落さ
せることなく、主走査方向の縮小印刷が可能となる。ま
た、単一のクロック発振源を備えるだけで縮小印刷がで
きるので、装置のコストを下げることができる。 <他の実施例>以下、本発明に係る他の実施例について
説明する。
As described above, according to this embodiment,
1 pixel of the received original print image
By dividing into 8 small pixels of width and thinning out these small pixels according to the reduction ratio before printing, only a single clock oscillation source is used and the original pixels are not completely lost. It is possible to perform reduced printing in the main scanning direction. Further, since reduction printing can be performed only by providing a single clock oscillation source, the cost of the device can be reduced. <Other Embodiments> Other embodiments of the present invention will be described below.

【0022】上述の実施例に係るシステムでは、各オリ
ジナル画素Pごとに、所定の小画素pを間引くという方
式をとったが、この方式では、縮小後の印刷画素のパタ
ーンが設定値通りになるという利点があっても、選択可
能な縮小率の種類が少ない。そこで、本発明の他の実施
例として、小画素pを所定数ごとに間引く方法について
説明する。
In the system according to the above-described embodiment, the method of thinning out the predetermined small pixels p for each original pixel P is adopted, but in this method, the pattern of the print pixels after reduction becomes the set value. However, there are few types of reduction rates that can be selected. Therefore, as another embodiment of the present invention, a method of thinning out the small pixels p by a predetermined number will be described.

【0023】図7,図8は、他の実施例に係るファクシ
ミリ装置の印刷制御部を構成する主走査縮小制御部の詳
細構成を示すブロック図である。なお、本実施例に係る
主走査縮小制御部の一部は、図2に示す、上記の実施例
に係る主走査縮小制御部の構成と同一構成をとるため、
ここでは、その図示及び説明を省略する。図7におい
て、符号202は、間引き対象の小画素pを検出するリ
ロードバイナリ同期カウンタであり、21X,20D
は、変換した小画素パターンをシフトレジスタへ取り込
むタイミングを作成する、パラレルロード可能なシフト
レジスタ、また、符号216,206,201,20
K,220,221,222,223は、上記のシフト
レジスタ21X,20Dの内容を、等価的に1クロック
で2ビットのシフトを行なわせるためのセレクタであ
る。
FIG. 7 and FIG. 8 are block diagrams showing the detailed structure of the main scanning reduction control section which constitutes the print control section of the facsimile apparatus according to another embodiment. Since a part of the main-scanning reduction control unit according to the present embodiment has the same configuration as the main-scanning reduction control unit according to the above-described embodiment shown in FIG. 2,
Here, illustration and description thereof are omitted. In FIG. 7, reference numeral 202 is a reload binary synchronization counter for detecting the small pixel p to be thinned out, and 21X, 20D
Is a parallel-loadable shift register for creating a timing for loading the converted small pixel pattern into the shift register, and reference numerals 216, 206, 201, 20.
K, 220, 221, 222, 223 are selectors for equivalently shifting the contents of the shift registers 21X, 20D by 2 bits in 1 clock.

【0024】図8において、符号218,219は、小
画素パターンをパラレル−シリアル変換するためのパラ
レルロード可能なシフトレジスタ、214,203〜2
05,20A,20B,20C,20Fは、上記シフト
レジスタ218,219の内容を、等価的に1クロック
で2ビットのシフトを行なわせる、あるいは、小画素パ
ターンをそのままロードする、あるいは、小画素パター
ンを1画素シフトした形でロードする、のいずれかを選
択するためのセレクタである。
In FIG. 8, reference numerals 218 and 219 denote parallel loadable shift registers for parallel-serial conversion of small pixel patterns, and 214 and 203-2.
05, 20A, 20B, 20C and 20F equivalently shift the contents of the shift registers 218 and 219 by 2 bits in one clock, or load the small pixel pattern as it is, or the small pixel pattern. Is loaded in a form of being shifted by one pixel, and is a selector for selecting any one of.

【0025】図9は、本実施例における等倍時の動作タ
イミングチャート、また、図10は、6/7縮小時の動
作タイミングチャートである。これらの図9,図10に
おいて、「RDCEN」は、主走査縮小動作を許可する
信号、「D7654」は、DATA7,6,5,4 を16進表示
(MSB=DATA7)にて示したもの、また、「D3210」
は、DATA3,2,1,0 を16進表示(MSB=DATA3)にて表わし
たものである。そして、218#Q,219#Q は、それぞれのシ
フトレジスタ218,219からの出力を16進表示
(MSB=QA端子)し、218#IN,219#IN は、それぞれシフト
レジスタ218,219へのパラレル入力を16進表示
(MSB=PA端子)したものである。
FIG. 9 is an operation timing chart at the same magnification in this embodiment, and FIG. 10 is an operation timing chart at the time of 6/7 reduction. 9 and 10, "RDCEN" is a signal for permitting main scanning reduction operation, "D7654" is DATA7,6,5,4 shown in hexadecimal notation (MSB = DATA7), Also, "D3210"
Is a hexadecimal representation of DATA3,2,1,0 (MSB = DATA3). Then, 218 # Q and 219 # Q display the outputs from the respective shift registers 218 and 219 in hexadecimal notation (MSB = QA terminal), and 218 # IN and 219 # IN respectively output to the shift registers 218 and 219. Parallel input is displayed in hexadecimal (MSB = PA terminal).

【0026】本実施例における小画素pの間引きは、上
記のカウンタ202が“F”を計数した次の小画素が間
引かれる。また、図10における小画素パターンの設定
値は、上記実施例と同じであり、その期間T3において
は、小画素p3が間引かれ、期間T6においては、小画
素p0,p7の2画素が間引かれる。そして、全期間に
渡って、小画素pを6画素出力するごとに1個の小画素
を間引くために、シフトレジスタ21X,20D,21
8,219の内容が2ビット分シフトするように、それ
ぞれのパラレルロード入力部に位置するセレクタを制御
し、リロードデータを選択する。
In thinning out the small pixel p in this embodiment, the next small pixel after the counter 202 has counted "F" is thinned out. The setting values of the small pixel pattern in FIG. 10 are the same as those in the above-described embodiment, the small pixels p3 are thinned out during the period T3, and the two small pixels p0 and p7 are thinned out during the period T6. Be drawn. Then, in order to thin out one small pixel every time 6 small pixels p are output over the entire period, the shift registers 21X, 20D, 21
Select the reload data by controlling the selectors located in the respective parallel load input sections so that the contents of 8 and 219 are shifted by 2 bits.

【0027】図12は、本実施例に係るファクシミリ装
置での印刷画素の配列を図示したものであり、上記実施
例と異なり、間引かれる小画素p(n)のnの値は一定
とはならない。本実施例では、以上のようにして、縮小
率の選択の幅を広げることができる。なお、本発明は、
複数の機器から構成されるシステムに適用しても1つの
機器から成る装置に適用しても良い。また、本発明は、
システムあるいは装置にプログラムを供給することによ
って達成される場合にも適用できることはいうまでもな
い。
FIG. 12 shows an array of print pixels in the facsimile apparatus according to this embodiment. Unlike the above embodiment, the value of n of thinned-out small pixels p (n) is not constant. I won't. In this embodiment, the range of selection of the reduction ratio can be expanded as described above. The present invention is
It may be applied to a system composed of a plurality of devices or an apparatus composed of a single device. Further, the present invention is
It goes without saying that the present invention can also be applied to the case where it is achieved by supplying a program to a system or apparatus.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
原画像の縮小率に基づいて、画素を分割してできた小画
素を間引くことで、オリジナル画素を完全に欠落させる
ことなく縮小印刷が可能となる。また、単一のクロック
発振源にて複数の縮小幅の印刷ができるので、装置のコ
スト低下ができる。
As described above, according to the present invention,
By thinning out the small pixels formed by dividing the pixels based on the reduction ratio of the original image, reduction printing can be performed without completely missing the original pixel. Further, since it is possible to print a plurality of reduced widths with a single clock oscillation source, the cost of the apparatus can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るフアクシミリ装置の印刷
制御部の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a print control unit of a facsimile machine according to an exemplary embodiment of the present invention.

【図2】印刷制御部を構成する主走査縮小制御部1の詳
細構成を示すブロック図である。
FIG. 2 is a block diagram showing a detailed configuration of a main scanning reduction control unit 1 which constitutes a print control unit.

【図3】印刷制御部を構成する主走査縮小制御部1の詳
細構成を示すブロック図である。
FIG. 3 is a block diagram showing a detailed configuration of a main scanning reduction control unit 1 which constitutes a print control unit.

【図4】ページメモリ制御部5の詳細構成を示すブロッ
ク図である。
FIG. 4 is a block diagram showing a detailed configuration of a page memory control unit 5.

【図5】実施例に係るシステムでの等倍印刷時の動作を
示すタイミングチャートである。
FIG. 5 is a timing chart showing an operation during equal-magnification printing in the system according to the embodiment.

【図6】実施例に係るシステムにて縮小率設定を等倍か
ら7/8縮小に変更して動作させた場合のタイミングチ
ャートである。
FIG. 6 is a timing chart when the reduction ratio setting is changed from 1: 1 to 7/8 reduction and the system is operated in the system according to the embodiment.

【図7】他の実施例に係るファクシミリ装置の印刷制御
部を構成する主走査縮小制御部の詳細構成を示すブロッ
ク図である。
FIG. 7 is a block diagram showing a detailed configuration of a main-scanning reduction control unit that constitutes a print control unit of a facsimile apparatus according to another embodiment.

【図8】他の実施例に係るファクシミリ装置の印刷制御
部を構成する主走査縮小制御部の詳細構成を示すブロッ
ク図である。
FIG. 8 is a block diagram showing a detailed configuration of a main scanning reduction control unit that constitutes a print control unit of a facsimile apparatus according to another embodiment.

【図9】他の実施例における等倍時の動作タイミングチ
ャートである。
FIG. 9 is an operation timing chart at the same magnification in another embodiment.

【図10】他の実施例における6/7縮小時の動作タイ
ミングチャートである。
FIG. 10 is an operation timing chart at the time of 6/7 reduction in another example.

【図11】実施例に係るシステムによる印刷結果を示す
図である。
FIG. 11 is a diagram showing a printing result by the system according to the embodiment.

【図12】他の実施例に係るファクシミリ装置での印刷
画素の配列を示す図である。
FIG. 12 is a diagram showing an arrangement of print pixels in a facsimile apparatus according to another embodiment.

【符号の説明】[Explanation of symbols]

1 主走査縮小制御部 2 発振器 3 ページプリンタ部 4 ページメモリ 5 ページメモリ制御部 6 システム制御部 11A 4ビットレジスタ 102〜105 8ビットレジスタ 10A,10B,10C D−F/F 10F 4to1セレクタ 306 4ビット同期カウンタ 318,319 パラレルロードシフトレジスタ 1 main scanning reduction control unit 2 oscillator 3 page printer unit 4 page memory 5 page memory control unit 6 system control unit 11A 4 bit register 102-105 8 bit register 10A, 10B, 10C D-F / F 10F 4to1 selector 306 4 bit Synchronous counter 318,319 Parallel load shift register

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 原画像を構成する1画素について、当該
1画素の1/n(nは整数)の画素幅を有するn個の小
画素に変換して該画像を印刷する印刷装置において、 前記n個の小画素に所定ビットのデータを対応させた画
素パターンを作成する手段と、 前記原画像の縮小率に基づいて、前記画素パターンを構
成するビットを間引く手段とを備え、 前記n個の小画素よりも少ない個数の画素にて前記原画
像を印刷することを特徴とする印刷装置。
1. A printing apparatus for printing an image by converting one pixel forming an original image into n small pixels having a pixel width of 1 / n (n is an integer) of the one pixel, and printing the image. and a means for creating a pixel pattern in which a predetermined bit of data is associated with n small pixels, and a means for thinning out the bits forming the pixel pattern based on the reduction rate of the original image. A printing apparatus, wherein the original image is printed with a smaller number of pixels than small pixels.
【請求項2】 前記n個の小画素にnビットのデータを
対応させて前記画素パターンを作成することを特徴とす
る請求項1に記載の印刷装置。
2. The printer according to claim 1, wherein the pixel pattern is created by associating n-bit data with the n small pixels.
【請求項3】 原画像を構成する1画素について、当該
1画素の1/n(nは整数)の画素幅を有するn個の小
画素に変換して該画像を印刷する印刷装置において、 前記n個の小画素に所定ビットのデータを対応させた画
素パターンを作成する手段と、 前記画素パターンを構成するビットを所定数ごとに間引
く手段とを備え、 前記n個の小画素よりも少ない個数の画素にて前記原画
像を印刷することを特徴とする印刷装置。
3. A printing apparatus for converting one pixel constituting an original image into n small pixels having a pixel width of 1 / n (n is an integer) of the one pixel and printing the image, A unit for creating a pixel pattern in which a predetermined bit of data is associated with n small pixels, and a unit for thinning out the bits forming the pixel pattern every predetermined number, and a number smaller than the n small pixels is provided. A printing apparatus, wherein the original image is printed by the pixels of.
【請求項4】 前記n個の小画素にnビットのデータを
対応させて前記画素パターンを作成することを特徴とす
る請求項3に記載の印刷装置。
4. The printing apparatus according to claim 3, wherein the pixel pattern is created by associating n-bit data with the n small pixels.
【請求項5】 原画像を構成する1画素について、当該
1画素の1/n(nは整数)の画素幅を有するn個の小
画素に変換して該画像を印刷する印刷方法において、 前記n個の小画素に所定ビットのデータを対応させた画
素パターンを作成する工程と、 前記原画像の縮小率に基づいて、前記画素パターンを構
成するビットを間引く工程とを備え、 前記n個の小画素よりも少ない個数の画素にて前記原画
像を印刷することを特徴とする印刷方法。
5. A printing method in which one pixel forming an original image is converted into n small pixels having a pixel width of 1 / n (n is an integer) of the one pixel and the image is printed, The method comprises the steps of creating a pixel pattern in which n small pixels are associated with predetermined bits of data, and thinning out the bits forming the pixel pattern based on the reduction ratio of the original image. A printing method, wherein the original image is printed with a smaller number of pixels than small pixels.
【請求項6】 原画像を構成する1画素について、当該
1画素の1/n(nは整数)の画素幅を有するn個の小
画素に変換して該画像を印刷する印刷方法において、 前記n個の小画素に所定ビットのデータを対応させた画
素パターンを作成する工程と、 前記画素パターンを構成するビットを所定数ごとに間引
く工程とを備え、 前記n個の小画素よりも少ない個数の画素にて前記原画
像を印刷することを特徴とする印刷方法。
6. A printing method for converting one pixel forming an original image into n small pixels having a pixel width of 1 / n (n is an integer) of the one pixel and printing the image, a step of creating a pixel pattern in which a predetermined bit of data is associated with n small pixels, and a step of thinning out the bits forming the pixel pattern for every predetermined number, and a number smaller than the n small pixels A method of printing, wherein the original image is printed with the pixels.
JP2437493A 1993-02-12 1993-02-12 Device and method for printing Withdrawn JPH06245055A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2437493A JPH06245055A (en) 1993-02-12 1993-02-12 Device and method for printing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2437493A JPH06245055A (en) 1993-02-12 1993-02-12 Device and method for printing

Publications (1)

Publication Number Publication Date
JPH06245055A true JPH06245055A (en) 1994-09-02

Family

ID=12136423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2437493A Withdrawn JPH06245055A (en) 1993-02-12 1993-02-12 Device and method for printing

Country Status (1)

Country Link
JP (1) JPH06245055A (en)

Similar Documents

Publication Publication Date Title
EP0606988A2 (en) Parallel error diffusion method and apparatus
KR100322786B1 (en) Page-makeup system
US5745249A (en) Pipelined architecture for patterned halftone generation
EP0457572B1 (en) Outputting method and apparatus
JP3294071B2 (en) Image forming method and image forming apparatus
US7443544B2 (en) Accelerating color conversion using a temporary palette cache
US5327258A (en) Image processing apparatus
US5926616A (en) Printing apparatus and method
US5926582A (en) Method and system for converting multi-gradated image data into binary image data
JP2000280564A (en) Method and system for printing
US5299292A (en) Reduction printing apparatus
EP0091124B1 (en) Video signal generating circuit
US6850340B1 (en) Image data processing method and apparatus
JPH06245055A (en) Device and method for printing
EP0510182B1 (en) Image scaling for thermal printers and the like
JP3497216B2 (en) Image forming method
JPH05260285A (en) Picture output device
US5627652A (en) Multibit RAM for parallel lookup of high resolution halftone screens
US6997624B2 (en) Image forming apparatus and image forming method
JP4006219B2 (en) Image processing device
JP3256365B2 (en) Image forming apparatus and method
JPH08223423A (en) Image data processing method and image processor
JP2662161B2 (en) Recording device
AU686273B2 (en) Printing apparatus having toner saving function and printing method for use with the same
JP2911341B2 (en) Printer control device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509