JPH06232745A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH06232745A JPH06232745A JP1474093A JP1474093A JPH06232745A JP H06232745 A JPH06232745 A JP H06232745A JP 1474093 A JP1474093 A JP 1474093A JP 1474093 A JP1474093 A JP 1474093A JP H06232745 A JPH06232745 A JP H06232745A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- converter
- output
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ディジタル／アナログ（Ｄ／Ａ）変換器又は
アナログ／ディジタル（Ａ／Ｄ）変換器に基準電圧を供
給する電源回路に関し、電源電圧の変動によらず、Ｄ／
Ａ又はＡ／Ｄ変換器に一定の基準電圧を供給することを
目的とする。 【構成】 電源部１の出力電圧（ｍ±ΔＶ）〔Ｖ〕電源
変動検出部２に供給し、（ｍ−ΔＶ）〔Ｖ〕からの電圧
変動分（０〜２０Ｖ）〔Ｖ〕を検出し、定電圧制御部３
により出力電圧（ｍ±ΔＶ）〔Ｖ〕より電源変動検出部
２で検出した電圧変動分を減算して、定電圧（ｍ−Δ
Ｖ）〔Ｖ〕を生成し、Ｄ／Ａ又はＡ／Ｄ変換器４に基準
電圧として供給する。
アナログ／ディジタル（Ａ／Ｄ）変換器に基準電圧を供
給する電源回路に関し、電源電圧の変動によらず、Ｄ／
Ａ又はＡ／Ｄ変換器に一定の基準電圧を供給することを
目的とする。 【構成】 電源部１の出力電圧（ｍ±ΔＶ）〔Ｖ〕電源
変動検出部２に供給し、（ｍ−ΔＶ）〔Ｖ〕からの電圧
変動分（０〜２０Ｖ）〔Ｖ〕を検出し、定電圧制御部３
により出力電圧（ｍ±ΔＶ）〔Ｖ〕より電源変動検出部
２で検出した電圧変動分を減算して、定電圧（ｍ−Δ
Ｖ）〔Ｖ〕を生成し、Ｄ／Ａ又はＡ／Ｄ変換器４に基準
電圧として供給する。
Description
【０００１】
【産業上の利用分野】本発明は電源回路に係り、特にデ
ィジタル／アナログ（Ｄ／Ａ）変換器又はアナログ／デ
ィジタル（Ａ／Ｄ）変換器に基準電圧を供給する電源回
路に関する。近年、マイクロコンピュータ等によりディ
ジタル量で信号の処理を行なう装置が提供されており、
これらの装置の高信頼性化に伴い、アナログ／ディジタ
ル（Ａ／Ｄ）変換、及びディジタル／アナログ（Ｄ／
Ａ）変換の高安定化、高精度化が要求されている。
ィジタル／アナログ（Ｄ／Ａ）変換器又はアナログ／デ
ィジタル（Ａ／Ｄ）変換器に基準電圧を供給する電源回
路に関する。近年、マイクロコンピュータ等によりディ
ジタル量で信号の処理を行なう装置が提供されており、
これらの装置の高信頼性化に伴い、アナログ／ディジタ
ル（Ａ／Ｄ）変換、及びディジタル／アナログ（Ｄ／
Ａ）変換の高安定化、高精度化が要求されている。
【０００２】このため、高安定、高精度のＡ／Ｄ変換器
及びＤ／Ａ変換器が提供されているものの、Ａ／Ｄ変換
器及びＤ／Ａ変換器は電源電圧が変動すると、分解能が
変化し、変換結果に誤差が生じてしまう。したがって、
高安定、高精度を得るためには電源電圧の安定化が必要
となる。
及びＤ／Ａ変換器が提供されているものの、Ａ／Ｄ変換
器及びＤ／Ａ変換器は電源電圧が変動すると、分解能が
変化し、変換結果に誤差が生じてしまう。したがって、
高安定、高精度を得るためには電源電圧の安定化が必要
となる。
【０００３】
【従来の技術】Ｄ／Ａ変換器には重み抵抗形、ラダー抵
抗形等があり、これらのＤ／Ａ変換器では基準電圧が印
加された抵抗群の抵抗値を入力ディジタルデータに応じ
て変えることにより出力アナログ信号を得る。
抗形等があり、これらのＤ／Ａ変換器では基準電圧が印
加された抵抗群の抵抗値を入力ディジタルデータに応じ
て変えることにより出力アナログ信号を得る。
【０００４】また、Ａ／Ｄ変換器には積分形、比較形等
があり、これらのＡ／Ｄ変換器では例えば、基準電圧に
より所定の三角波を作り、この三角波と入力アナログ信
号レベルとを比較し、両者のレベルが一定になるまでの
期間カウンタによりカウントし、出力ディジタルデータ
を得る。
があり、これらのＡ／Ｄ変換器では例えば、基準電圧に
より所定の三角波を作り、この三角波と入力アナログ信
号レベルとを比較し、両者のレベルが一定になるまでの
期間カウンタによりカウントし、出力ディジタルデータ
を得る。
【０００５】以上のようなＤ／Ａ変換器及びＡ／Ｄ変換
器では基準電圧が必要である。
器では基準電圧が必要である。
【０００６】従来、このようなＤ／Ａ変換器及びＡ／Ｄ
変換器では基準電圧を電源部から直接得ていた。
変換器では基準電圧を電源部から直接得ていた。
【０００７】
【発明が解決しようとする課題】しかるに、従来の電源
部はその出力電圧を±ΔＶの誤差以内でＤ／Ａ・Ａ／Ｄ
変換器に供給できるように設計されており、Ａ／Ｄ・Ｄ
／Ａ変換器はこれを直接基準電圧として用いていたた
め、電源部の出力電圧がＤ／Ａ・Ａ／Ｄ変換器の負荷変
動等により変動した場合に、Ａ／Ｄ・Ｄ／Ａ変換器の基
準電圧が変動し、したがって、Ｄ／Ａ又はＡ／Ｄ変換器
の変換結果に誤差を生じさせてしまう等の問題点があっ
た。
部はその出力電圧を±ΔＶの誤差以内でＤ／Ａ・Ａ／Ｄ
変換器に供給できるように設計されており、Ａ／Ｄ・Ｄ
／Ａ変換器はこれを直接基準電圧として用いていたた
め、電源部の出力電圧がＤ／Ａ・Ａ／Ｄ変換器の負荷変
動等により変動した場合に、Ａ／Ｄ・Ｄ／Ａ変換器の基
準電圧が変動し、したがって、Ｄ／Ａ又はＡ／Ｄ変換器
の変換結果に誤差を生じさせてしまう等の問題点があっ
た。
【０００８】本発明は上記の点に鑑みてなされたもの
で、電源電圧の変動によらず、Ｄ／Ａ又はＡ／Ｄ変換器
に一定の電圧を供給することができる電源回路を提供す
ることを目的とする。
で、電源電圧の変動によらず、Ｄ／Ａ又はＡ／Ｄ変換器
に一定の電圧を供給することができる電源回路を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図を示す。同図中、１は電源部、２は電源変動検出
部、３は定電圧制御部、４はＡ／Ｄ又はＤ／Ａ変換器を
示す。
ック図を示す。同図中、１は電源部、２は電源変動検出
部、３は定電圧制御部、４はＡ／Ｄ又はＤ／Ａ変換器を
示す。
【００１０】電源部１は電圧を出力し、電圧変動検出部
２及び定電圧制御部３に供給する。電圧変動検出部２は
電源部１の出力電圧の変動を検出し、定電圧制御部３に
供給する。
２及び定電圧制御部３に供給する。電圧変動検出部２は
電源部１の出力電圧の変動を検出し、定電圧制御部３に
供給する。
【００１１】定電圧制御部３は電圧変動検出部２で検出
された電圧変動に応じて電源部１の出力電圧を制御し、
Ａ／Ｄ又はＤ／Ａ変換器４の基準電圧となる定電圧を生
成し、Ａ／Ｄ又はＤ／Ａ変換器４に供給する。
された電圧変動に応じて電源部１の出力電圧を制御し、
Ａ／Ｄ又はＤ／Ａ変換器４の基準電圧となる定電圧を生
成し、Ａ／Ｄ又はＤ／Ａ変換器４に供給する。
【００１２】このとき、定電圧制御部３から出力される
定電圧は電源部１の出力電圧の変動値の最低レベルに設
定されてなる。
定電圧は電源部１の出力電圧の変動値の最低レベルに設
定されてなる。
【００１３】
【作用】本発明によれば、電源部の出力電圧を電圧変動
検出部で検出した電圧変動に応じて定電圧制御部により
制御することにより定電圧化しているため、電源部の変
動を除去した電圧が得られる。
検出部で検出した電圧変動に応じて定電圧制御部により
制御することにより定電圧化しているため、電源部の変
動を除去した電圧が得られる。
【００１４】このため、Ｄ／Ａ又はＡ／Ｄ変換器に電源
部の出力電圧の変動の影響のない一定の電圧を基準電圧
として供給できる。したがって、Ｄ／Ａ又はＡ／Ｄ変換
器を常に一定の条件で動作させることができ、分解能を
一定とすることができる。よって、Ｄ／Ａ又はＡ／Ｄ変
換器の変換動作を高精度で、かつ、安定したものとする
ことができる。
部の出力電圧の変動の影響のない一定の電圧を基準電圧
として供給できる。したがって、Ｄ／Ａ又はＡ／Ｄ変換
器を常に一定の条件で動作させることができ、分解能を
一定とすることができる。よって、Ｄ／Ａ又はＡ／Ｄ変
換器の変換動作を高精度で、かつ、安定したものとする
ことができる。
【００１５】
【実施例】図２は本発明の一実施例のブロック構成図を
示す。電源部１はバッテリ等よりなり、電源電圧を生成
する。電源部１で生成される電源電圧は中心電圧がｍ
〔Ｖ〕で、電圧変動幅が±ΔＶ〔Ｖ〕となるように設計
されている。
示す。電源部１はバッテリ等よりなり、電源電圧を生成
する。電源部１で生成される電源電圧は中心電圧がｍ
〔Ｖ〕で、電圧変動幅が±ΔＶ〔Ｖ〕となるように設計
されている。
【００１６】電圧変動検出部２はバンドギャップ形基準
電圧部５、及び、減算回路６よりなり、電源部１の出力
電圧の変動を検出する。バンドギャップ形基準電圧部５
は半導体のｐｎ接合の逆方向電圧が略一定であることを
用いて、基準電圧を生成する回路が形成され、電源部１
の出力電圧より基準電圧（ｍ−ΔＶ）〔Ｖ〕を生成す
る。
電圧部５、及び、減算回路６よりなり、電源部１の出力
電圧の変動を検出する。バンドギャップ形基準電圧部５
は半導体のｐｎ接合の逆方向電圧が略一定であることを
用いて、基準電圧を生成する回路が形成され、電源部１
の出力電圧より基準電圧（ｍ−ΔＶ）〔Ｖ〕を生成す
る。
【００１７】バンドギャップ形基準電圧部５で生成され
る基準電圧（ｍ−ΔＶ）〔Ｖ〕は減算回路６に供給され
る。
る基準電圧（ｍ−ΔＶ）〔Ｖ〕は減算回路６に供給され
る。
【００１８】減算回路６は演算増幅器（オペアンプ）等
で構成され、非反転入力端子には電源部１の出力電圧
（ｍ±ΔＶ）〔Ｖ〕が入力され、反転入力端子にはバン
ドギャップ形基準電圧部５で生成された基準電圧（ｍ−
ΔＶ）〔Ｖ〕が入力される。したがって、減算回路６か
らは電源部１の出力電圧（ｍ±ΔＶ）〔Ｖ〕からバンド
ギャップ形基準電圧部５で生成された基準電圧（ｍ−Δ
Ｖ）〔Ｖ〕を減算した電圧変動出力（０〜２ΔＶ）
〔Ｖ〕が出力され、これが電圧変動検出部２の出力とな
る。
で構成され、非反転入力端子には電源部１の出力電圧
（ｍ±ΔＶ）〔Ｖ〕が入力され、反転入力端子にはバン
ドギャップ形基準電圧部５で生成された基準電圧（ｍ−
ΔＶ）〔Ｖ〕が入力される。したがって、減算回路６か
らは電源部１の出力電圧（ｍ±ΔＶ）〔Ｖ〕からバンド
ギャップ形基準電圧部５で生成された基準電圧（ｍ−Δ
Ｖ）〔Ｖ〕を減算した電圧変動出力（０〜２ΔＶ）
〔Ｖ〕が出力され、これが電圧変動検出部２の出力とな
る。
【００１９】定電圧制御部３は電圧調整部７、定電圧制
御回路８、負帰還回路９よりなる。電圧調整部７はオペ
アンプ等により構成された加減算回路で、非反転入力に
は電源部１の出力電圧（ｍ±ΔＶ）〔Ｖ〕が入力され、
反転入力には電圧変動検出部２で生成とされ電源部１の
出力電圧の変動信号（０〜２ΔＶ）〔Ｖ〕が供給され
る。
御回路８、負帰還回路９よりなる。電圧調整部７はオペ
アンプ等により構成された加減算回路で、非反転入力に
は電源部１の出力電圧（ｍ±ΔＶ）〔Ｖ〕が入力され、
反転入力には電圧変動検出部２で生成とされ電源部１の
出力電圧の変動信号（０〜２ΔＶ）〔Ｖ〕が供給され
る。
【００２０】このため、電圧調整部７からは電源部１の
出力電圧（ｍ±ΔＶ）〔Ｖ〕からその電圧変動分を減算
した定電圧（ｍ−ΔＶ）〔Ｖ〕が得られる。電圧調整部
７で得られた定電圧（ｍ−ΔＶ）〔Ｖ〕は定電圧制御回
路８に入力される。
出力電圧（ｍ±ΔＶ）〔Ｖ〕からその電圧変動分を減算
した定電圧（ｍ−ΔＶ）〔Ｖ〕が得られる。電圧調整部
７で得られた定電圧（ｍ−ΔＶ）〔Ｖ〕は定電圧制御回
路８に入力される。
【００２１】定電圧制御回路８はＮＰＮトランジスタ等
の制御素子よりなり、その制御素子は負帰還回路９を介
して定電圧制御回路８の出力端子に接続される。
の制御素子よりなり、その制御素子は負帰還回路９を介
して定電圧制御回路８の出力端子に接続される。
【００２２】負帰還回路９は定電圧制御回路８の出力電
圧の変動を反転させた信号を生成し、定電圧制御回路８
を構成するＮＰＮトランジスタのベースに供給する。
圧の変動を反転させた信号を生成し、定電圧制御回路８
を構成するＮＰＮトランジスタのベースに供給する。
【００２３】出力電圧が一定値（ｍ−ΔＶ）〔Ｖ〕より
大きくなると、負帰還回路９によりＮＰＮトランジスタ
のベース電圧は逆に低下し、ＮＰＮトランジスタのオン
抵抗が増大し、したがって、出力電圧が低下し出力電圧
を一定値（ｍ−ΔＶ）〔Ｖ〕に保持する。
大きくなると、負帰還回路９によりＮＰＮトランジスタ
のベース電圧は逆に低下し、ＮＰＮトランジスタのオン
抵抗が増大し、したがって、出力電圧が低下し出力電圧
を一定値（ｍ−ΔＶ）〔Ｖ〕に保持する。
【００２４】また、出力電圧が一定値（ｍ−ΔＶ）
〔Ｖ〕より小さくなると、負帰還回路９によりＮＰＮト
ランジスタのベース電圧は逆に増大し、ＮＰＮトランジ
スタのオン抵抗が低下し、したがって、出力電圧が増大
し、出力電圧を一定値（ｍ−ΔＶ）〔Ｖ〕に保持する。
〔Ｖ〕より小さくなると、負帰還回路９によりＮＰＮト
ランジスタのベース電圧は逆に増大し、ＮＰＮトランジ
スタのオン抵抗が低下し、したがって、出力電圧が増大
し、出力電圧を一定値（ｍ−ΔＶ）〔Ｖ〕に保持する。
【００２５】定電圧制御回路８及び負帰還回路９により
出力電圧が一定値（ｍ−ΔＶ）〔Ｖ〕に安定化され、定
電圧制御部３の出力電圧として出力される。
出力電圧が一定値（ｍ−ΔＶ）〔Ｖ〕に安定化され、定
電圧制御部３の出力電圧として出力される。
【００２６】定電圧制御部３の出力電圧はＡ／Ｄ変換器
４ａ及びＤ／Ａ変換器４ｂに供給される。
４ａ及びＤ／Ａ変換器４ｂに供給される。
【００２７】Ａ／Ｄ変換器４ａ及びＤ／Ａ変換器４ｂは
定電圧制御部３で生成された一定電圧（ｍ−ΔＶ）
〔Ｖ〕を基準電圧として、Ａ／Ｄ・Ｄ／Ａ変換を行な
う。
定電圧制御部３で生成された一定電圧（ｍ−ΔＶ）
〔Ｖ〕を基準電圧として、Ａ／Ｄ・Ｄ／Ａ変換を行な
う。
【００２８】図３に本発明の一実施例の動作波形図を示
す。同図中、（Ａ）は電源部１の出力電圧波形図、
（Ｂ）は電源変動検出部２の出力信号波形図、（Ｃ）は
定電圧調整部７の出力電圧波形図を示す。
す。同図中、（Ａ）は電源部１の出力電圧波形図、
（Ｂ）は電源変動検出部２の出力信号波形図、（Ｃ）は
定電圧調整部７の出力電圧波形図を示す。
【００２９】時刻ｔA 〜ｔB で、電源部１の出力電圧が
ｍ〔Ｖ〕であると、電源変動検出部２は電源部１の出力
電圧ｍ〔Ｖ〕から基準電圧（ｍ−ΔＶ）〔Ｖ〕を減算し
た電圧を変動電圧として出力する。したがって、変動電
圧は時刻ｔA 〜ｔB では ｍ−（ｍ−ΔＶ）＝ｔΔＶ〔Ｖ〕 となる。
ｍ〔Ｖ〕であると、電源変動検出部２は電源部１の出力
電圧ｍ〔Ｖ〕から基準電圧（ｍ−ΔＶ）〔Ｖ〕を減算し
た電圧を変動電圧として出力する。したがって、変動電
圧は時刻ｔA 〜ｔB では ｍ−（ｍ−ΔＶ）＝ｔΔＶ〔Ｖ〕 となる。
【００３０】定電圧調整部７は電源部１の出力電圧より
電源変動検出部２の出力変動電圧を減じた値となる。し
たがって、定電圧調整部７の出力電圧は （ｍ−ΔＶ）〔Ｖ〕 となる。
電源変動検出部２の出力変動電圧を減じた値となる。し
たがって、定電圧調整部７の出力電圧は （ｍ−ΔＶ）〔Ｖ〕 となる。
【００３１】次に、時刻ｔB 〜ｔC で電源部１の出力電
圧がｍ〔Ｖ〕から（ｍ−ΔＶ）〔Ｖ〕に変動すると、電
源変動検出部２の出力変動電圧は （ｍ−ΔＶ）−（ｍ−ΔＶ）＝０〔Ｖ〕 となる。したがって、定電圧調整部７の出力電圧は （ｍ−ΔＶ）−０＝（ｍ−ΔＶ）〔Ｖ〕 となり、時刻ｔA 〜ｔB と同じ値（ｍ−ΔＶ）〔Ｖ〕と
なる。
圧がｍ〔Ｖ〕から（ｍ−ΔＶ）〔Ｖ〕に変動すると、電
源変動検出部２の出力変動電圧は （ｍ−ΔＶ）−（ｍ−ΔＶ）＝０〔Ｖ〕 となる。したがって、定電圧調整部７の出力電圧は （ｍ−ΔＶ）−０＝（ｍ−ΔＶ）〔Ｖ〕 となり、時刻ｔA 〜ｔB と同じ値（ｍ−ΔＶ）〔Ｖ〕と
なる。
【００３２】また、時刻ｔC 以後、電源部１の出力電圧
が（ｍ−ΔＶ）〔Ｖ〕から（ｍ＋ΔＶ）〔Ｖ〕に変動す
ると、電源変動検出部２の出力変動電圧は （ｍ＋ΔＶ）−（ｍ−ΔＶ）＝２ΔＶ〔Ｖ〕 となる。したがって、定電圧調整部７の出力は （ｍ＋ΔＶ）−２ΔＶ＝（ｍ−ΔＶ）〔Ｖ〕 となり、時刻ｔA 〜ｔB 、ｔB 〜ｔC と同じ値（ｍ−Δ
Ｖ）〔Ｖ〕となる。
が（ｍ−ΔＶ）〔Ｖ〕から（ｍ＋ΔＶ）〔Ｖ〕に変動す
ると、電源変動検出部２の出力変動電圧は （ｍ＋ΔＶ）−（ｍ−ΔＶ）＝２ΔＶ〔Ｖ〕 となる。したがって、定電圧調整部７の出力は （ｍ＋ΔＶ）−２ΔＶ＝（ｍ−ΔＶ）〔Ｖ〕 となり、時刻ｔA 〜ｔB 、ｔB 〜ｔC と同じ値（ｍ−Δ
Ｖ）〔Ｖ〕となる。
【００３３】以上のように、電源部１の出力電圧がｍ
〔Ｖ〕→（ｍ−ΔＶ〔Ｖ〕→（ｍ＋ΔＶ）〔Ｖ〕のよう
に変動しても、定電圧調整部７の出力電圧は常に一定電
圧（ｍ−ΔＶ）〔Ｖ〕に保持されることがわかる。
〔Ｖ〕→（ｍ−ΔＶ〔Ｖ〕→（ｍ＋ΔＶ）〔Ｖ〕のよう
に変動しても、定電圧調整部７の出力電圧は常に一定電
圧（ｍ−ΔＶ）〔Ｖ〕に保持されることがわかる。
【００３４】（ｍ−ΔＶ）〔Ｖ〕に保持された定電圧調
整部７の出力電圧は定電圧制御部８及び負帰還回路９に
より安定化され、Ｄ／Ａ変換器４ａ及びＡ／Ｄ変換器４
ｂに供給される。
整部７の出力電圧は定電圧制御部８及び負帰還回路９に
より安定化され、Ｄ／Ａ変換器４ａ及びＡ／Ｄ変換器４
ｂに供給される。
【００３５】定電圧制御部８及び負帰還回路９ではＤ／
Ａ変換器４ａ及びＡ／Ｄ変換器４ｂの負荷変動による出
力電圧（ｍ−ΔＶ）〔Ｖ〕の変動が生じないように補正
している。
Ａ変換器４ａ及びＡ／Ｄ変換器４ｂの負荷変動による出
力電圧（ｍ−ΔＶ）〔Ｖ〕の変動が生じないように補正
している。
【００３６】したがって、Ｄ／Ａ変換器４ａ及びＡ／Ｄ
変換器４ｂには常に一定電圧（ｍ−ΔＶ）〔Ｖ〕が供給
される。
変換器４ｂには常に一定電圧（ｍ−ΔＶ）〔Ｖ〕が供給
される。
【００３７】Ｄ／Ａ変換器４ａ及びＡ／Ｄ変換器４ｂは
一般的に入力基準電圧に応じて分解能が変動してしま
う。図４にＤ／Ａ変換器の入出力特性図を示す。
一般的に入力基準電圧に応じて分解能が変動してしま
う。図４にＤ／Ａ変換器の入出力特性図を示す。
【００３８】図４に示すようにＤ／Ａ変換器では基準電
圧として入力される電圧値（ｍ＋ΔＶ）、ｍ、（ｍ−Δ
Ｖ）〔Ｖ〕夫々に応じて入力ディジタルデータに対応す
る出力電圧レベルが異なることがわかる。
圧として入力される電圧値（ｍ＋ΔＶ）、ｍ、（ｍ−Δ
Ｖ）〔Ｖ〕夫々に応じて入力ディジタルデータに対応す
る出力電圧レベルが異なることがわかる。
【００３９】しかし、本実施例ではＤ／Ａ変換器４ａに
基準電圧として供給される電圧は電源部１の出力電圧が
変動しても（ｍ−ΔＶ）〔Ｖ〕の一定電圧に保持される
ため、常に図４に実線で示す特性に保持され、一定の分
解能で変換が行いえる。
基準電圧として供給される電圧は電源部１の出力電圧が
変動しても（ｍ−ΔＶ）〔Ｖ〕の一定電圧に保持される
ため、常に図４に実線で示す特性に保持され、一定の分
解能で変換が行いえる。
【００４０】このため、Ｄ／Ａ又はＡ／Ｄ変換器に特別
な設計を施さなくても、従来通りの回路で高精度で、安
定な変換が可能となる。
な設計を施さなくても、従来通りの回路で高精度で、安
定な変換が可能となる。
【００４１】また、出力電圧は電源部１の電圧（ｍ±Δ
Ｖ）〔Ｖ〕のうちの最低レベル〕ｍ−ΔＶ）〔Ｖ〕に設
定されており、電源部１の電圧を常に降圧すればよく、
電圧を昇圧する必要がないため、比較的簡単な回路で容
易に電圧制御を行ない得る。
Ｖ）〔Ｖ〕のうちの最低レベル〕ｍ−ΔＶ）〔Ｖ〕に設
定されており、電源部１の電圧を常に降圧すればよく、
電圧を昇圧する必要がないため、比較的簡単な回路で容
易に電圧制御を行ない得る。
【００４２】
【発明の効果】上述の如く、本発明によれば、電源部で
発生する電圧変動を除去し、常に一定の電圧をＤ／Ａ又
はＡ／Ｄ変換器に対して供給することができるため、Ｄ
／Ａ又はＡ／Ｄ変換器の入出力特性を一定にすることが
でき、高精度で、かつ、安定な変換を行なえる等の特長
を有する。
発生する電圧変動を除去し、常に一定の電圧をＤ／Ａ又
はＡ／Ｄ変換器に対して供給することができるため、Ｄ
／Ａ又はＡ／Ｄ変換器の入出力特性を一定にすることが
でき、高精度で、かつ、安定な変換を行なえる等の特長
を有する。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例のブロック構成図である。
【図３】本発明の一実施例の動作波形図である。
【図４】Ｄ／Ａ変換器の入出力特性図である。
１ 電源部 ２ 電源変動検出部 ３ 定電圧制御部 ４ Ａ／Ｄ又はＤ／Ａ変換器
Claims (3)
- 【請求項１】 アナログ−ディジタル又はディジタル／
アナログ変換器（４）に変換時の基準となる基準電圧を
供給する電源回路において、 電圧を出力する電源部（１）と、 前記電源部の電圧変動を検出する電圧変動検出部（２）
と、 前記電圧変動検出部（２）で検出された電圧変動に応じ
て前記電源部（１）から入力される電圧を制御し、前記
基準電圧となる定電圧を出力する定電圧制御部（３）と
を有し、 前記定電圧は前記電源部（１）の出力電圧の変動値の最
低レベルに設定したことを特徴とする電源回路。 - 【請求項２】 前記電圧変動検出部（２）は前記定電圧
レベルを出力するバンドギャップリファレンス部（５）
と、前記電源部（１）の出力電圧から前記バンドギャッ
プリファレンス部（５）の出力電圧を減算する減算回路
（６）とを有したことを特徴とする請求項１記載の電源
回路。 - 【請求項３】 前記定電圧制御部（３）はその出力定電
圧を帰還する帰還回路（９）と、該帰還回路（９）によ
り帰還された帰還信号により該出力定電圧を制御する定
電圧制御部（８）とを有し、負荷変動による該出力定電
圧の変動を除去したことを特徴とする請求項１又は２記
載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1474093A JPH06232745A (ja) | 1993-02-01 | 1993-02-01 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1474093A JPH06232745A (ja) | 1993-02-01 | 1993-02-01 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232745A true JPH06232745A (ja) | 1994-08-19 |
Family
ID=11869525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1474093A Withdrawn JPH06232745A (ja) | 1993-02-01 | 1993-02-01 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232745A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086477A (ja) * | 2008-10-02 | 2010-04-15 | Hitachi Automotive Systems Ltd | 電源制御装置 |
| JP2015126604A (ja) * | 2013-12-26 | 2015-07-06 | 三菱電機株式会社 | インバータ装置 |
-
1993
- 1993-02-01 JP JP1474093A patent/JPH06232745A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086477A (ja) * | 2008-10-02 | 2010-04-15 | Hitachi Automotive Systems Ltd | 電源制御装置 |
| JP2015126604A (ja) * | 2013-12-26 | 2015-07-06 | 三菱電機株式会社 | インバータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008901B2 (en) | Regulated power supply with multiple regulators sharing the total current supplied to a load | |
| JP4630763B2 (ja) | 固定周波数電流モードのスイッチングレギュレータにおける高次の傾き補償 | |
| US6683462B2 (en) | Apparatus for and method of measuring capacitance with high accuracy | |
| US5945853A (en) | Current sensing circuit with automatic offset compensation | |
| TWI482005B (zh) | 混合類比／數位電源電路 | |
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| US20090015221A1 (en) | Voltage generating apparatus | |
| JPH03201818A (ja) | 比較回路 | |
| US6650175B2 (en) | Device generating a precise reference voltage | |
| US6774612B1 (en) | Device and method for reducing DC/DC converter initial set-point error and margining error | |
| EP0030980B1 (en) | Stabilized dc power source | |
| JPH0934567A (ja) | 電 源 | |
| US7646183B2 (en) | Adjusting an output voltage of a converter based on current consumption | |
| JPH06232745A (ja) | 電源回路 | |
| US4367437A (en) | Reference voltage generator | |
| JP2000151409A (ja) | アナログ―ディジタル変換器装置および勾配増幅器の調節装置 | |
| US20060091869A1 (en) | Method of and system for regulating a power supply | |
| KR100730888B1 (ko) | 채널별 독립된 전압 센싱회로를 포함하는 ｃｏｍ 방식 파워서플라이 | |
| KR100593929B1 (ko) | 자동 전압 조절 기능을 갖는 스위치 모드 전원 공급장치 | |
| KR102569340B1 (ko) | 내부 아날로그 제어 루프를 사용하여 부하에 전원을 공급하는 전원 및 방법 | |
| JPH1097328A (ja) | 安定化電源回路及びそれを用いた電源装置 | |
| US7692406B2 (en) | Battery-charger device with improved stability | |
| JPH08168237A (ja) | 安定化直流電源 | |
| JP2023113320A (ja) | 電源電圧調整回路 | |
| JPH05282053A (ja) | 基準電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |