JPH0623197U - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH0623197U
JPH0623197U JP6014092U JP6014092U JPH0623197U JP H0623197 U JPH0623197 U JP H0623197U JP 6014092 U JP6014092 U JP 6014092U JP 6014092 U JP6014092 U JP 6014092U JP H0623197 U JPH0623197 U JP H0623197U
Authority
JP
Japan
Prior art keywords
transistor
circuit
switching element
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6014092U
Other languages
Japanese (ja)
Inventor
和弘 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6014092U priority Critical patent/JPH0623197U/en
Publication of JPH0623197U publication Critical patent/JPH0623197U/en
Pending legal-status Critical Current

Links

Landscapes

  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)

Abstract

(57)【要約】 【目的】直流電源に直列接続された2つのスイッチング
素子の一方を自励駆動し、他方を他励駆動するインバー
タ装置において、自励駆動されるスイッチング素子のオ
フを検出するための検出回路を改良して安定した動作を
実現する。 【構成】自励駆動されるトランジスタQ1 のオフを検出
するために、他励駆動されるトランジスタQ2 の両端に
並列的に接続された分圧用直列抵抗R4 ,R5 の一方と
並列にコンデンサC7 を接続して微分回路を形成した。 【効果】トランジスタQ2 の両端電圧の微小な変化を大
きく検出することができ、したがって、他励駆動される
トランジスタQ2 のオン信号を確実に発生させて、安定
した発振動作を継続できる。
(57) [Abstract] [Purpose] Detecting OFF of a self-excited switching element in an inverter device in which one of two switching elements connected in series to a DC power supply is self-excited and the other is separately excited. To improve the detection circuit for realizing stable operation. [Structure] In order to detect the off state of a transistor Q 1 driven by self-excitation, in parallel with one of voltage dividing series resistors R 4 , R 5 connected in parallel to both ends of a transistor Q 2 driven by another excitation. A capacitor C 7 was connected to form a differentiating circuit. [Effect] A small change in the voltage across the transistor Q 2 can be detected greatly, and therefore an ON signal of the transistor Q 2 driven separately can be reliably generated, and a stable oscillation operation can be continued.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

この考案は、インバータ装置に関するものであり、例えば、放電灯を高周波点 灯させる放電灯点灯装置などに利用されるものである。 The present invention relates to an inverter device, and is used, for example, in a discharge lamp lighting device for lighting a discharge lamp at a high frequency.

【0002】[0002]

【従来の技術】[Prior art]

図3は従来のインバータ装置(特開昭63−297276号公報参照)の回路 図を示している。以下、その回路構成について説明する。直流電源E1 の両端間 には、スイッチング素子として第1及び第2のトランジスタQ1 ,Q2 が直列接 続されている。各トランジスタQ1 ,Q2 には、それぞれダイオードD1 ,D2 が逆並列接続されている。トランジスタQ1 の両端には、直流成分をカットする ための結合用コンデンサC0 を介してインダクタL1 及び放電ランプ等の負荷F の直列回路を含む負荷回路Zが接続されている。この負荷回路Zに流れる振動電 流Iを第1のトランジスタQ1 の制御端子にのみインダクタL1 の2次巻線n2 により帰還する帰還手段FB1 を設け、上記振動電流で決まる所定周期でトラン ジスタQ1 のみをオン/オフ制御している。n1 はインダクタL1 の一次巻線、 C1 は共振用のコンデンサである。FIG. 3 shows a circuit diagram of a conventional inverter device (see Japanese Patent Laid-Open No. 63-297276). The circuit configuration will be described below. First and second transistors Q 1 and Q 2 as switching elements are connected in series between both ends of the DC power source E 1 . Diodes D 1 and D 2 are connected in antiparallel to the transistors Q 1 and Q 2 , respectively. A load circuit Z including a series circuit of an inductor L 1 and a load F 1 such as a discharge lamp is connected to both ends of the transistor Q 1 via a coupling capacitor C 0 for cutting a DC component. Feedback means FB 1 for feeding back the secondary winding n 2 of the vibration current only inductor L 1 to the control terminal of the I the first transistor Q 1 flowing through the load circuit Z is provided, at a predetermined cycle determined by the oscillating current Only transistor Q 1 is on / off controlled. n 1 is a primary winding of the inductor L 1 , and C 1 is a resonance capacitor.

【0003】 この回路では、上記のトランジスタQ1 のオフに応答して起動するタイマー回 路3により、第2のトランジスタQ2 をタイマー回路3のタイマー動作期間中は オンにし、タイマー回路3のタイマー動作終了後にオフにする制御手段Xを設け ている。なお、図3に示す制御手段Xにおいては、検出回路1によりトランジス タQ1 のオフ時点を検出しており、このオフ時点でトリガー回路2によりタイマ ー回路3をトリガーしてタイマー動作を開始させ、タイマー回路3のタイマー出 力によりトランジスタQ2 を一定時間オンにし、その後トランジスタQ2 をオフ するようにしている。この場合、タイマー回路3の時定数に応じてトランジスタ Q2 のオン・デューティ(オン期間の長さ)を変えることができるので、インバ ータ装置の出力調整を行うことができ、負荷Fが放電灯である場合には調光を行 うことができる。In this circuit, the second transistor Q 2 is turned on during the timer operation period of the timer circuit 3 by the timer circuit 3 activated in response to the turning off of the transistor Q 1 , and the timer of the timer circuit 3 is turned on. There is provided a control means X which is turned off after the operation is completed. In the control means X shown in FIG. 3, the detection circuit 1 detects the off time of the transistor Q 1. At this off time, the trigger circuit 2 triggers the timer circuit 3 to start the timer operation. By the timer output of the timer circuit 3, the transistor Q 2 is turned on for a certain period of time, and then the transistor Q 2 is turned off. In this case, the on-duty (length of on-period) of the transistor Q 2 can be changed according to the time constant of the timer circuit 3, so that the output of the inverter device can be adjusted and the load F is released. If it is a light, it can be dimmed.

【0004】 図4は図3の回路の具体構成を示す回路図である。インバータ装置の基本構成 については、図3で示した従来例と同様であるので、同一の機能を有する部分に は同一の符号を付して重複する説明は省略する。図4において、抵抗R1 はトラ ンジスタQ1 のベース抵抗、抵抗R2 はトランジスタQ2 のベース抵抗である。 このインバータ装置は、電源スイッチSWをオンにして直流電源E1 を投入した ときに、トランジスタQ1 ,Q2 が発振動作を開始するための起動回路ST1 を 有する。この起動回路ST1 は、電源投入により、コンデンサC2 が抵抗R3 を 介して充電され、その充電電圧が二端子サイリスタQ3 のブレークオーバー電圧 に達すると、二端子サイリスタQ3 がオンとなり、トランジスタQ2 のベースに 二端子サイリスタQ3 を介してベース電流を流し、トランジスタQ2 を最初にオ ン動作させ、インバータ装置を起動させる。D3 はダイオードであり、インバー タ装置の起動後に、コンデンサC2 の電荷をトランジスタQ2 を介して放電させ 、起動回路ST1 の動作を停止させるものである。FIG. 4 is a circuit diagram showing a specific configuration of the circuit of FIG. Since the basic configuration of the inverter device is the same as that of the conventional example shown in FIG. 3, parts having the same functions are designated by the same reference numerals, and redundant description will be omitted. In FIG. 4, the resistor R 1 is the base resistance of the transistor Q 1 , and the resistor R 2 is the base resistance of the transistor Q 2 . This inverter device has a starting circuit ST 1 for starting the oscillating operation of the transistors Q 1 and Q 2 when the power switch SW is turned on and the DC power source E 1 is turned on. The starting circuit ST 1 is the power-on, the capacitor C 2 is charged through the resistor R 3, the the charging voltage reaches the breakover voltage of the two-terminal thyristor Q 3, two-terminal thyristor Q 3 is turned on, flowing a base current to the base of the transistor Q 2 through a two-terminal thyristor Q 3, initially operates on-the transistors Q 2, activate the inverter device. D 3 is a diode, which discharges the electric charge of the capacitor C 2 through the transistor Q 2 after the activation of the inverter device and stops the operation of the activation circuit ST 1 .

【0005】 また、トランジスタQ2 は、図3におけるトリガー回路2及びタイマー回路3 を構成する単安定マルチバイブレータMV1 によりオン/オフ制御される。この 単安定マルチバイブレータMV1 は、汎用の集積回路(例えば、日本電気株式会 社製造のμPD4538)よりなり、立ち下がりトリガー入力端子Bがハイレベ ルからローレベルに変化した後の一定時間は出力端子Qがハイレベル、出力端子 Q’がローレベルとなり、一定時間経過後に出力端子Q,Q’の状態が反転する 。この例では、トランジスタQ2 のコレクタ・エミッタ間電圧V2 をトランジス タQ2 に並列接続した抵抗R4 ,R5 の直列回路で分圧することにより、トラン ジスタQ1 のオフを検出し、単安定マルチバイブレータMV1 のトリガー信号と している。これにより、図3の検出回路1を構成している。単安定マルチバイブ レータMV1 の出力端子Qがハイレベルになる時間(出力端子Q’がローレベル になる時間)は、抵抗R6 とコンデンサC3 との時定数で決定される。The transistor Q 2 is on / off controlled by a monostable multivibrator MV 1 which constitutes the trigger circuit 2 and the timer circuit 3 in FIG. This monostable multivibrator MV 1 is composed of a general-purpose integrated circuit (for example, μPD4538 manufactured by NEC Corporation), and is an output terminal for a certain period of time after the falling trigger input terminal B changes from high level to low level. Q becomes high level and output terminal Q'becomes low level, and the states of output terminals Q and Q'invert after a lapse of a certain time. In this example, by dividing the collector-emitter voltage V 2 of the transistor Q 2 in the series circuit of a resistor R 4, R 5 connected in parallel to a transistor motor Q 2, to detect the off-Tran register Q 1, single It is used as the trigger signal for the stable multivibrator MV 1 . This constitutes the detection circuit 1 of FIG. Monostable multivibrator rater MV 1 of the output terminal Q becomes a high level time (the output terminal Q 'have time to become low level) is determined by the time constant of the resistor R 6 and the capacitor C 3.

【0006】 単安定マルチバイブレータMV1 の出力端子Qは抵抗R7 を介して駆動用のト ランジスタQ4 のベースに接続され、出力端子Q’は抵抗R8 を介して駆動用の トランジスタQ5 のベースに接続されている。トランジスタQ4 のコレクタは直 流電源E2 の正極に、トランジスタQ5 のエミッタは直流電源E2 の負極にそれ ぞれ接続されている。トランジスタQ4 のエミッタとトランジスタQ5 のコレク タとは、抵抗R2 を介してトランジスタQ2 のベースに接続されている。したが って、単安定マルチバイブレータMV1 は、トランジスタQ2 のオン期間τ1 を 決めるためのタイマー回路として動作する。単安定マルチバイブレータMV1 は 、時定数設定用の抵抗R6 の値を変化させることにより連続的に出力調整を行う ことができ、負荷Fが放電灯である場合に、連続調光が可能となる。なお、V1 ,V2 はトランジスタQ1 ,Q2 のコレクタ・エミッタ間電圧、I1 ,I2 はそ れぞれトランジスタQ1 ,Q2 のコレクタ電流、Id1 ,Id2 はそれぞれダイ オードD1 ,D2 を流れる回生電流,Vbe2 はトランジスタQ2 のベース・エ ミッタ間電圧である。The output terminal Q of the monostable multivibrator MV 1 is connected to the base of a driving transistor Q 4 via a resistor R 7 , and the output terminal Q ′ is connected to a driving transistor Q 5 via a resistor R 8. Connected to the base of. The collector of the transistor Q 4 are the positive electrode of the dc power source E 2, the emitter of the transistor Q 5 is their respective connected to the negative electrode of the DC power source E 2. The emitter of the transistor Q 4 and the collector of the transistor Q 5 are connected to the base of the transistor Q 2 via the resistor R 2 . Therefore, the monostable multivibrator MV 1 operates as a timer circuit for determining the ON period τ 1 of the transistor Q 2 . The monostable multivibrator MV 1 can continuously adjust the output by changing the value of the resistor R 6 for setting the time constant, and enables continuous dimming when the load F is a discharge lamp. Become. Incidentally, V 1, V 2 the transistors Q 1, Q collector-emitter voltage of 2, I 1, I 2 Waso respectively transistors Q 1, the collector current of Q 2, Id 1, Id 2 each diode The regenerative current flowing through D 1 and D 2 and Vbe 2 are the base-emitter voltage of the transistor Q 2 .

【0007】 図5は負荷回路Zが誘導性である場合についてのインバータ装置の各部の動作 波形図である。同図(a)はインダクタL1 に負荷電流として流れる振動電流I を示し、図中、I1 ,I2 はそれぞれトランジスタQ1 ,Q2 に流れるコレクタ 電流、Id1 ,Id2 はそれぞれダイオードD1 ,D2 に流れる回生電流を示し ている。また、同図(b)はトランジスタQ1 のコレクタ・エミッタ間電圧V1 、同図(c)はトランジスタQ2 のコレクタ・エミッタ間電圧V2 を、同図(d )はトランジスタQ1 のベース・エミッタ間電圧Vbe1 を、同図(e),(f )は単安定マルチバイブレータMV1 の出力端子Q,Q’の出力信号を、同図( g)はトランジスタQ1 のベース電流Ib1 をそれぞれ示している。FIG. 5 is an operation waveform diagram of each part of the inverter device when the load circuit Z is inductive. FIG. 3A shows an oscillating current I 2 flowing as a load current in the inductor L 1 , in which I 1 and I 2 are collector currents flowing in the transistors Q 1 and Q 2 , and Id 1 and Id 2 are diodes D respectively. shows the regenerative current flowing to 1, D 2. Further, FIG. (B) the collector-emitter voltage V 1 of the transistor Q 1, to FIG. (C) the collector-emitter voltage V 2 of the transistor Q 2, FIG. (D) shows the transistor Q 1 base The emitter-to-emitter voltage Vbe 1 , the output signals of the output terminals Q and Q'of the monostable multivibrator MV 1 are shown in (e) and (f) of the figure, and the base current Ib 1 of the transistor Q 1 is shown in (g) of the figure. Are shown respectively.

【0008】 以下、図5の動作波形図を参照しながら、図4のインバータ装置の動作につい て説明する。電源スイッチSWを投入すると、起動回路ST1 により最初にトラ ンジスタQ2 がオンとなり、そのコレクタ・エミッタ間電圧V2 (図5(c)参 照)がローレベルになるので、単安定マルチバイブレータMV1 の立ち下がりト リガー入力端子Bはハイレベルからローレベルに変化する。これにより、単安定 マルチバイブレータMV1 はトリガーされて、その出力端子Qはハイレベル、出 力端子Q’はローレベルとなる(図5(e),(f)参照)。したがって、駆動 用のトランジスタQ4 はオン、同トランジスタQ5 はオフとなり、直流電源E2 からトランジスタQ4 、抵抗R2 を通じてトランジスタQ2 にベース電流が供給 され、トランジスタQ2 のオン状態が維持される。トランジスタQ2 がオンにな ると、ダイオードD3 が導通してコンデンサC2 は充電されなくなるので、起動 回路ST1 は動作を停止する。このとき、インダクタL1 の2次巻線n2 は、ト ランジスタQ1 のベース・エミッタ間に逆バイアス電圧を印加するような極性に 巻かれており、トランジスタQ1 はオフ状態を維持する。The operation of the inverter device of FIG. 4 will be described below with reference to the operation waveform diagram of FIG. When the power switch SW is turned on, the transistor Q 2 is first turned on by the start-up circuit ST 1 , and the collector-emitter voltage V 2 (see FIG. 5 (c)) becomes low level. Therefore, the monostable multivibrator is used. The falling trigger input terminal B of MV 1 changes from high level to low level. As a result, the monostable multivibrator MV 1 is triggered and its output terminal Q becomes high level and its output terminal Q ′ becomes low level (see FIGS. 5E and 5F). Accordingly, transistor Q 4 for driving on, the transistor Q 5 is turned off, the DC power source E 2 from the transistor Q 4, a base current is supplied to the transistor Q 2 through the resistor R 2, the on-state transistor Q 2 is maintained To be done. When the transistor Q 2 is turned on, the diode D 3 becomes conductive and the capacitor C 2 is no longer charged, so that the starting circuit ST 1 stops operating. In this case, the secondary winding n 2 of the inductor L 1 is wound on the polarity so as to apply a reverse bias voltage between the base and emitter of the bets transistor Q 1, the transistor Q 1 is kept off.

【0009】 次に、抵抗R6 とコンデンサC3 で決まる所定時間の経過後に、単安定マルチ バイブレータMV1 の出力端子Qはローレベル、出力端子Q’はハイレベルとな り、トランジスタQ4 はオフ、トランジスタQ5 はオンになる。このため、トラ ンジスタQ2 はオフ状態になる。図5(a)に示すP点でトランジスタQ2 がオ フになると、トランジスタQ2 のコレクタ電流I2 が減少することによりインダ クタL1 の残留インダクタンスは逆の誘起電圧を発生する。このとき、インダク タL1 に流れる振動電流Iは同一方向に流れようとするので、ダイオードD1 が 導通し、電流Id1 が流れる。また、インダクタL1 の2次巻線n2 が逆の誘起 電圧を発生することにより、図5(d)に示すように、トランジスタQ1 のベー ス・エミッタ間電圧Vbe1 が正極性となってトランジスタQ1 が順バイアスさ れ、トランジスタQ1 はオン状態となる。そして、ダイオードD1 の電流Id1 がゼロになると、コンデンサC0 の蓄積電荷を電源としてトランジスタQ1 にコ レクタ電流I1 が流れる。このとき、インダクタL1 のコアは飽和磁束に向かっ て直線的に磁化される。やがて、コアが飽和磁束に達すると、インダクタL1 の インダクタンスは急激にゼロの方向に向かい、その結果、トランジスタQ1 のコ レクタ電流I1 の時間変化分は、無限大となる。Next, after a lapse of a predetermined time determined by the resistor R 6 and the capacitor C 3 , the output terminal Q of the monostable multivibrator MV 1 becomes low level, the output terminal Q ′ becomes high level, and the transistor Q 4 becomes Off, transistor Q 5 turns on. Therefore, the transistor Q 2 is turned off. When the transistor Q 2 is turned off at the point P shown in FIG. 5A, the collector current I 2 of the transistor Q 2 decreases, and the residual inductance of the inductor L 1 generates an opposite induced voltage. At this time, the oscillating current I flowing through the inductor L 1 tends to flow in the same direction, so that the diode D 1 becomes conductive and the current Id 1 flows. Further, by the secondary winding n 2 of the inductor L 1 generates a reverse induced voltage, as shown in FIG. 5 (d), base-emitter voltage Vbe 1 of the transistor Q 1 is a positive The transistor Q 1 is forward biased, and the transistor Q 1 is turned on. When the current Id 1 in the diode D 1 becomes zero, the transistor Q 1 is the collector current I 1 flows through the charge accumulated in the capacitor C 0 as the power source. At this time, the core of the inductor L 1 is linearly magnetized toward the saturation magnetic flux. When the core reaches the saturation magnetic flux, the inductance of the inductor L 1 suddenly moves toward zero, and as a result, the time change of the collector current I 1 of the transistor Q 1 becomes infinite.

【0010】 トランジスタQ1 のコレクタ電流I1 が時刻Ta(図5(g)参照)において 、ベース電流のhfe倍(I1 =hfe×Ib1 )に達すると、トランジスタQ 1 は不飽和状態となり、インダクタL1 の各巻線n1 ,n2 の誘起電圧は減少す るから、帰還されるベース電流Ib1 も減少していき(図5(g)参照)、トラ ンジスタQ1 は逆バイアスされる。その後はトランジスタQ1 の蓄積時間Tsの 間だけ振動電流が流れた後に、トランジスタQ1 はオフとなる。トランジスタQ 1 がオフとなった後も、インダクタL1 に流れる振動電流Iは同一方向に流れよ うとするので、ダイオードD2 が導通し、電流Id2 が負荷回路Z、コンデンサ C0 、直流電源E1 の経路で流れる。ダイオードD2 が導通すると、トランジス タQ2 のコレクタ・エミッタ間電圧V2 がゼロになるので、単安定マルチバイブ レータMV1 の立ち下がりトリガー入力端子Bは再度ハイレベルからローレベル に変化し、単安定マルチバイブレータMV1 の出力端子Qはハイレベルになり、 駆動用のトランジスタQ4 がオンとなって、トランジスタQ2 は順バイアスされ る。ダイオードD2 に流れる振動電流Id2 がゼロになった後は、直流電源E1 によりコンデンサC0 、負荷回路Z、トランジスタQ2 の経路でコレクタ電流I 2 が流れる。以下、上述の動作を繰り返すことにより、インバータ装置の発振動 作が継続される。Transistor Q1Collector current I1At time Ta (see FIG. 5 (g)), the base current is multiplied by hfe (I1= Hfe × Ib1) Is reached, the transistor Q 1 Becomes unsaturated and inductor L1Each winding n1, N2Since the induced voltage of is reduced, the feedback base current Ib1Also decreases (see Fig. 5 (g)), transistor Q1Is reverse biased. After that, transistor Q1After the oscillating current flows for the storage time Ts of1Turns off. Transistor Q 1 Inductor L after turning off1Since the oscillating current I flowing in the diode D tends to flow in the same direction, the diode D2Conducts and current Id2Is load circuit Z and capacitor C0, DC power supply E1Flow on the route. Diode D2Is turned on, the transistor Q2Collector-emitter voltage V2Is zero, the monostable multivibrator MV1The falling trigger input terminal B of changes from high level to low level again, and the monostable multivibrator MV1Output terminal Q goes high, driving transistor QFourIs turned on and transistor Q2Is forward biased. Diode D2Current Id flowing in2DC power source E1 Capacitor C0, Load circuit Z, transistor Q2Collector current I 2 Flows. Hereinafter, by repeating the above-mentioned operation, the oscillation of the inverter device is continued.

【0011】 図4に示した従来例においては、トランジスタQ2 のコレクタ・エミッタ間電 圧V2 の立ち下がり時点から、単安定マルチバイブレータMV1 の立ち下がりト リガー入力端子Bへの入力信号Vbのタイミングに必ず遅れが生じる。このため 、ダイオードD2 の導通している期間が短くなるような場合には、直流電源E1 よりダイオードD1 、トランジスタQ2 の経路で大きな電源短絡電流が流れて、 トランジスタQ1 ,Q2 のストレスが増大し、場合によっては、破壊するおそれ があった。そこで、トランジスタQ1 のオフ検出をトランジスタQ2 に並列接続 した分圧用抵抗の代わりに、図6に示すように、分圧用のコンデンサC7 ,C8 を用いたものがある(特願平2−199943号)。In the conventional example shown in FIG. 4, the input signal Vb to the falling trigger input terminal B of the monostable multivibrator MV 1 is started from the falling time of the collector-emitter voltage V 2 of the transistor Q 2. There is always a delay in the timing of. For this reason, when the period during which the diode D 2 is conducting becomes short, a large power supply short-circuit current flows from the DC power supply E 1 in the path of the diode D 1 and the transistor Q 2 , and the transistors Q 1 and Q 2 Stress increased and in some cases could be destroyed. Therefore, as shown in FIG. 6, there is one in which voltage-dividing capacitors C 7 and C 8 are used in place of the voltage-dividing resistor connected in parallel with the transistor Q 2 for detecting the off state of the transistor Q 1 (Japanese Patent Application No. -199943).

【0012】 また、トランジスタQ1 のオフ時の電圧波形が鈍る場合には、トランジスタQ 2 に駆動信号が入った瞬間に、まだトランジスタQ1 が導通している場合があり 、直流電源E1 からトランジスタQ1 ,Q2 に大きな短絡電流が流れて、トラン ジスタQ1 ,Q2 のストレスが増大し、場合によっては、破壊するおそれがある 。これを防止するために、図7に示すように、分圧用の抵抗R5 と並列にコンデ ンサC8 を挿入した例もある。Further, the transistor Q1If the voltage waveform at the time of turning off is blunt, the transistor Q 2 At the moment when the drive signal is input to the transistor Q1May be connected to the DC power supply E1To transistor Q1, Q2A large short-circuit current flows to the transistor Q1, Q2The stress on the vehicle will increase and in some cases it may be destroyed. In order to prevent this, as shown in FIG.FiveIn parallel with capacitor C8There is also an example of inserting.

【0013】[0013]

【考案が解決しようとする課題】[Problems to be solved by the device]

図4及び図6の従来例においては、トランジスタQ2 のコレクタ・エミッタ間 電圧V2 を抵抗分圧あるいはコンデンサ分圧してコレクタ・エミッタ間電圧V2 の立ち下がりを検出することで、トランジスタQ1 のオフ時点を検出し、単安定 マルチバイブレータMV1 のトリガー信号としている。しかしながら、図4及び 図6に示した従来例においては、直流電源E1 が何らかの影響により通常時より も低い電圧となった場合、例えば、商用電源を全波整流し、完全平滑した電圧を 直流電源E1 とする場合には、商用電源に瞬時の停電や瞬時に電圧が下がる等の 現象が生じた場合に、次のような問題が生じる。つまり、直流電源E1 が通常時 より低い電圧となった場合、トランジスタQ1 のコレクタ電流I1 が同相の波形 に近くなり、また、ダイオードD2 及びトランジスタQ2 等に接合容量が存在す るため、ダイオードD2 に回生電流が流れなくなり、単安定マルチバイブレータ MV1 のトリガー信号が入らず、発振を維持できないという問題があった。In the conventional example of FIG. 4 and FIG. 6, the collector-emitter voltage V 2 of the transistor Q 2 is divided by a resistor or a capacitor to detect the fall of the collector-emitter voltage V 2 , and thus the transistor Q 1 The off time is detected and used as the trigger signal for the monostable multivibrator MV 1 . However, in the conventional example shown in FIG. 4 and FIG. 6, when the DC power supply E 1 has a voltage lower than usual due to some influence, for example, the commercial power supply is full-wave rectified When the power source E 1 is used, the following problems occur when the commercial power source experiences a momentary power failure or a momentary voltage drop. In other words, when the DC power source E 1 becomes lower than the normal voltage, becomes close to the waveform of the collector current I 1 of transistor Q 1 is in phase, also exists junction capacitance diode D 2 and transistor Q 2 and the like Therefore, there is a problem that the regenerative current does not flow in the diode D 2 , the trigger signal of the monostable multivibrator MV 1 is not input, and the oscillation cannot be maintained.

【0014】 これを図8〜図10により説明する。通常は図9の共振曲線上で動作してい るが、直流電源E1 の電圧が下がれば、負荷Fの等価抵抗値が上がるため、図9 の共振曲線上へと移り、同相に近いところで動作を行うため、トランジスタQ 2 、ダイオードD2 の接合容量を流れる電流は、通常は図10(a)のような波 形であるが、直流電源E1 の電圧が下がれば図10(b)のような波形となる。 図8(a)は、トランジスタQ1 のコレクタ電流I1 及びダイオードD1 の回生 電流Id1 を示し、図8(b)はトランジスタQ2 のコレクタ電流I2 及びダイ オードD2 の回生電流Id2 を示し、図8(c)は接合容量の電流Icを示して いる。図8(d)は、トランジスタQ2 のコレクタ・エミッタ間電圧V2 を示し 、図8(e)は、単安定マルチバイブレータMV1 の立ち下がりトリガー入力端 子Bへの入力信号Vbを示す。時刻t0 でトランジスタQ1 がオフとなると、イ ンダクタL1 に流れる振動電流Iは流れ続けようとするので、まず、接合容量の 放電電流Icが流れ、それに応じてコレクタ・エミッタ間電圧V2 は下がり始め る。単安定マルチバイブレータMV1 の立ち下がりトリガー入力端子Bへの入力 信号Vbはコンデンサ分圧のため、コレクタ・エミッタ間電圧V2 と同じ割合で 下がり始める。通常ならば、次にダイオードD2 の回生電流Id2 が流れて、電 圧V2 及びVbは0Vまで下がるはずだが、トランジスタQ1 のコレクタ電流I 1 が同相に近いため、ダイオードD2 の回生電流Id2 が流れ始めるまでにイン ダクタL1 には逆方向の電流が流れ始め、入力信号Vbが単安定マルチバイブレ ータMV1 のトリガーレベルまで下がらないため、トリガー信号が入らず、時刻 t1 でトランジスタQ2 にオン信号が入らない。つまり、トランジスタQ2 にオ ン信号が入らず、トランジスタQ2 がオフ状態のため、インダクタL1 、ダイオ ードD1 、コンデンサC0 、負荷回路Zの経路で振動電流が流れる。次に、コン デンサC0 、トランジスタQ1 、インダクタL1 、負荷回路Z、コンデンサC0 の経路で振動電流が流れるが、以上の繰り返しは減衰振動となり、やがて発振停 止する。This will be described with reference to FIGS. Normally, it operates on the resonance curve of Fig. 9, but DC power supply E1When the voltage of the load Q decreases, the equivalent resistance value of the load F increases, and the resonance curve of FIG. 9 shifts to the operation. 2 , Diode D2The current flowing through the junction capacitance of the DC power supply E has a waveform as shown in FIG.1When the voltage of is lowered, the waveform becomes as shown in FIG. FIG. 8A shows a transistor Q.1Collector current I1And diode D1Regenerative current Id18B shows the transistor Q2Collector current I2And diode D2Regenerative current Id28C shows the current Ic of the junction capacitance. FIG. 8D shows a transistor Q.2Collector-emitter voltage V28 (e) is a monostable multivibrator MV.1The input signal Vb to the falling trigger input terminal B of is shown. Time t0And transistor Q1Is turned off, the inductor L1Since the oscillating current I flowing in the capacitor tries to continue flowing, first, the discharge current Ic of the junction capacitance flows, and accordingly the collector-emitter voltage V2Begins to fall. Monostable multivibrator MV1The input signal Vb to the falling trigger input terminal B of the2Begins to fall at the same rate as. If normal, then diode D2Regenerative current Id2Flows, the voltage V2And Vb should drop to 0V, but transistor Q1Collector current I 1 Is close to in-phase, diode D2Regenerative current Id2By the time inductors start flowing1A reverse current starts flowing to the input signal Vb and the monostable multivibrator MV1The trigger signal does not come in because it does not fall to the trigger level of1And transistor Q2No ON signal is input to. That is, the transistor Q2ON signal is not input to the transistor Q2Is off, inductor L1, Diode D1, Capacitor C0An oscillating current flows in the path of the load circuit Z. Next, capacitor C0, Transistor Q1, Inductor L1, Load circuit Z, capacitor C0 Although an oscillating current flows through the path of, the above repetition becomes a damped oscillation and eventually stops the oscillation.

【0015】 本考案は、このような点に鑑みてなされたものであり、その目的とするところ は、直流電源に直列接続された第1及び第2のスイッチング素子の一方を自励駆 動し、他方を他励駆動するようにしたインバータ装置において、自励駆動される スイッチング素子のオフを検出するための検出回路を改良して安定した動作を実 現することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to drive one of the first and second switching elements connected in series to a DC power supply in a self-excited manner. In an inverter device in which the other is driven separately, it is intended to improve the detection circuit for detecting the OFF of the switching element driven by self-excitation to realize stable operation.

【0016】[0016]

【課題を解決するための手段】[Means for Solving the Problems]

本考案にあっては、上記の課題を解決するために、図1に示すように、直流電 源E1 の両端子間に第1及び第2のトランジスタQ1 ,Q2 の直列回路を接続し 、第1及び第2のトランジスタQ1 ,Q2 にそれぞれ第1及び第2のダイオード D1 ,D2 を逆並列接続し、第1のトランジスタQ1 の両端子間にインダクタL 1 及びコンデンサC1 の直列回路と、前記コンデンサC1 に並列に接続された負 荷Fを含む負荷回路Zを結合用コンデンサC0 を介して接続し、前記負荷回路Z に流れる振動電流を第1のトランジスタQ1 の制御端子に帰還して前記振動電流 で決まる所定周期で第1のトランジスタQ1 のオフを検出して起動する単安定マ ルチバイブレータMV1 のようなタイマー回路のタイマー動作期間中は第2のト ランジスタQ2 をオンにするとともに前記タイマー回路のタイマー動作終了後に 第2のトランジスタQ2 をオフにする制御手段Xを設けたインバータ装置におい て、第1のトランジスタQ1 のオフを第2のトランジスタQ2 に並列接続した分 圧用直列抵抗R4 ,R5 の接続点の電圧値が所定値以上あるいは以下となること を検出して、第2のトランジスタQ2 のオン信号を発生させるように前記制御手 段Xを構成し、前記分圧用直列抵抗R4 ,R5 の一方と並列的にコンデンサC7 を接続して微分回路を形成したことを特徴とするものである。 In the present invention, in order to solve the above problems, as shown in FIG.1A first and a second transistor Q between both terminals of1, Q2Connected in series with the first and second transistors Q1, Q2The first and second diodes D respectively1, D2Are connected in anti-parallel, and the first transistor Q1Inductor L between both terminals of 1 And capacitor C1Series circuit and the capacitor C1A load circuit Z including a load F connected in parallel with the capacitor C for coupling0And connects the oscillating current flowing in the load circuit Z 1 to the first transistor Q 1.1Is fed back to the control terminal of the first transistor Q at a predetermined cycle determined by the oscillating current.1Multi-vibrator MV that detects and turns off and activates1The second transistor Q during the timer operation period of the timer circuit such as2And the second transistor Q is turned on after the timer operation of the timer circuit is completed.2In the inverter device provided with the control means X for turning off the first transistor, the first transistor Q1Turns off the second transistor Q2Series resistor for voltage division R connected in parallel withFour, RFiveWhen the voltage value at the connection point of the second transistor Q is detected to be above or below a predetermined value, the second transistor Q2The control means X is configured to generate an ON signal of the voltage dividing series resistor RFour, RFiveCapacitor C in parallel with7 Is connected to form a differentiating circuit.

【0017】 なお、トランジスタQ1 ,Q2 に代えて、MOSトランジスタやSIサイリス タ等を用いても良く、一般的に半導体スイッチング素子であれば良い。Instead of the transistors Q 1 and Q 2 , MOS transistors, SI thyristors or the like may be used, and generally any semiconductor switching element may be used.

【0018】[0018]

【作用】[Action]

図1の回路では、自励駆動されるトランジスタQ1 のオフを検出するために、 他励駆動されるトランジスタQ2 の両端に並列的に接続された分圧用直列抵抗R 4 ,R5 の一方と並列にコンデンサC7 を接続して微分回路を形成したものであ るから、トランジスタQ2 の両端電圧の微小な変化を大きく検出することができ 、したがって、他励駆動されるトランジスタQ2 のオン信号を確実に発生させて 、安定した発振動作を継続できるものである。 In the circuit of FIG. 1, a transistor Q driven by self-excitation is used.1Transistor Q driven separately to detect the off state of2Voltage dividing series resistor R connected in parallel at both ends of Four , RFiveCapacitor C in parallel with7Since the differential circuit is formed by connecting2It is possible to detect a small change in the voltage across the transistor Q, and therefore the separately driven transistor Q2The ON signal of is surely generated, and stable oscillation operation can be continued.

【0019】[0019]

【実施例】【Example】

本考案の一実施例を図1に基づいて説明する。このインバータ装置では、分圧 用の抵抗R4 ,R5 の直列回路において、抵抗R4 と並列にコンデンサC7 を挿 入したものであり、抵抗R4 とR5 の接続点に得られる電圧によって第1のトラ ンジスタQ1 のオフを検出するように構成したものである。その他の構成は、図 4のインバータ装置と同様である。An embodiment of the present invention will be described with reference to FIG. In this inverter apparatus, in the resistance R 4, the series circuit of R 5 for the partial pressure, in parallel with the resistor R 4 is a capacitor C 7 that insert, the voltage obtained at the connection point of the resistors R 4 and R 5 Is configured to detect the turning-off of the first transistor Q 1 . Other configurations are similar to those of the inverter device of FIG.

【0020】 図2は本実施例の動作波形図である。同図(a)は、トランジスタQ1 のコレ クタ電流I1 及びダイオードD1 の回生電流Id1 を示し、同図(b)はトラン ジスタQ2 のコレクタ電流I2 及びダイオードD2 の回生電流Id2 を示し、同 図(c)は、接合容量の電流Icを示している。同図(d)はトランジスタQ2 のコレクタ・エミッタ間電圧V2 を示し、同図(e)は単安定マルチバイブレー タMV1 の立ち下がりトリガー入力端子Bへの入力信号Vbを示す。FIG. 2 is an operation waveform diagram of this embodiment. FIG (a) shows the regenerative current Id 1 in the collector current I 1 and the diode D 1 of the transistor Q 1, FIG. (B) is Trang register Q 2 collector current I 2 and the diode D 2 of the regenerative current Id 2 is shown, and the same figure (c) shows the current Ic of the junction capacitance. 6D shows the collector-emitter voltage V 2 of the transistor Q 2 , and FIG. 8E shows the input signal Vb to the falling trigger input terminal B of the monostable multivibrator MV 1 .

【0021】 以下、本実施例の動作について説明する。時刻t0 でトランジスタQ1 がオフ になると、インダクタL1 に流れる振動電流は流れ続けようとするので、まず、 接合容量の放電電流Icが流れ、それに応じてトランジスタQ2 のコレクタ・エ ミッタ間電圧V2 及び単安定マルチバイブレータMV1 の立ち下がりトリガー端 子Bの入力信号Vbは下がり始める。ここで、図1の回路では、分圧用の抵抗R 4 ,R5 の直列回路において、抵抗R4 と並列にコンデンサC7 を挿入している ので、微分回路としての動作を行うものであり、トランジスタQ2 のコレクタ・ エミッタ間電圧V2 の微小な変化に対して、入力信号Vbは大きく変化する。こ のため、入力信号Vbは単安定マルチバイブレータMV1 のトリガーレベルまで 下がり、トランジスタQ2 のオン信号を発生させる。したがって、時刻t1 で、 トランジスタQ2 がオンとなり、直流電源E1 、コンデンサC0 、負荷回路Z、 インダクタL1 、トランジスタQ2 、直流電源E1 の経路で振動電流が流れる。 このようにして、従来例のように、単安定マルチバイブレータMV1 にトリガー 信号が入らず、発振を維持せずに負荷Fとしての放電灯が消灯することを防止で きる。The operation of this embodiment will be described below. Time t0And transistor Q1Is turned off, inductor L1Since the oscillating current flowing in the transistor tries to continue flowing, first, the discharge current Ic of the junction capacitance flows, and accordingly, the transistor Q2Collector-emitter voltage V2And monostable multivibrator MV1The input signal Vb of the falling trigger terminal B starts to fall. Here, in the circuit of FIG. 1, the voltage dividing resistor R Four , RFiveIn the series circuit ofFourIn parallel with capacitor C7Is inserted, the transistor operates as a differentiating circuit, and the transistor Q2Collector-emitter voltage V2The input signal Vb changes greatly with respect to a slight change in Therefore, the input signal Vb is a monostable multivibrator MV.1To the trigger level of transistor Q2Generates an ON signal. Therefore, time t1And transistor Q2Is turned on and the DC power supply E1, Capacitor C0, Load circuit Z, inductor L1, Transistor Q2, DC power supply E1An oscillating current flows through the path. In this way, as in the conventional example, the monostable multivibrator MV1It is possible to prevent the discharge lamp as the load F from being extinguished without maintaining the oscillation because the trigger signal is not input to.

【0022】 なお、時刻t1 以後、時刻t2 でトランジスタQ2 がオフとなり、時刻t2 以 降はトランジスタQ1 がオンとなり、時刻t3 でトランジスタQ1 がオフとなる 動作については、図4に示した従来例と同様である。[0022] In addition, the time t 1 after, transistor Q 2 is turned off at time t 2, time t 2 and later the transistor Q 1 is turned on, the operation of the transistor Q 1 is turned off at time t 3, Fig. This is the same as the conventional example shown in FIG.

【0023】[0023]

【考案の効果】 本考案によれば、第1のスイッチング素子のオフを第2のスイッチング素子に 並列に接続された抵抗の直列回路で検出し、この抵抗の直列回路に、微分回路を 構成するようにコンデンサを接続したので、第2のスイッチング素子の両端電圧 の僅かな電圧変化を大きく検出することができる。したがって、直流電源が何ら かの影響により通常時より低い電圧となった場合でも発振を維持することができ 、安定した動作を実現できるという効果がある。According to the present invention, the turning-off of the first switching element is detected by the series circuit of the resistors connected in parallel to the second switching element, and the series circuit of the resistors is used to configure the differentiating circuit. Since the capacitor is connected in this way, a slight voltage change in the voltage across the second switching element can be detected significantly. Therefore, even if the DC power supply has a voltage lower than that under normal conditions due to some influence, oscillation can be maintained, and stable operation can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】本考案の一実施例の動作波形図である。FIG. 2 is an operation waveform diagram of an embodiment of the present invention.

【図3】従来例の概略構成を示すブロック回路図であ
る。
FIG. 3 is a block circuit diagram showing a schematic configuration of a conventional example.

【図4】第1の従来例の回路図である。FIG. 4 is a circuit diagram of a first conventional example.

【図5】第1の従来例の動作波形図である。FIG. 5 is an operation waveform diagram of a first conventional example.

【図6】第2の従来例の回路図である。FIG. 6 is a circuit diagram of a second conventional example.

【図7】第3の従来例の回路図である。FIG. 7 is a circuit diagram of a third conventional example.

【図8】第2の従来例の動作波形図である。FIG. 8 is an operation waveform diagram of a second conventional example.

【図9】第2の従来例の共振回路の特性を示す図であ
る。
FIG. 9 is a diagram showing characteristics of a resonance circuit of a second conventional example.

【図10】第2の従来例の要部の動作波形図である。FIG. 10 is an operation waveform diagram of a main part of a second conventional example.

【符号の説明】[Explanation of symbols]

1 ,Q2 トランジスタ D1 ,D2 ダイオード R4 ,R5 分圧用抵抗 C0 ,C1 コンデンサ C7 コンデンサ MV1 単安定マルチバイブレータ E1 直流電源 F 負荷 X 制御手段 Z 負荷回路Q 1 , Q 2 transistor D 1 , D 2 diode R 4 , R 5 voltage dividing resistance C 0 , C 1 capacitor C 7 capacitor MV 1 monostable multivibrator E 1 DC power supply F load X control means Z load circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 直流電源の両端子間に第1及び第2の
スイッチング素子の直列回路を接続し、第1及び第2の
スイッチング素子にそれぞれ第1及び第2のダイオード
を逆並列接続し、第1又は第2のスイッチング素子の両
端子間にインダクタ及びコンデンサの直列回路と、前記
コンデンサに並列に接続された負荷を含む負荷回路を結
合用コンデンサを介して接続し、前記負荷回路に流れる
振動電流を第1のスイッチング素子の制御端子に帰還し
て前記振動電流で決まる所定周期で第1のスイッチング
素子のオフを検出して起動するタイマー回路のタイマー
動作期間中は第2のスイッチング素子をオンにするとと
もに前記タイマー回路のタイマー動作終了後に第2のス
イッチング素子をオフにする制御手段を設けたインバー
タ装置において、第2のスイッチング素子に並列接続し
た分圧用直列抵抗の接続点の電圧値が所定値となること
を検出して第1のスイッチング素子のオフを検出し、第
2のスイッチング素子のオン信号を発生させるように前
記制御手段を構成し、前記分圧用直列抵抗の一方と並列
的にコンデンサを接続して微分回路を形成したことを特
徴とするインバータ装置。
1. A series circuit of first and second switching elements is connected between both terminals of a DC power source, and first and second diodes are respectively connected in antiparallel to the first and second switching elements, A series circuit of an inductor and a capacitor is connected between both terminals of the first or second switching element, and a load circuit including a load connected in parallel to the capacitor is connected through a coupling capacitor, and vibrations flowing in the load circuit. The second switching element is turned on during the timer operation period of the timer circuit in which the current is fed back to the control terminal of the first switching element and the turning-off of the first switching element is detected and activated at a predetermined cycle determined by the oscillating current. And an inverter device provided with control means for turning off the second switching element after the timer operation of the timer circuit is completed. To detect that the voltage value at the connection point of the voltage-dividing series resistor connected in parallel to the switching element is a predetermined value to detect the OFF of the first switching element, and to generate the ON signal of the second switching element. An inverter device characterized in that the control means is configured in the above, and a differential circuit is formed by connecting a capacitor in parallel with one of the voltage dividing series resistors.
JP6014092U 1992-08-26 1992-08-26 Inverter device Pending JPH0623197U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6014092U JPH0623197U (en) 1992-08-26 1992-08-26 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6014092U JPH0623197U (en) 1992-08-26 1992-08-26 Inverter device

Publications (1)

Publication Number Publication Date
JPH0623197U true JPH0623197U (en) 1994-03-25

Family

ID=13133541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6014092U Pending JPH0623197U (en) 1992-08-26 1992-08-26 Inverter device

Country Status (1)

Country Link
JP (1) JPH0623197U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350812A (en) * 2018-04-08 2019-10-18 佛山科学技术学院 A kind of inverter module for UPS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350812A (en) * 2018-04-08 2019-10-18 佛山科学技术学院 A kind of inverter module for UPS

Similar Documents

Publication Publication Date Title
US4992702A (en) Inverter capable of controlling operating frequency
TWI634814B (en) Bipolar power control
JPH1155949A (en) Power unit
US6756746B2 (en) Method of delaying and sequencing the starting of inverters that ballast lamps
JPH0623197U (en) Inverter device
JP2547323Y2 (en) Inverter device
JP2831062B2 (en) Inverter device
EP0388492B1 (en) Inverter capable of controlling operating frequency
JP2742412B2 (en) Inverter device
JP2721521B2 (en) Inverter device
JPH10327574A (en) Drive circuit for switching means
JP2697815B2 (en) Inverter device
JP3016845B2 (en) Inverter device
JP2562818B2 (en) Inverter device
JP2943299B2 (en) Power supply
JPS60118069A (en) Inverter circuit
JP3251312B2 (en) Discharge lamp lighting device
JP2001327165A (en) Intermittent driving method and device for self-excited oscillating power converter
JP2512029B2 (en) Discharge lamp lighting device
JP2721527B2 (en) Inverter device
JP2750527B2 (en) Self-excited high-frequency oscillator
JPH04165961A (en) Inverter unit
JPH081834B2 (en) Discharge lamp lighting device
JPH02237467A (en) High efficiency base drive circuit for ringing choke converter
JPH02284388A (en) Discharge lamp lighting device