JPH06224749A - Frequency clock device - Google Patents
Frequency clock deviceInfo
- Publication number
- JPH06224749A JPH06224749A JP5027369A JP2736993A JPH06224749A JP H06224749 A JPH06224749 A JP H06224749A JP 5027369 A JP5027369 A JP 5027369A JP 2736993 A JP2736993 A JP 2736993A JP H06224749 A JPH06224749 A JP H06224749A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- relative
- standard
- majority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、非常に精度の高い周波
数のクロック信号を出力するための周波数クロック装置
に関し、特に、高価な周波数比較器の数を最小限にする
ことによって、精度の高い周波数クロック信号を低コス
トで得ることができる周波数クロック装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency clock device for outputting a clock signal having a very accurate frequency, and more particularly, to a highly accurate frequency clock device by minimizing the number of expensive frequency comparators. The present invention relates to a frequency clock device that can obtain a frequency clock signal at low cost.
【0002】[0002]
【従来技術】一般に、宇宙通信やデジタル光ファイバー
通信には、極めて精度の高い周波数クロック装置が必要
となる。近年、周波数源として原子核の共鳴振動を利用
した原子周波数標準器を用い、しかもより精度を高める
ため複数系統の原子周波数標準器の出力の多数決をとる
様にした周波数クロック装置が知られている。2. Description of the Related Art In general, space communication and digital optical fiber communication require an extremely accurate frequency clock device. 2. Description of the Related Art In recent years, there has been known a frequency clock device that uses an atomic frequency standard device that utilizes the resonance vibration of atomic nuclei as a frequency source, and that takes a majority decision of the outputs of the atomic frequency standard devices of a plurality of systems in order to improve the accuracy.
【0003】図4は、その様な従来の周波数クロック装
置の一例を示すもので、図4(a)は全体構成図であ
り、図4(b)は周波数比較器の内部構成図である。FIG. 4 shows an example of such a conventional frequency clock device, FIG. 4 (a) is an overall configuration diagram, and FIG. 4 (b) is an internal configuration diagram of a frequency comparator.
【0004】図4(a)に示す如く、この従来の周波数
クロック装置は、原子周波数標準器1a、1b、1cを
3重化して具え、この3者の出力周波数2a、2b、2
cを3台の周波数比較器3a、3b、3cによって、3
者のうちのそれぞれ2者の相対周波数偏差を測定する。
すなわち、周波数比較器3aで、出力周波数2aと2b
との相対周波数偏差を、周波数比較器3bで出力周波数
2bと2cとの相対周波数偏差を、周波数比較器3cで
出力周波数2aと2cとの相対周波数偏差を求める。そ
して、その測定データ4a、4b、4cの3つの多数決
比較を多数決論理器5で実施し、多数決比較結果により
3者の原子周波数標準器より、1者を選択指令する信号
6で切替器7を駆動して選択された周波数出力8を得
る。As shown in FIG. 4 (a), this conventional frequency clock device is provided with triple atomic frequency standards 1a, 1b and 1c, and the output frequencies 2a, 2b and 2 of these three are provided.
c by 3 frequency comparators 3a, 3b, 3c
The relative frequency deviation of each of the two is measured.
That is, the frequency comparator 3a outputs the output frequencies 2a and 2b.
, The relative frequency deviation between the output frequencies 2b and 2c is obtained by the frequency comparator 3b, and the relative frequency deviation between the output frequencies 2a and 2c is obtained by the frequency comparator 3c. Then, three majority comparisons of the measurement data 4a, 4b, 4c are carried out by the majority logic unit 5, and the switching unit 7 is switched by the signal 6 for selecting one from the atomic frequency standard devices of the three parties according to the majority comparison result. Drive to obtain the selected frequency output 8.
【0005】そして、ここで使用する周波数比較器3
a、3b、3cは、原子周波数標準器専用に使用するた
めのもので、図4(b)に示す如く、周波数合成器9、
ミキサ10、遍倍器12aを組み合わせたビート法によ
る周波数差分拡大部と、周波数カウンタ11と、遍倍器
12bとで構成される。上記周波数合成器9は、周波数
差分の拡大率を大きくするためのもので水晶発振器によ
るPLLが用いられている。そして、この水晶発振器
は、PLLの付加雑音が測定周波数に与える影響を防ぐ
ために低フェイズノイズ水晶発振器から成っており、周
波数カウンタの計測結果を巡回移動平均によるフィルタ
リング法で処理する必要があった。すなわち、上記高精
度の原子周波数標準器用の周波数比較器3a、3b、3
cは、特別に複雑で高価な機器構成となっており、原子
周波数標準器の価格をも凌ぎ、コスト高の原因と成って
いた。The frequency comparator 3 used here
a, 3b, and 3c are used exclusively for the atomic frequency standard, and as shown in FIG. 4B, the frequency synthesizer 9,
It is composed of a frequency difference expansion unit by the beat method, which is a combination of the mixer 10 and the doubling unit 12a, a frequency counter 11, and a doubling unit 12b. The frequency synthesizer 9 is for increasing the expansion rate of the frequency difference, and a PLL using a crystal oscillator is used. This crystal oscillator is composed of a low phase noise crystal oscillator in order to prevent the additive noise of the PLL from affecting the measurement frequency, and it is necessary to process the measurement result of the frequency counter by the filtering method using the cyclic moving average. That is, the frequency comparators 3a, 3b, 3 for the high precision atomic frequency standard
c has a specially complicated and expensive equipment configuration, which exceeds the price of the atomic frequency standard and is a cause of high cost.
【0006】[0006]
【目的】本発明は、上記事情に鑑みてなされたものであ
って、精度の高い周波数クロック信号を低コストで得る
ことができる周波数クロック装置を提供することを目的
とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a frequency clock device capable of obtaining a highly accurate frequency clock signal at low cost.
【0007】[0007]
【発明の概要】上記目的を達成するため、本発明は、少
なくとも3つの周波数標準器よりの出力周波数相互の相
対周波数偏差を求めて多数決比較を行い、その多数決比
較の結果に従って上記複数の周波数標準器よりの出力周
波数の内の1つを選択して出力する周波数クロック装置
において、上記出力周波数の内の少なくとも1つの任意
の出力周波数を基準とし、この基準と他2つの出力周波
数との間の2つの相対周波数偏差を求める手段と、上記
2つの相対周波数偏差から残り1つの相対周波数偏差を
演算し、合計3つの相対周波数偏差の多数決比較を行う
手段とを具備したことを特徴とする。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention obtains a relative frequency deviation between output frequencies from at least three frequency standards and performs a majority decision comparison, and according to the result of the majority decision comparison, the plurality of frequency standards are compared. In a frequency clock device for selecting and outputting one of the output frequencies from the output device, at least one arbitrary output frequency of the above output frequencies is used as a reference, and between this reference and the other two output frequencies. It is characterized by comprising means for obtaining two relative frequency deviations and means for calculating the remaining one relative frequency deviation from the two relative frequency deviations and performing a majority comparison of the three relative frequency deviations in total.
【0008】[0008]
【実施例】以下、本発明を図示した実施例に基づいて説
明する。図1(a)は、本発明による周波数クロック装
置の一実施例を示す構成図である。The present invention will be described below based on the illustrated embodiments. FIG. 1A is a block diagram showing an embodiment of a frequency clock device according to the present invention.
【0009】図1(a)において、この周波数クロック
装置は、少数の周波数比較器を有効に使用する様にした
もので、3台の原子周波数標準器1a、1b、1cより
の出力周波数2a、2b、2cの内の2つの相対周波数
偏差データを測定する1台の周波数比較器14と、この
周波数比較器14から出力される2つの相対周波数偏差
データ15a、15bを処理して多数決比較を行い、そ
の多数決比較結果により3つの原子周波数標準器1a、
1b、1cの内の1台を選択指令する指令信号16を出
力する多数決演算器17と、その多数決演算器17より
の指令信号に従って出力周波数2a、2b、2cの内の
1つを出力する切替器18とから成っている。In FIG. 1 (a), this frequency clock device effectively uses a small number of frequency comparators, and the output frequency 2a from three atomic frequency standards 1a, 1b, 1c, One frequency comparator 14 that measures two relative frequency deviation data of 2b and 2c and two relative frequency deviation data 15a and 15b output from this frequency comparator 14 are processed to perform majority comparison. , 3 atomic frequency standards 1a according to the majority comparison result,
A majority arithmetic unit 17 for outputting a command signal 16 for selecting one of 1b and 1c, and a switch for outputting one of the output frequencies 2a, 2b, 2c in accordance with the command signal from the majority arithmetic unit 17. It consists of a vessel 18.
【0010】次に、本発明の要部である周波数比較器1
4および多数決演算器17について説明する。Next, the frequency comparator 1 which is the main part of the present invention
4 and the majority decision calculator 17 will be described.
【0011】前記周波数比較器14は、図1(b)に示
す如く、第1および第2の周波数合成器20、21、遍
倍器22、および第1および第2のミキサ23、24を
組み合わせた周波数差分拡大部と、第1および第2の周
波数カウンタ25、26と、遍倍器27とから成る。そ
して、原子周波数標準器1bの出力周波数2bを基準と
して、この基準に対して原子周波数標準器1aの出力周
波数2aとの相対周波数偏差を実測定し、その結果とし
て偏差データ15aを得、同時に、上記基準に対して原
子周波数標準器1cの出力周波数2cとの相対周波数偏
差を実測定し、その結果として偏差データ15bを得る
様になっている。As shown in FIG. 1B, the frequency comparator 14 is a combination of first and second frequency synthesizers 20 and 21, an invertor 22, and first and second mixers 23 and 24. And a frequency difference expanding unit, first and second frequency counters 25 and 26, and an doubling unit 27. Then, using the output frequency 2b of the atomic frequency standard 1b as a reference, the relative frequency deviation from the output frequency 2a of the atomic frequency standard 1a is actually measured with respect to this reference, and as a result deviation data 15a is obtained, and at the same time, The relative frequency deviation from the output frequency 2c of the atomic frequency standard 1c is actually measured with respect to the above reference, and as a result, deviation data 15b is obtained.
【0012】次に、前記多数決演算器17は、上記2つ
の偏差データ15a、15bから、上記周波数比較器1
4において測定されていない原子周波数標準器1aより
の出力周波数2aと原子周波数標準器1cよりの出力周
波数2cとの相対周波数偏差データ15cを演算し、測
定された2つの偏差データ15a、15bと演算された
1つの偏差データ15cの3つの偏差データをもとに多
数決論理を構成し、その論理結果を選択指令信号16と
して前記切替器18へ出力する様になっている。Next, the majority operator 17 uses the two deviation data 15a and 15b to determine the frequency comparator 1
The relative frequency deviation data 15c between the output frequency 2a from the atomic frequency standard 1a and the output frequency 2c from the atomic frequency standard 1c which are not measured in 4 is calculated, and the two measured deviations 15a and 15b are calculated. A majority logic is constructed based on the three deviation data of the one deviation data 15c thus generated, and the logic result is output to the switch 18 as a selection command signal 16.
【0013】なお、上記偏差データ15a、15bの実
測定は、上記原子周波数標準器1aよりの出力周波数2
aをf0 +△fa とし、上記原子周波数標準器1bより
の出力周波数2bをf0 +△fb とし、上記原子周波数
標準器1cよりの出力周波数2cをf0 +△fc とし、
ここで、fb を仮に確定した周波数として扱うと、上記
偏差データ15aは|△fa −△fb |→|△fa |と
なり、上記偏差データ15bは|△fb −△fc |→|
△fc |となる。そして、上記偏差データ15cの演算
は、|△fc −△fa |を計算することによって容易に
求められる。そして、上記偏差データ15a、15b、
15cの関係を具体的にグラフに示すと図2の様に6通
りの場合が考えられる。The deviation data 15a and 15b are actually measured by the output frequency 2 from the atomic frequency standard 1a.
a is f 0 + Δf a , the output frequency 2b from the atomic frequency standard 1b is f 0 + Δf b, and the output frequency 2c from the atomic frequency standard 1c is f 0 + Δf c ,
If f b is treated as a temporarily determined frequency, the deviation data 15a becomes | Δf a −Δf b | → | Δf a |, and the deviation data 15b becomes | Δf b −Δf c | → |
Δf c | The calculation of the deviation data 15c can be easily obtained by calculating | Δf c −Δf a |. Then, the deviation data 15a, 15b,
When the relationship of 15c is specifically shown in the graph, there are six possible cases as shown in FIG.
【0014】次に、図3を参照して上記実施例の変形例
について説明する。Next, a modification of the above embodiment will be described with reference to FIG.
【0015】この変形例は、図3に示す如く、前述した
1台の周波数比較器14の替りに、前記出力周波数2a
と出力周波数2bとの相対周波数偏差データ15aを求
める周波数比較器30a、および前記出力周波数2bと
出力周波数2cとの相対周波数偏差データ15bを求め
る周波数比較器30bを設けた構成となっており、他の
構成は前述した実施例と同様であるので説明を省略す
る。In this modification, as shown in FIG. 3, the output frequency 2a is used instead of the one frequency comparator 14 described above.
Is provided with a frequency comparator 30a for obtaining relative frequency deviation data 15a between the output frequency 2b and the output frequency 2b, and a frequency comparator 30b for obtaining relative frequency deviation data 15b between the output frequency 2b and the output frequency 2c. The configuration is the same as that of the above-described embodiment, and thus the description thereof is omitted.
【0016】[0016]
【発明の効果】本発明は、以上説明したように高価で複
雑な相対周波数偏差の周波数比較測定系を従来の1/2
〜1/3に削減し、多数決論理器に演算機能を付加する
ことで、周波数比較測定系を補うように構成したもので
あるから、原子周波数標準器を具えた周波数クロック装
置の構成を簡略化することができると共に、信頼性の向
上と低価格化を図ることができる。As described above, the present invention provides an expensive and complicated frequency comparison and measurement system for relative frequency deviation, which is half that of the conventional system.
It is configured to supplement the frequency comparison and measurement system by reducing the number to 1/3 and adding the arithmetic function to the majority logic unit, thus simplifying the configuration of the frequency clock device equipped with the atomic frequency standard device. It is possible to improve the reliability and reduce the price.
【図1】(a)及び(b)は本発明による周波数クロッ
ク装置の一実施例の構成図およびその周波数比較器の構
成図である。1A and 1B are a block diagram of an embodiment of a frequency clock device according to the present invention and a block diagram of a frequency comparator thereof.
【図2】図1に示す周波数クロック装置の実施例におけ
る偏差データ15a、15b、15cの関係を示すグラ
フである。FIG. 2 is a graph showing a relationship between deviation data 15a, 15b, 15c in the embodiment of the frequency clock device shown in FIG.
【図3】図1に示す周波数クロック装置の実施例の変形
例の構成図である。FIG. 3 is a configuration diagram of a modification of the embodiment of the frequency clock device shown in FIG.
【図4】(a)及び(b)は従来の周波数クロック装置
の構成図およびその周波数比較器の構成図である。4A and 4B are a block diagram of a conventional frequency clock device and a block diagram of a frequency comparator thereof.
1a、1b、1c………原子周波数標準器 2a、2b、2c………出力周波数 3a、3b、3c、14、30a、30b………周波数
比較器 4a、4b、4c、15a、15b………相対周波数偏
差データ 5………多数決論理器 6、16………選択指令信号 7、18………切替器 8………周波数出力 9、20、21………周波数合成器 10、23、24………ミキサ 11、25、26………周波数カウンタ 12a、12b、22、27………遍倍器1a, 1b, 1c ......... Atomic frequency standard 2a, 2b, 2c ... Output frequency 3a, 3b, 3c, 14, 30a, 30b ..... Frequency comparator 4a, 4b, 4c, 15a, 15b. … Relative frequency deviation data 5 …… .Majority logic device 6,16 ………… Selection command signal 7,18 ………… Switcher 8 ………… Frequency output 9,20,21 ………… Frequency synthesizer 10,23, 24 ... Mixer 11, 25, 26 ... Frequency counter 12a, 12b, 22, 27 ... Multiplier
Claims (2)
力周波数相互の相対周波数偏差を求めて多数決比較を行
い、その多数決比較の結果に従って上記3つの周波数標
準器よりの出力周波数の内の1つを選択して出力する周
波数クロック装置であって、上記出力周波数の内の少な
くとも1つの任意の出力周波数を基準とし、この基準と
他2つの出力周波数との間の2つの相対周波数偏差を求
める手段と、上記2つの相対周波数偏差から残り1つの
相対周波数偏差を演算し、合計3つの相対周波数偏差の
多数決比較を行う手段とを具備したことを特徴とする周
波数クロック装置。1. A relative majority deviation between output frequencies from at least three frequency standards is calculated and a majority comparison is performed, and one of the output frequencies from the three frequency standards is determined according to the result of the majority comparison. A frequency clock device for selecting and outputting, wherein means for determining two relative frequency deviations between at least one arbitrary output frequency among the above output frequencies as a reference and between the reference and the other two output frequencies is provided. And a means for calculating the remaining one relative frequency deviation from the two relative frequency deviations and performing a majority comparison of a total of three relative frequency deviations.
の出力周波数との間の2つの相対周波数偏差を求める手
段が、1台の周波数比較器から成ることを特徴とする請
求項1に記載の周波数クロック装置。2. The means for obtaining two relative frequency deviations between the reference of the arbitrary output frequency and the other two output frequencies comprises one frequency comparator. The described frequency clock device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5027369A JPH06224749A (en) | 1993-01-22 | 1993-01-22 | Frequency clock device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5027369A JPH06224749A (en) | 1993-01-22 | 1993-01-22 | Frequency clock device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06224749A true JPH06224749A (en) | 1994-08-12 |
Family
ID=12219142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5027369A Pending JPH06224749A (en) | 1993-01-22 | 1993-01-22 | Frequency clock device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06224749A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014158234A (en) * | 2013-02-18 | 2014-08-28 | Renesas Electronics Corp | Integrated circuit device |
-
1993
- 1993-01-22 JP JP5027369A patent/JPH06224749A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014158234A (en) * | 2013-02-18 | 2014-08-28 | Renesas Electronics Corp | Integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100237539B1 (en) | Frequency synthesizer | |
JPH02280415A (en) | Frequency converter | |
EP0792011B1 (en) | A digital phase detector | |
Kihara et al. | Digital clocks for synchronization and communications | |
JP3179527B2 (en) | Digital signal synthesis method and apparatus | |
JPS5920988B2 (en) | signal processing device | |
JPH06224749A (en) | Frequency clock device | |
KR100422114B1 (en) | Frequency dividing circuit, frequency dividing method and telephone terminal device incorporating the frequency dividing circuit | |
JP2000505547A (en) | Phase and frequency detector | |
JPH09163363A (en) | Phase locked loop for mpeg system | |
JPH07209351A (en) | Local oscillator for spectrum analyzer | |
JPH1198007A (en) | Frequency divider | |
JP2000252750A (en) | Numerically controlled oscillator | |
JPH01144818A (en) | Numerical value control type oscillation circuit | |
JPH08340250A (en) | Variable frequency divider | |
JPH0567969A (en) | Frequency synthesizer | |
EP1095283B1 (en) | Method for measuring the frequency of a sinusoidal signal | |
JP2541109B2 (en) | PLL system offset frequency synthesis circuit | |
JPS61151473A (en) | Digital phase difference detection circuit | |
JP2548357B2 (en) | Microcomputer | |
JPH07190786A (en) | Ring type resonance gyroscope | |
JPH06209216A (en) | Signal generator | |
JP2734287B2 (en) | Sampling clock information generation circuit | |
JPH1114773A (en) | Time interval measuring method and distance measuring device | |
JPH08313567A (en) | Signal period measuring instrument |