JPH06224367A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JPH06224367A
JPH06224367A JP50A JP869793A JPH06224367A JP H06224367 A JPH06224367 A JP H06224367A JP 50 A JP50 A JP 50A JP 869793 A JP869793 A JP 869793A JP H06224367 A JPH06224367 A JP H06224367A
Authority
JP
Japan
Prior art keywords
metal film
circuit
substrate
gap
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
Japanese (ja)
Inventor
Norihito Nakamura
憲仁 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP50A priority Critical patent/JPH06224367A/en
Publication of JPH06224367A publication Critical patent/JPH06224367A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To avoid reduction of impedance and maintain good absorption of an external surge voltage by forming the minimum gap between a first and a second metal films to be provided opposite the angled end part of one metal film. CONSTITUTION:An integrated circuit comprises an insulating substrate 12, a predetermined circuit including a first metal film 14 connected with an external wiring formed on this substrate 12 and a second metal film 15 of the ground potential and a resin provided on the substrate 12 to protect the predetermined circuit. The first metal film 14 and second metal film 15 are formed so that the angled end part 17 of at least one metal film 14 is provided opposite the other. Therefore, when an external surge voltage is applied to the first metal film 14, discharge occurs easily between the angled end portions 17, 18 of the first and second metal films 14, 15 and a discharge start voltage has a comparatively lower value. A greater part of the external surge voltage is absorbed by discharge between the angled end portions 17, 18.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、特に外部サージ電圧に
対する保護性能を向上させた集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit having improved protection performance against external surge voltage.

【0002】[0002]

【従来の技術】従来より知られているように、例えば車
載用のハイブリッド厚膜集積回路等のような集積回路に
おいては、その外部端子に点火装置からの点火火花など
のように10kV〜30kVの外部サージ電圧が加わ
り、これによって集積回路の回路素子が破壊される虞が
ある。このため、このような外部サージ電圧を含む外来
の過電圧から回路素子が保護されるように、容量の大き
なコンデンサやツェナーダイオードを外部端子に接続し
ていたが、集積回路の特性劣化やチップ面積の増大、コ
ストが高くなるなどの問題を有するものであった。
2. Description of the Related Art As is known in the art, in an integrated circuit such as a vehicle-mounted hybrid thick film integrated circuit, its external terminal has a voltage of 10 kV to 30 kV, such as an ignition spark from an ignition device. External surge voltage is applied, which may damage the circuit elements of the integrated circuit. Therefore, a large-capacity capacitor or Zener diode was connected to the external terminal so that the circuit element is protected from an external overvoltage including such an external surge voltage. There were problems such as increase and cost increase.

【0003】一方、外部端子である入出力端子には、外
部からのノイズが回路内部へ侵入するのを防止するた
め、バイパスコンデンサが端子と接地電位部分との間に
挿入される。そしてこのバイパスコンデンサは、端子に
加わる外部サージ電圧を、別部品を付加することなく吸
収させるようにするためには、大容量、高耐圧の性能を
有するバイパスコンデンサを用いなければならない。こ
のためバイパスコンデンサの形状は大きなものとなり、
集積回路のスペースファクタを低下させ、コストの増大
を招くことになってしまう。
On the other hand, a bypass capacitor is inserted between the input and output terminals, which are external terminals, between the terminal and the ground potential portion in order to prevent external noise from entering the circuit. In order to absorb the external surge voltage applied to the terminal without adding another component, the bypass capacitor must use a bypass capacitor having a large capacity and a high withstand voltage. Therefore, the shape of the bypass capacitor becomes large,
This will reduce the space factor of the integrated circuit and increase the cost.

【0004】このため、別部品を付加せずに回路素子の
保護するものとして特公昭61−39742号公報に示
されるものがある。以下、これについて図12およ図1
3を参照して説明する。図12は平面図であり、図13
は断面図である。
For this reason, there is one disclosed in Japanese Patent Publication No. 61-39742 which protects a circuit element without adding a separate component. Below, FIG. 12 and FIG.
This will be described with reference to FIG. 12 is a plan view and FIG.
Is a sectional view.

【0005】図において1は集積回路であり、2は外部
端子3を接続し基板4上に回路を構成する回路素子と接
続されるパッド部であり、5はパッド部2に対し所定間
隔、すなわちギャップ6をおいて対向する接地電位の金
属膜である。またギャップ6の部分には、パッド部2と
金属膜5を接続するように高抵抗膜7が設けられてい
る。そしてこのような基板4全体に対して、回路保護の
ために樹脂8が被覆されている。
In the figure, reference numeral 1 is an integrated circuit, 2 is a pad portion connected to the external terminals 3 and circuit elements constituting a circuit on the substrate 4, and 5 is a predetermined distance from the pad portion 2, that is, It is a metal film having a ground potential and facing each other with a gap 6 therebetween. A high resistance film 7 is provided in the gap 6 so as to connect the pad portion 2 and the metal film 5. A resin 8 is coated on the entire substrate 4 to protect the circuit.

【0006】このようなものでは外部サージ電圧が外部
端子3からパッド部2に加わると、ギャップ6の部分の
高抵抗膜7を介して接地電位の金属膜5にサージ電圧の
大部分が放電され、回路素子の保護がなされることにな
る。
In such a structure, when an external surge voltage is applied to the pad portion 2 from the external terminal 3, most of the surge voltage is discharged to the metal film 5 at the ground potential through the high resistance film 7 in the gap 6 portion. , Circuit elements will be protected.

【0007】しかしながら、上記の従来技術においては
外部サージ電圧を吸収するパッド部2と金属膜5間のギ
ャップ6の間隔が広いと、サージ電圧の吸収が十分に行
われない。またギャップ6の間隔が狭くなると比較的低
いサージ電圧の吸収も可能となり、内部回路の保護の点
からは良好な保護特性を有することになるが、パッド部
2と接地電位の金属膜5間のインピーダンスが低下する
ことになる。
However, in the above-mentioned conventional technique, if the gap 6 between the pad portion 2 absorbing the external surge voltage and the metal film 5 is wide, the surge voltage is not sufficiently absorbed. Further, when the gap 6 is narrowed, it is possible to absorb a relatively low surge voltage, which has good protection characteristics in terms of protection of the internal circuit, but between the pad portion 2 and the metal film 5 at the ground potential. The impedance will decrease.

【0008】例えばパッド部2と金属膜5の間隔が0.
4mmの場合、両者の間に200kΩのシート抵抗が設
けられていると、パッド部2と金属膜5のインピーダン
スは50kΩ〜60kΩとなり、最悪の場合でも30k
Ωのインピーダンスが確保できる。そして、このような
両者の間に20kVのサージ電圧を印加し、そのサージ
エネルギの吸収状況を100個のテストピースで確認し
たところ、サージ電圧が吸収されたのは20%に満たな
い状況であった。
For example, the distance between the pad portion 2 and the metal film 5 is 0.
In the case of 4 mm, if a sheet resistance of 200 kΩ is provided between them, the impedance of the pad portion 2 and the metal film 5 becomes 50 kΩ to 60 kΩ, and even in the worst case, it is 30 kΩ.
Ω impedance can be secured. Then, when a surge voltage of 20 kV was applied between both of them and the absorption state of the surge energy was confirmed by 100 test pieces, the surge voltage was absorbed to less than 20%. It was

【0009】これに対し、パッド部2と金属膜5の間隔
が0.3mmで、両者の間に200kΩのシート抵抗が
設けられている場合には、同様に20kVのサージ電圧
を両者間に印加し、そのサージエネルギの吸収状況を1
00個のテストピースで確認したところ、サージ電圧が
吸収される確率は99%の高率に達したもののインピー
ダンスが15kΩ程度に低下してしまい、内部回路の動
作に悪影響を及ぼしてしまう。
On the other hand, when the distance between the pad portion 2 and the metal film 5 is 0.3 mm and a sheet resistance of 200 kΩ is provided between them, a surge voltage of 20 kV is similarly applied between them. The surge energy absorption status 1
When confirmed with 00 test pieces, the probability that the surge voltage is absorbed reaches a high rate of 99%, but the impedance drops to about 15 kΩ, which adversely affects the operation of the internal circuit.

【0010】さらに外部端子となる入力端子に抵抗が挿
入された回路では、抵抗がプリントされたままの状態で
の抵抗値精度が±30%程度しか得られず、数%以内の
精度の値を得るため抵抗に切込みを入れトリミングして
所定の抵抗値を得るようにしている。そしてこのような
回路においては入力端子に外部サージ電圧が加わった場
合、電圧が比較的低いものであっても抵抗が焼損し回路
の動作が復帰しなくなる虞がある。
Further, in a circuit in which a resistor is inserted in an input terminal which is an external terminal, the resistance value accuracy in the state where the resistance is printed is only about ± 30%, and the accuracy value within several% is obtained. In order to obtain the resistance, a cut is made in the resistance and trimming is performed to obtain a predetermined resistance value. In such a circuit, when an external surge voltage is applied to the input terminal, even if the voltage is relatively low, the resistor may burn out and the operation of the circuit may not be restored.

【0011】それ故、このような点からも比較的低いサ
ージ電圧の吸収が確実に行われることが必要になってい
る。
From this point of view, therefore, it is necessary to reliably absorb a relatively low surge voltage.

【0012】[0012]

【発明が解決しようとする課題】上記のように、外部端
子に接続された導体部と所定間隙を持って対向する接地
電位の導体部との間に高抵抗膜を設けて接続し、高抵抗
膜を介して外部サージを放電させているが、両導体部の
間隙寸法を小さくするとインピーダンスの低下を招き、
間隙を広くすると外部サージ電圧の吸収性能が低下して
しまう。このような状況に鑑みて本発明はなされたもの
で、その目的とするところは別部品の付加によるコスト
上昇やスペースファクタを低下させる等のことがなく、
インピーダンスの低下を招ねかず、しかも外部サージ電
圧の吸収が良好になし得る集積回路を提供することにあ
る。
As described above, a high resistance film is provided between the conductor portion connected to the external terminal and the conductor portion of the ground potential, which is opposed to the conductor portion with a predetermined gap, to connect the conductor portion with a high resistance. Although an external surge is discharged through the film, reducing the gap size between both conductors causes a drop in impedance,
If the gap is widened, the absorption performance of the external surge voltage will deteriorate. The present invention has been made in view of such a situation, and the purpose thereof is not to reduce cost or space factor due to addition of another component,
An object of the present invention is to provide an integrated circuit which does not cause a decrease in impedance and which can favorably absorb an external surge voltage.

【0013】[0013]

【課題を解決するための手段】本発明の集積回路は、絶
縁基板と、この基板上に構成された外部配線と接続され
る第1の金属膜と接地電位の第2の金属膜とを有する所
定の回路と、この回路を保護するように基板上に設けら
れた樹脂とを備えた集積回路において、第1の金属膜と
第2の金属膜とは、これら金属膜間の最小間隙部が少な
くとも一方の金属膜の角尖端部位を対向させるようにし
て形成されているものであることを特徴とするものであ
り、また、絶縁基板と、この基板上に構成された外部配
線と接続される第1の金属膜と接地電位の第2の金属膜
とを有する所定の回路と、この回路を保護するように基
板上に設けられた樹脂とを備えた集積回路において、第
1の金属膜と第2の金属膜とは、これら金属膜間の最小
間隙部が少なくとも一方の金属膜の角尖端部位を対向さ
せるようにして形成されており、且つ最小間隙部に第1
及び第2の金属膜を接続するよう両金属膜間に高抵抗の
膜が設けられていることを特徴とするものであり、さら
に、絶縁基板と、この基板上に構成された外部配線と接
続される第1の金属膜と接地電位の第2の金属膜とを有
する所定の回路と、この回路の第1の金属膜と第2の金
属膜との間に挿入されたコンデンサと、回路を保護する
ように基板上に設けられた樹脂とを備えた集積回路にお
いて、コンデンサが、該コンデンサの第1の金属膜と第
2の金属膜とに接続される両端部外面に設けられた電極
の少なくとも一部に、外部サージ電圧に対する回路の保
護用放電ギャップとなる狭間隔部を有するものであるこ
とを特徴とするものである。
An integrated circuit according to the present invention has an insulating substrate, a first metal film connected to an external wiring formed on the substrate, and a second metal film having a ground potential. In an integrated circuit including a predetermined circuit and a resin provided on a substrate so as to protect the circuit, the first metal film and the second metal film have a minimum gap between the metal films. It is characterized in that it is formed so that the corner point portions of at least one metal film are opposed to each other, and is connected to an insulating substrate and external wiring formed on this substrate. In an integrated circuit including a predetermined circuit having a first metal film and a second metal film having a ground potential, and a resin provided on a substrate so as to protect the circuit, the first metal film is The second metal film means that the minimum gap between these metal films is small. The angular tip portion of one of a metal film is formed so as to be opposed, and a first minimized gap
And a high-resistance film is provided between the two metal films so as to connect the second metal film, and further, the insulating substrate and the external wiring formed on the substrate are connected. A predetermined circuit having a first metal film and a second metal film having a ground potential, a capacitor inserted between the first metal film and the second metal film of the circuit, and the circuit. In an integrated circuit provided with a resin provided on a substrate so as to protect, a capacitor is provided with an electrode provided on an outer surface of both end portions connected to the first metal film and the second metal film of the capacitor. It is characterized in that at least a part thereof has a narrow interval portion which becomes a discharge gap for protecting the circuit against an external surge voltage.

【0014】[0014]

【作用】上記のように構成された集積回路は、外部配線
と接続される第1の金属膜と接地電位の第2の金属膜と
は、これら金属膜間の最小間隙部が少なくとも一方の金
属膜の角尖端部位を対向させるようにして形成されてい
る構成としたことにより、外部サージ電圧が第1の金属
膜に加わった場合、第1及び第2の金属膜の角尖端部位
の間において放電が開始しやすく、放電開始電圧も比較
的低い値をとる。そして外部サージ電圧の大部分が角尖
端部位間の放電によって吸収される。さらに両金属膜が
最小間隙をもって対向する部分が少ないため両金属膜間
のインピーダンスが大きなものとなる。
In the integrated circuit configured as described above, the first metal film connected to the external wiring and the second metal film having the ground potential have the minimum gap between the metal films of at least one metal. When the external surge voltage is applied to the first metal film by the configuration in which the apex portions of the film are made to face each other, between the apex portions of the first and second metal films, Discharge is easy to start, and the discharge start voltage has a relatively low value. Then, most of the external surge voltage is absorbed by the discharge between the apex portions. Furthermore, since there are few portions where both metal films face each other with a minimum gap, the impedance between both metal films becomes large.

【0015】また、外部配線と接続される第1の金属膜
と接地電位の第2の金属膜との間に挿入されたコンデン
サが、該コンデンサの第1の金属膜と第2の金属膜とに
接続される両端部外面に設けられた電極の少なくとも一
部に、外部サージ電圧に対する内部回路の保護用放電ギ
ャップとなる狭間隔部を有する構成としたことにより、
外部サージ電圧が第1の金属膜に加わった場合、コンデ
ンサの両端部外面に設けられた電極の狭間隔部において
放電が開始され、外部サージ電圧の大部分が電極の狭間
隔部での放電によって吸収される。
Further, the capacitor inserted between the first metal film connected to the external wiring and the second metal film at the ground potential is the first metal film and the second metal film of the capacitor. By having a configuration in which at least a part of the electrodes provided on the outer surfaces of both end portions connected to is provided with a narrow gap portion that serves as a discharge gap for protection of the internal circuit against an external surge voltage,
When an external surge voltage is applied to the first metal film, discharge is started in the narrow gaps of the electrodes provided on the outer surfaces of both ends of the capacitor, and most of the external surge voltage is generated by the discharge in the narrow gaps of the electrodes. Be absorbed.

【0016】このため、別部品の付加によるコスト上昇
やスペースファクタを低下させる等がなく、インピーダ
ンスの低下を招ねかず、しかも外部サージ電圧の吸収が
良好になし得る。
Therefore, there is no increase in cost or reduction in space factor due to the addition of another component, no decrease in impedance is caused, and the external surge voltage can be absorbed well.

【0017】[0017]

【実施例】以下、本発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】先ず第1の実施例を図1乃至図5により説
明する。図1は要部の平面図であり、図2は図1におけ
るA−A矢方向視の断面図であり、図3はサージ保護率
の特性図であり、図4はインピーダンスの特性図であ
り、図5は変形例の要部の平面図である。
First, a first embodiment will be described with reference to FIGS. 1 is a plan view of a main part, FIG. 2 is a sectional view taken along the line AA in FIG. 1, FIG. 3 is a characteristic diagram of a surge protection rate, and FIG. 4 is a characteristic diagram of impedance. 5 is a plan view of a main part of the modified example.

【0019】図1及び図2において集積回路11は、例
えばAl2 3 のようなセラミックスの絶縁材料で形成
された基板12の上面に、Ag−Pt、あるいはAg−
Pdの導電ペーストによって所定の回路パターンがプリ
ントされ、回路素子が接続される等して構成されてい
る。そしてプリントされた回路パターンには、外部端子
13が接続される帯状の第1の金属膜14と、同じく帯
状の接地電位の第2の金属膜15が設けられている。
In FIGS. 1 and 2, the integrated circuit 11 has Ag-Pt or Ag-Pt on the upper surface of a substrate 12 formed of a ceramic insulating material such as Al 2 O 3.
A predetermined circuit pattern is printed with a conductive paste of Pd, and circuit elements are connected, for example. The printed circuit pattern is provided with a strip-shaped first metal film 14 to which the external terminals 13 are connected and a strip-shaped second metal film 15 having the same ground potential.

【0020】これらの第1の金属膜14と第2の金属膜
15とは、それぞれの終端部分での配設方向が平行な方
向であると共に、両者の最小間隙部、すなわちギャップ
16が両金属膜14,15の終端部分の直角な角部位1
7,18を対向させることによって形成されるように設
けられている。なおギャップ16の寸法は0.3mm〜
0.5mm程度の範囲の中で選ばれた所定の寸法に設定
されている。
The first metal film 14 and the second metal film 15 are arranged such that their end portions are parallel to each other, and the minimum gap between them, that is, the gap 16 is equal to that of both metals. Right-angled corner portion 1 at the end of the membranes 14 and 15
It is provided so as to face each other. The size of the gap 16 is 0.3 mm
It is set to a predetermined size selected within a range of about 0.5 mm.

【0021】またギャップ16の部分には、第1及び第
2の金属膜14,15の終端部分の間に100kΩ以
上、例えば200kΩのシート抵抗を基板12の上面に
形成するよう高抵抗膜19が設けられ、この高抵抗膜1
9によって両角部位17,18の間が接続される。
A high resistance film 19 is formed in the gap 16 so as to form a sheet resistance of 100 kΩ or more, for example, 200 kΩ between the end portions of the first and second metal films 14 and 15 on the upper surface of the substrate 12. This high resistance film 1 is provided
9 connects the both corner portions 17 and 18.

【0022】そして基板12が図示しないケース内に納
められ、基板12全体に対して耐湿性対策等のために絶
縁耐圧の高いシリコンゲル等の樹脂20によって被覆さ
れて、集積回路11は形成される。
Then, the substrate 12 is housed in a case (not shown), and the entire substrate 12 is covered with a resin 20 such as silicon gel having a high withstand voltage for measures against moisture resistance or the like to form the integrated circuit 11. .

【0023】このように構成された本実施例によれば、
外部端子13に外部サージ電圧が加わり、第1の金属膜
14の電位が上昇すると、ギャップ16を間に設けて接
地電位の第2の金属膜15の角部位18に対向する第1
の金属膜14の角部位17での電位傾度が大きくなり、
最小間隙部を形成している両角部位17,18間の高抵
抗膜19を通じてサージ電圧の大部分の放電が行われ
る。このようにして内部回路及び回路素子が外部サージ
電圧から保護される。
According to the present embodiment configured as described above,
When an external surge voltage is applied to the external terminal 13 and the potential of the first metal film 14 rises, the gap 16 is provided between the first metal film 14 and the first metal film 15 facing the corner portion 18 of the second metal film 15 at the ground potential.
The potential gradient at the corner portion 17 of the metal film 14 becomes large,
Most of the surge voltage is discharged through the high resistance film 19 between the both corner portions 17 and 18 forming the minimum gap portion. In this way, the internal circuit and circuit elements are protected from external surge voltage.

【0024】そして、このギャップ16でのサージエネ
ルギの吸収状況についてギャップ寸法を0.3mm、
0.4mm、0.5mmと変え、それぞれ100個のテ
ストピースで確認したところ、横軸にギャップ寸法を取
り、縦軸にサージ保護率を取って図3に実線で示すよう
に80%〜100%の非常に高いサージ保護率が得られ
た。なお破線は従来技術による結果で、0.3mmのギ
ャップ寸法では100%に近いサージ保護率が得られる
ものの、0.4mm、0.5mmでは非常に低い値とな
ってしまう。
Regarding the state of absorption of surge energy in the gap 16, the gap size is 0.3 mm,
It was changed to 0.4 mm and 0.5 mm, respectively, and confirmed by 100 test pieces. As a result, the horizontal axis shows the gap size and the vertical axis shows the surge protection rate, and as shown by the solid line in FIG. A very high surge protection rate of% was obtained. The broken line is the result of the conventional technique. A surge protection rate close to 100% can be obtained with a gap size of 0.3 mm, but a very low value is obtained with 0.4 mm and 0.5 mm.

【0025】また同時に第1の金属膜14と接地電位の
第2の金属膜15との間のインピーダンスについて測定
したところ、横軸にギャップ寸法を取り、縦軸にインピ
ーダンスを取って図4に実線で示すように0.3mmの
ギャップ寸法でも60kΩと高いインピーダンスの値が
得られた。これに対し、破線で示す従来技術による結果
によれば、0.3mmのギャップ寸法では15kΩと低
い値である。
At the same time, the impedance between the first metal film 14 and the second metal film 15 at the ground potential was measured. The horizontal axis represents the gap size and the vertical axis represents the impedance. As shown in, even with a gap size of 0.3 mm, a high impedance value of 60 kΩ was obtained. On the other hand, according to the result of the conventional technique indicated by the broken line, the gap size of 0.3 mm is as low as 15 kΩ.

【0026】以上の通り、本実施例によれば第1の金属
膜14と第2の金属膜15との間のインピーダンスは、
ギャップ寸法が0.5mmと広い場合には120kΩ以
上の非常に高いものである。また、ギャップ寸法が0.
3mmの狭い場合でもインピーダンスは60kΩと十分
に高い値が確保できるものであり、この時のサージエネ
ルギの吸収状況については、サージ保護率で示すように
高い水準で吸収する。
As described above, according to this embodiment, the impedance between the first metal film 14 and the second metal film 15 is
When the gap size is as wide as 0.5 mm, it is very high, 120 kΩ or more. In addition, the gap size is 0.
Even when the width is as narrow as 3 mm, a sufficiently high impedance of 60 kΩ can be secured, and the surge energy absorption at this time is absorbed at a high level as indicated by the surge protection rate.

【0027】このため、より低い外部サージ電圧が加わ
った場合においても、従来に比べてより良好なサージ電
圧の吸収を行うことができ、例えば外部端子に抵抗が挿
入された回路で抵抗がトリミングされていても、第1の
金属膜14と第2の金属膜15との間で確実にサージ電
圧を吸収する放電が起こり、抵抗が焼損してしまうなど
の虞が少なくなる。
Therefore, even when a lower external surge voltage is applied, the surge voltage can be absorbed better than in the conventional case. For example, the resistor is trimmed in the circuit in which the resistor is inserted in the external terminal. However, there is less risk that the discharge that reliably absorbs the surge voltage occurs between the first metal film 14 and the second metal film 15 and the resistance is burned.

【0028】さらに、外部端子13にコンデンサやツェ
ナーダイオードなどの別部品を付加しないでも、十分な
サージエネルギの吸収が行えるので、別部品の付加によ
るコスト上昇やスペースファクタの低下を招く等のこと
がない。
Further, since surge energy can be sufficiently absorbed without adding a separate component such as a capacitor or a Zener diode to the external terminal 13, the addition of the separate component may cause an increase in cost and a reduction in space factor. Absent.

【0029】なおギャップ16部分に高抵抗膜19が設
けられ、これによって両角部位17,18の間が接続さ
れているが、高抵抗膜19に替えてギャップ16部分に
樹脂20よりも絶縁耐圧の低い絶縁膜を設けたり、ある
いは樹脂20のみとするなど回路動作への影響や吸収す
る外部サージ電圧のレベル等を考慮して適宜選定するよ
うにしてもよい。
Although the high resistance film 19 is provided in the gap 16 and the two corner portions 17 and 18 are connected to each other by the high resistance film 19, instead of the high resistance film 19, the gap 16 has a higher withstand voltage than the resin 20. A low insulating film may be provided, or only the resin 20 may be provided, and the selection may be appropriately made in consideration of the influence on the circuit operation and the level of the external surge voltage to be absorbed.

【0030】また、図5は第1の実施例の変形例の要部
の平面図であって、集積回路21の外部端子13が設け
られる第1の金属膜22と接地電位の第2の金属膜23
とは、それぞれ帯状に形成されその終端部分が配設方向
の延長上で直角に交わるように設けられたもので、それ
ぞれの終端部分の直角な角部位24,25を対向させ、
両角部位24,25の間に最小間隙部であるギャップ1
6が形成されている。そしてギャップ16の部分には、
両金属膜22,23の終端部分の間を接続するように高
抵抗膜19が設けられている。
FIG. 5 is a plan view of an essential part of a modified example of the first embodiment, in which the first metal film 22 on which the external terminals 13 of the integrated circuit 21 are provided and the second metal of the ground potential. Membrane 23
Means that each is formed in a strip shape and its end portions are provided so as to intersect at right angles on the extension of the arrangement direction, and the right angle corner portions 24 and 25 of the respective end portions are opposed to each other.
Gap 1 which is the minimum gap between both corners 24 and 25
6 is formed. And in the part of the gap 16,
A high resistance film 19 is provided so as to connect between the end portions of both metal films 22 and 23.

【0031】このように構成された集積回路21におい
ても第1の実施例と同様の作用・効果が得られることに
なる。
Even in the integrated circuit 21 thus constructed, the same operation and effect as those of the first embodiment can be obtained.

【0032】次に第2の実施例を図6及び図7により説
明する。図6は要部の平面図であり、図7は変形例の要
部の平面図である。
Next, a second embodiment will be described with reference to FIGS. 6 and 7. FIG. 6 is a plan view of a main part, and FIG. 7 is a plan view of a main part of a modified example.

【0033】図6において集積回路26は、基板12の
上面に導電ペーストによって所定の回路パターンがプリ
ントされ、回路素子が接続される等して構成されてい
る。そしてプリントされた回路パターンには、外部端子
13が接続される帯状の第1の金属膜27と、同じく帯
状の接地電位の第2の金属膜28が設けられている。
In FIG. 6, the integrated circuit 26 is formed by printing a predetermined circuit pattern on the upper surface of the substrate 12 with a conductive paste and connecting circuit elements. The printed circuit pattern is provided with a strip-shaped first metal film 27 to which the external terminals 13 are connected and a strip-shaped second metal film 28 having the same ground potential.

【0034】これらの第1の金属膜27と第2の金属膜
28は、それぞれの終端部分が同一線上で向かい合うよ
うに配設されていると共に、終端部分の片側が切り取ら
れるようにして終端に鋭角の尖端部位29,30が形成
されている。そして両金属膜27,28の最小間隙部、
すなわちギャップ16は終端部分の鋭角の尖端部位2
9,30を対向させるようにして形成され、ギャップ1
6の寸法は0.3mm〜0.5mm程度の範囲の中で選
ばれた所定の寸法に設定されている。
The first metal film 27 and the second metal film 28 are arranged such that their respective end portions face each other on the same line, and one end portion of each end portion is cut off so as to reach the end portion. Acute-angled tip portions 29 and 30 are formed. And the minimum gap between both metal films 27, 28,
That is, the gap 16 is a sharp end portion 2 of the end portion.
The gap 1 is formed by making 9 and 30 face each other.
The size of 6 is set to a predetermined size selected within the range of about 0.3 mm to 0.5 mm.

【0035】またギャップ16の部分には、第1及び第
2の金属膜27,28の終端部分の間に100kΩ以
上、例えば200kΩのシート抵抗を基板12の上面に
形成するよう高抵抗膜19が設けられ、この高抵抗膜1
9によって両尖端部位29,30の間が接続される。
A high resistance film 19 is formed in the gap 16 so as to form a sheet resistance of 100 kΩ or more, for example, 200 kΩ on the upper surface of the substrate 12 between the end portions of the first and second metal films 27 and 28. This high resistance film 1 is provided
9 connects between the two tip portions 29, 30.

【0036】そして基板12が図示しないケース内に納
められ、基板12全体に対して耐湿性対策等のために絶
縁耐圧の高いシリコンゲル等の樹脂によって被覆され
て、集積回路26は形成される。
The substrate 12 is housed in a case (not shown), and the entire substrate 12 is covered with a resin such as silicon gel having a high withstand voltage for measures against moisture resistance or the like to form the integrated circuit 26.

【0037】このように構成された本実施例によれば、
外部サージ電圧が外部端子13に加わった場合、最小間
隙を形成しているギャップ16の対向する尖端部位2
9,30の間で、高抵抗膜19を通じてサージ電圧の大
部分の放電が行われる。これによって内部回路及び回路
素子が外部サージ電圧から保護される。
According to the present embodiment configured as described above,
When an external surge voltage is applied to the external terminal 13, the opposite tip portions 2 of the gap 16 forming the minimum gap
Most of the surge voltage is discharged through the high resistance film 19 between 9 and 30. This protects the internal circuits and circuit elements from external surge voltages.

【0038】そして本実施例においては、尖端部位2
9,30をもって対向する第1及び第2の金属膜27,
28の終端部分が配設方向を同一の方向としているた
め、隣接する他の配線部と同様の配設ピッチで形成する
ことができ、余分なスペースを設ける必要もなく、また
第1の実施例と同様の作用・効果が得られる。
In this embodiment, the tip portion 2
First and second metal films 27 facing each other with 9, 30
Since the terminating portions of 28 have the same arranging direction, they can be formed with the same arranging pitch as the other adjacent wiring portions, and it is not necessary to provide an extra space, and the first embodiment is also possible. The same action and effect as can be obtained.

【0039】なお図7は第2の実施例の変形例の要部の
平面図であって、集積回路31の外部端子13が設けら
れる第1の金属膜32と接地電位の第2の金属膜33と
は、それぞれ帯状に形成されその終端部分が同一線上で
向かい合うように配設されていると共に、終端部分の両
側が切り取られるようにして終端に尖端部位34,35
が形成されている。そして両金属膜32,33の最小間
隙部、すなわちギャップ16は終端部分の尖端部位3
4,35を対向させるようにして形成されている。そし
てギャップ16の部分には、両金属膜22,23の終端
部分の間を接続するように高抵抗膜19が設けられてい
る。
FIG. 7 is a plan view of an essential part of a modified example of the second embodiment, in which the first metal film 32 provided with the external terminal 13 of the integrated circuit 31 and the second metal film at the ground potential. 33 is formed in a strip shape, and the end portions thereof are arranged so as to face each other on the same line, and both end portions of the end portions are cut off so that the end portions 34, 35 are provided at the end portions.
Are formed. The minimum gap between the metal films 32 and 33, that is, the gap 16 is the tip end portion 3 of the end portion.
It is formed so that 4, 35 face each other. A high resistance film 19 is provided in the gap 16 so as to connect between the end portions of the metal films 22 and 23.

【0040】このように構成された集積回路31におい
ても第2の実施例と同様の作用・効果が得られることに
なる。
Even in the integrated circuit 31 thus constructed, the same operation and effect as those of the second embodiment can be obtained.

【0041】次に第3の実施例を図8乃至図10により
説明する。図8は要部の断面図であり、図9はコンデン
サの斜視図であり、図10は変形例のコンデンサの斜視
図である。
Next, a third embodiment will be described with reference to FIGS. 8 is a cross-sectional view of a main part, FIG. 9 is a perspective view of a capacitor, and FIG. 10 is a perspective view of a modified capacitor.

【0042】図8及び図9において集積回路36は、基
板12の上面に導電ペーストによって所定の回路パター
ンがプリントされ、回路素子が接続される等して構成さ
れている。このプリントされた回路パターンには、外部
端子37が接続されると共に内部回路が接続される第1
の金属膜38と、接地電位の第2の金属膜39が設けら
れている。そして第1の金属膜38と第2の金属膜39
の間には、ノイズ信号をバイパスさせるためのバイパス
コンデンサ40が接続されている。
In FIGS. 8 and 9, the integrated circuit 36 is formed by printing a predetermined circuit pattern on the upper surface of the substrate 12 with a conductive paste and connecting circuit elements. The printed circuit pattern is connected to an external terminal 37 and an internal circuit.
A metal film 38 and a second metal film 39 having a ground potential. Then, the first metal film 38 and the second metal film 39
A bypass capacitor 40 for bypassing the noise signal is connected between the two.

【0043】バイパスコンデンサ40は形状が直方体の
積層セラミックコンデンサで、そのコンデンサ本体41
にはその内部に交互に積層された極板が導通する電極4
2,43が、基板12に表面実装を可能とするようコン
デンサ本体41の相対する両端部の外面に、Ag−Pt
の導電ペーストをディッピング等することによって形成
されている。
The bypass capacitor 40 is a monolithic ceramic capacitor having a rectangular parallelepiped shape and its capacitor body 41.
Is an electrode 4 in which the electrode plates alternately laminated inside are conductive.
2, 43 are Ag-Pt on the outer surfaces of the opposite ends of the capacitor body 41 so as to enable surface mounting on the substrate 12.
The conductive paste is formed by dipping or the like.

【0044】またコンデンサ本体41の少なくとも1つ
の表面の電極42,43には、その一部を相対する電極
方向に突出させ互いの先端部分でギャップ44を形成す
る凸部45,46が設けられている。なおギャップ44
の寸法は所定の電圧で放電するよう0.3mm〜0.5
mm程度の範囲の中で選ばれた所定の寸法に設定されて
いる。
Further, the electrodes 42, 43 on at least one surface of the capacitor body 41 are provided with projections 45, 46 which partially project in the opposite electrode direction and form a gap 44 at the tips of the electrodes. There is. Note that the gap 44
The size of 0.3mm ~ 0.5 so that it discharges at a predetermined voltage
It is set to a predetermined size selected within a range of about mm.

【0045】そして基板12が図示しないケース内に納
められ、基板12全体に対して耐湿性対策等のために絶
縁耐圧の高いシリコンゲル等の樹脂20によって被覆さ
れて、集積回路36は形成される。
Then, the substrate 12 is housed in a case (not shown), and the entire substrate 12 is covered with a resin 20 such as silicon gel having a high withstand voltage for measures against moisture resistance and the like, whereby the integrated circuit 36 is formed. .

【0046】このように構成された本実施例によれば、
外部端子37に加わる信号のうちノイズ信号はバイパス
コンデンサ40によって接地電位の第2の金属膜39に
バイパスされ、所要とする信号が第1の金属膜38を通
じて内部回路に伝達される。
According to the present embodiment configured as described above,
Of the signals applied to the external terminal 37, the noise signal is bypassed to the second metal film 39 at the ground potential by the bypass capacitor 40, and the required signal is transmitted to the internal circuit through the first metal film 38.

【0047】また外部端子37に外部サージ電圧が加わ
り第1の金属膜38の電位が上昇すると、コンデンサ本
体41の表面に設けられた電極42の凸部45の電位も
上昇する。そして電極42の凸部45とギャップ44を
間に設けて対向する接地電位の電極43の凸部46との
電位傾度が大きくなり、ギャップ44で樹脂20を通じ
てのサージ電圧の大部分の放電が行われる。このように
してバイパスコンデンサ40及び内部回路が外部サージ
電圧から保護される。
When an external surge voltage is applied to the external terminal 37 and the potential of the first metal film 38 rises, the potential of the convex portion 45 of the electrode 42 provided on the surface of the capacitor body 41 also rises. Then, the potential gradient between the convex portion 45 of the electrode 42 and the convex portion 46 of the electrode 43 at the ground potential, which is opposed with the gap 44 provided therebetween, becomes large, and most of the surge voltage through the resin 20 is discharged in the gap 44. Be seen. In this way, the bypass capacitor 40 and the internal circuit are protected from the external surge voltage.

【0048】以上の通り、本実施例によればバイパスコ
ンデンサ40のコンデンサ本体41の外表面に設けられ
た電極42,43の凸部45,46間のギャップ44で
の放電によって外部サージ電圧の吸収が行われる。この
ため、バイパスコンデンサ40に大容量、高耐圧の性能
を有し形状が大きく高価格のコンデンサを用いる必要も
ない。
As described above, according to this embodiment, the external surge voltage is absorbed by the discharge in the gap 44 between the convex portions 45 and 46 of the electrodes 42 and 43 provided on the outer surface of the capacitor body 41 of the bypass capacitor 40. Is done. Therefore, it is not necessary to use, as the bypass capacitor 40, a capacitor having a large capacity and a high withstand voltage and having a large shape and a high price.

【0049】そして、バイパスコンデンサ40を基板1
2に表面実装する際にも、広い面積、あるいは大きな容
積を占めるものではないので小形にまとめることがで
き、また外部端子37にツェナーダイオードなどの別部
品を付加しないでも、十分なサージエネルギの吸収が行
えるので、別部品の付加によるコスト上昇やスペースフ
ァクタの低下を招く等のことがない。
Then, the bypass capacitor 40 is connected to the substrate 1
Even when it is surface-mounted on No. 2, it does not occupy a large area or a large volume, so it can be integrated into a small size, and sufficient surge energy can be absorbed without adding a separate part such as a Zener diode to the external terminal 37 Therefore, the cost increase and the space factor decrease due to the addition of other parts are not caused.

【0050】なおギャップ44部分には基板12を被覆
する樹脂20が設けられているが、回路動作に支障を来
さない範囲でギャップ44部分に樹脂20より絶縁耐圧
の低い絶縁膜を設けたり、あるいは高抵抗膜を設けるよ
うにしてもよい。
The resin 20 covering the substrate 12 is provided in the gap 44 portion. However, an insulating film having a lower withstand voltage than the resin 20 is provided in the gap 44 portion within a range that does not hinder the circuit operation. Alternatively, a high resistance film may be provided.

【0051】また図10は第3の実施例の変形例のコン
デンサの斜視図であって、本変形例はコンデンサを除き
第3の実施例と同様に構成され、以下異なる点について
説明する。
FIG. 10 is a perspective view of a capacitor of a modification of the third embodiment. This modification has the same configuration as that of the third embodiment except for the capacitor, and the different points will be described below.

【0052】図10において、バイパスコンデンサ47
は形状が直方体の積層セラミックコンデンサで、そのコ
ンデンサ本体48の相対する両端部の外面には電極4
9,50が、基板に表面実装を可能とするように導電ペ
ーストをディッピング等することによって形成されてい
る。そしてコンデンサ本体48の少なくとも1つの表面
の電極49,50には、その一部を相対する電極方向に
突出させるようにして凸部51,52が設けられてい
る。
In FIG. 10, the bypass capacitor 47
Is a rectangular parallelepiped monolithic ceramic capacitor, and the electrodes 4 are formed on the outer surfaces of the opposite ends of the capacitor body 48.
9, 50 are formed by dipping a conductive paste or the like so as to enable surface mounting on the substrate. The electrodes 49, 50 on at least one surface of the capacitor body 48 are provided with projections 51, 52 such that a part of the electrodes 49, 50 project in the direction of the opposing electrodes.

【0053】これらの凸部51,52は先端部分の直角
な角部位53,54が対向しギャップ55を形成する。
なおギャップ55の寸法は所定の電圧で放電するよう
0.3mm〜0.5mm程度の範囲の中で選ばれた所定
の寸法に設定されている。
These convex portions 51, 52 are formed with a gap 55 by facing right angled corner portions 53, 54 of the tip portions.
The size of the gap 55 is set to a predetermined size selected within a range of about 0.3 mm to 0.5 mm so as to discharge at a predetermined voltage.

【0054】このように構成され、角部位53,54が
対向してギャップ55を形成するので、ギャップ55の
放電性が向上したものとなると共に第3の実施例と同様
の作用・効果が得られる。
With this structure, the corner portions 53 and 54 face each other to form the gap 55, so that the discharge property of the gap 55 is improved and the same action and effect as those of the third embodiment are obtained. To be

【0055】次に第4の実施例を図11により説明す
る。図11はコンデンサの斜視図であって、本実施例は
コンデンサを除き第3の実施例と同様に構成され、以下
異なる点について説明する。
Next, a fourth embodiment will be described with reference to FIG. FIG. 11 is a perspective view of a capacitor, and this embodiment has the same structure as the third embodiment except for the capacitor, and the different points will be described below.

【0056】図11において、バイパスコンデンサ56
は形状が直方体の積層セラミックコンデンサで、そのコ
ンデンサ本体57の相対する両端部の外面には電極5
8,59が、基板に表面実装を可能とするように導電ペ
ーストをディッピング等することによって形成されてい
る。
In FIG. 11, the bypass capacitor 56
Is a monolithic ceramic capacitor having a rectangular parallelepiped shape, and electrodes 5 are provided on the outer surfaces of the opposite ends of the capacitor body 57.
8, 59 are formed by dipping a conductive paste or the like so as to enable surface mounting on the substrate.

【0057】これらの電極58,59は、コンデンサ本
体55の外面の長い範囲、例えば全周に亘って端部が対
向して同一のギャップ60を形成する。なおギャップ6
0の寸法は所定の電圧で放電するよう0.3mm〜0.
5mm程度の範囲の中で選ばれた所定の寸法に設定され
ている。
These electrodes 58 and 59 have the same gap 60 with their ends facing each other over a long range of the outer surface of the capacitor body 55, for example, over the entire circumference. Note that the gap 6
The size of 0 is 0.3 mm to 0.
It is set to a predetermined size selected within a range of about 5 mm.

【0058】このように構成されているので、本実施例
ではコンデンサ本体57の形状が非常に小さなものにお
いても、外部サージ電圧に対する放電ギャップを形成す
るに際し複雑な電極パターンを形成しなくてもよく、加
工が簡単なものとなり、また第3の実施例と同様の作用
・効果が得られる。
With this structure, in this embodiment, even if the shape of the capacitor body 57 is very small, it is not necessary to form a complicated electrode pattern when forming the discharge gap against the external surge voltage. The processing is simple, and the same action and effect as the third embodiment can be obtained.

【0059】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
The present invention is not limited to the above-described embodiments, but can be implemented with appropriate modifications within the scope of the invention.

【0060】[0060]

【発明の効果】以上の説明から明らかなように本発明
は、別部品の付加によるコスト上昇やスペースファクタ
を低下させる等のことがなく、インピーダンスの低下を
招ねかず、しかも外部サージ電圧の吸収が良好になし得
る等の効果が得られる。
As is apparent from the above description, the present invention does not cause a cost increase or a space factor decrease due to the addition of another component, does not cause a decrease in impedance, and absorbs an external surge voltage. It is possible to obtain an effect such as good effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す要部の平面図であ
る。
FIG. 1 is a plan view of an essential part showing a first embodiment of the present invention.

【図2】図1におけるA−A矢方向視の断面図である。FIG. 2 is a sectional view taken along the line AA in FIG.

【図3】本発明の第1の実施例に係るサージ保護率の特
性図である。
FIG. 3 is a characteristic diagram of a surge protection rate according to the first embodiment of the present invention.

【図4】本発明の第1の実施例に係るインピーダンスの
特性図である。
FIG. 4 is a characteristic diagram of impedance according to the first embodiment of the present invention.

【図5】本発明の第1の実施例における変形例の要部の
平面図である。
FIG. 5 is a plan view of an essential part of a modified example of the first embodiment of the present invention.

【図6】本発明の第2の実施例を示す要部の平面図であ
る。
FIG. 6 is a plan view of an essential part showing a second embodiment of the present invention.

【図7】本発明の第2の実施例における変形例の要部の
平面図である。
FIG. 7 is a plan view of an essential part of a modified example of the second embodiment of the present invention.

【図8】本発明の第3の実施例を示す要部の断面図であ
る。
FIG. 8 is a cross-sectional view of a main part showing a third embodiment of the present invention.

【図9】本発明の第3の実施例に係るコンデンサの斜視
図である。
FIG. 9 is a perspective view of a capacitor according to a third embodiment of the present invention.

【図10】本発明の第3の実施例における変形例に係る
コンデンサの斜視図である。
FIG. 10 is a perspective view of a capacitor according to a modification of the third embodiment of the present invention.

【図11】本発明の第4の実施例に係るコンデンサの斜
視図である。
FIG. 11 is a perspective view of a capacitor according to a fourth embodiment of the present invention.

【図12】従来例を示す平面図である。FIG. 12 is a plan view showing a conventional example.

【図13】図12の断面図である。13 is a cross-sectional view of FIG.

【符号の説明】[Explanation of symbols]

12…基板 13…外部端子 14…第1の金属膜 15…第2の金属膜 16…ギャップ 17,18…角部位 19…高抵抗膜 20…樹脂 12 ... Substrate 13 ... External terminal 14 ... First metal film 15 ... Second metal film 16 ... Gap 17,18 ... Corner portion 19 ... High resistance film 20 ... Resin

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板と、この基板上に構成された外
部配線と接続される第1の金属膜と接地電位の第2の金
属膜とを有する所定の回路と、この回路を保護するよう
に前記基板上に設けられた樹脂とを備えた集積回路にお
いて、前記第1の金属膜と第2の金属膜とは、これら金
属膜間の最小間隙部が少なくとも一方の金属膜の角尖端
部位を対向させるようにして形成されているものである
ことを特徴とする集積回路。
1. A predetermined circuit having an insulating substrate, a first metal film connected to an external wiring formed on the substrate, and a second metal film having a ground potential, and a circuit for protecting the circuit. In the integrated circuit including a resin provided on the substrate, the first metal film and the second metal film have a minimum gap between the metal films at a corner point portion of at least one metal film. An integrated circuit characterized by being formed so as to face each other.
【請求項2】 絶縁基板と、この基板上に構成された外
部配線と接続される第1の金属膜と接地電位の第2の金
属膜とを有する所定の回路と、この回路を保護するよう
に前記基板上に設けられた樹脂とを備えた集積回路にお
いて、前記第1の金属膜と第2の金属膜とは、これら金
属膜間の最小間隙部が少なくとも一方の金属膜の角尖端
部位を対向させるようにして形成されており、且つ前記
最小間隙部に前記第1及び第2の金属膜を接続するよう
両金属膜間に高抵抗の膜が設けられていることを特徴と
する集積回路。
2. A predetermined circuit having an insulating substrate, a first metal film connected to an external wiring formed on the substrate, and a second metal film having a ground potential, and a circuit for protecting the circuit. In the integrated circuit including a resin provided on the substrate, the first metal film and the second metal film have a minimum gap between the metal films at a corner point portion of at least one metal film. Integrated with each other, and a high resistance film is provided between the metal films so as to connect the first and second metal films to the minimum gap portion. circuit.
【請求項3】 絶縁基板と、この基板上に構成された外
部配線と接続される第1の金属膜と接地電位の第2の金
属膜とを有する所定の回路と、この回路の前記第1の金
属膜と第2の金属膜との間に挿入されたコンデンサと、
前記回路を保護するように前記基板上に設けられた樹脂
とを備えた集積回路において、前記コンデンサが、該コ
ンデンサの前記第1の金属膜と第2の金属膜とに接続さ
れる両端部外面に設けられた電極の少なくとも一部に、
外部サージ電圧に対する前記回路の保護用放電ギャップ
となる狭間隔部を有するものであることを特徴とする集
積回路。
3. A predetermined circuit having an insulating substrate, a first metal film connected to external wiring formed on the substrate, and a second metal film having a ground potential, and the first circuit of the circuit. A capacitor inserted between the second metal film and the metal film of
In an integrated circuit comprising a resin provided on the substrate so as to protect the circuit, the capacitor has an outer surface at both ends thereof connected to the first metal film and the second metal film of the capacitor. At least a part of the electrodes provided in
An integrated circuit having a narrow gap portion serving as a discharge gap for protecting the circuit against an external surge voltage.
JP50A 1993-01-22 1993-01-22 Integrated circuit Pending JPH06224367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224367A (en) 1993-01-22 1993-01-22 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224367A (en) 1993-01-22 1993-01-22 Integrated circuit

Publications (1)

Publication Number Publication Date
JPH06224367A true JPH06224367A (en) 1994-08-12

Family

ID=11700121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06224367A (en) 1993-01-22 1993-01-22 Integrated circuit

Country Status (1)

Country Link
JP (1) JPH06224367A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903727A (en) * 2011-07-26 2013-01-30 隆达电子股份有限公司 Electronic device with electrostatic discharge protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903727A (en) * 2011-07-26 2013-01-30 隆达电子股份有限公司 Electronic device with electrostatic discharge protection

Similar Documents

Publication Publication Date Title
JPH05275958A (en) Noise filter
US6034578A (en) Surface acoustic wave device with closely spaced discharge electrodes electrically independent of the interdigital transducers
JPH06251981A (en) Multilayer chip capacitor provided with discharge
JPWO2006085492A1 (en) Chip parts with electrostatic protection
JPH0653078A (en) Laminated capacitor array with varistor function
JPH06224367A (en) Integrated circuit
US6178078B1 (en) Discharge gap device and its mounting structure
JPH05299206A (en) Overvoltage protecting part
JPH07107867B2 (en) Multi-pole micro gap type surge absorber
US7312971B2 (en) Surge absorption circuit and laminated surge absorption device
JPS6015275Y2 (en) Composite thick film varistor
JPH05299212A (en) Surge absorbing part
JP3232713B2 (en) Noise filter
JPH05267494A (en) Manufacture of semiconductor circuit device
JPH0510799B2 (en)
JPS5852866A (en) Integrated circuit
JP3536592B2 (en) Discharge tube type surge absorber
JP2636214B2 (en) Static electricity absorber
JPS6042856A (en) Semiconductor integrated circuit
JPH0436559Y2 (en)
JP2001223061A (en) Electronic component and electronic device
JPH08203701A (en) Chip-type fixed resistor
JPH0247181B2 (en)
JPH0419750Y2 (en)
JPS5838614Y2 (en) Integrated circuit board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20101110

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20111110

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20111110

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20121110

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250