JPH06216478A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH06216478A JPH06216478A JP696893A JP696893A JPH06216478A JP H06216478 A JPH06216478 A JP H06216478A JP 696893 A JP696893 A JP 696893A JP 696893 A JP696893 A JP 696893A JP H06216478 A JPH06216478 A JP H06216478A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring board
- printed wiring
- narrow
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣを実装するプリン
ト配線板に関し、特に、ＩＣとその周辺の電気素子とを
接続する配線パターンの形状に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board on which an IC is mounted, and more particularly, to a shape of a wiring pattern for connecting the IC and an electric element around the IC.
【０００２】[0002]
【従来の技術】従来、ＩＣを実装するプリント配線板の
配線パターンを設計するにあたっては、あるパターンル
ール（例えば、ＩＣの各ピン間に配置されるパターンを
１本とするか、２本とするか、あるいは３本とするか
等）を設定し、そのルールに基づいて、電気素子間を接
続する様になされていた。2. Description of the Related Art Conventionally, when designing a wiring pattern of a printed wiring board on which an IC is mounted, a certain pattern rule (for example, one pattern is arranged between pins of an IC or two patterns are arranged). , Or three, etc.) is set, and the electrical elements are connected based on the rule.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、近年、
ＩＣの狭ピッチ化、多ピン化に伴って基板の高密度化が
著しく進み、特にＩＣからのパターンをより少ないスペ
ースで効率的に引き回すために、基板のパターンルール
を微細化したり、また多層化する必要があり、基板コス
トが上昇するという問題点がある。However, in recent years,
As the pitch of ICs has become narrower and the number of pins has increased, the density of substrates has significantly increased. In particular, in order to efficiently route the pattern from the IC in a smaller space, the pattern rule of the substrate is made finer and the number of layers is increased. Therefore, there is a problem that the substrate cost is increased.
【０００４】このような基板のコストの上昇を抑えるた
めに、ＩＣからの信号パターンの引き出し部分だけを微
細化する場合には、この微細化したパターンと、その基
板の通常の信号パターンとの継ぎ目で、パターン幅の差
によるインピーダンスの不整合が生ずる。基板上のパタ
ーンのインピーダンスは、基板材料の誘電率及びパター
ンの太さにより略決定され、また多層板の場合は、更に
内層のグランド層と表層及び内層のパターン層との距離
及びパターンの太さにより略決定されることは周知の事
実である。In order to suppress such an increase in the cost of the board, when only the portion where the signal pattern is extracted from the IC is miniaturized, the joint between the miniaturized pattern and the normal signal pattern of the board. Therefore, impedance mismatching occurs due to the difference in pattern width. The impedance of the pattern on the board is substantially determined by the dielectric constant of the board material and the thickness of the pattern.In the case of a multilayer board, the distance between the ground layer of the inner layer and the surface layer and the pattern layer of the inner layer, and the thickness of the pattern. It is a well-known fact that is roughly determined by
【０００５】特に、回路が高速化するのにともない、高
速信号を伝送する場合には、インピーダンスの整合が重
要となってくるので、信号の出力側のＩＣの出力インピ
ーダンス、信号の受け側のＩＣの入力インピーダンス、
及びパターンのインピーダンスを考慮し、ダンピング抵
抗や終端抵抗を設け、その抵抗値を適宜決定しているの
が実情である。In particular, impedance matching becomes important when transmitting a high-speed signal as the circuit speed increases, so the output impedance of the signal output side IC and the signal receiving side IC Input impedance of
In consideration of the impedance of the pattern and the pattern, a damping resistor or a terminating resistor is provided and the resistance value is appropriately determined.
【０００６】しかしながら、伝送線路としてのパターン
の太さが途中で変化する場合には、上記の様に、パター
ンのインピーダンスの不整合点ができるので、伝送波形
のリンギングや不要輻射が発生し、場合によっては、回
路の誤動作を招くという問題点がある。従って、本発明
は、上述した課題に鑑みてなされたものであり、その目
的とするところは、基板の高コスト化と、インピーダン
スの不整合を防止することができる様なプリント基板を
提供することにある。However, when the thickness of the pattern as the transmission line changes midway, as described above, there is a mismatch point of the impedance of the pattern, so that ringing of the transmission waveform and unnecessary radiation occur. Depending on the situation, there is a problem in that the circuit may malfunction. Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a printed circuit board that can prevent cost increase of the board and impedance mismatch. It is in.
【０００７】[0007]
【課題を解決するための手段】上述の課題を解決し、目
的を達成するために、本発明のプリント配線板は、絶縁
体からなる配線板本体と、該配線板本体上に実装される
ＩＣの各ピンを接続するために前記配線板本体上に形成
されたＩＣパッドと、該ＩＣパッドを他の電気部品に接
続するための配線パターンとを備えるプリント配線板に
おいて、前記配線パターンのうち、前記ＩＣパッドに接
続される付近の部分のみを他の部分の配線パターンより
も細幅の配線パターンとしたことを特徴としている。In order to solve the above problems and to achieve the object, a printed wiring board of the present invention is a wiring board main body made of an insulator and an IC mounted on the wiring board main body. A printed wiring board having an IC pad formed on the wiring board main body for connecting the respective pins, and a wiring pattern for connecting the IC pad to another electric component, wherein: It is characterized in that only a portion in the vicinity of being connected to the IC pad has a wiring pattern having a width narrower than that of the wiring patterns of other portions.
【０００８】また、この発明に係わるプリント配線板に
おいて、前記細幅の配線パターンに隣接して、ＧＮＤパ
ターンを形成したことを特徴としている。また、この発
明に係わるプリント配線板において、前記細幅の配線パ
ターン上に絶縁層を介して導体層を設けたことを特徴と
している。また、この発明に係わるプリント配線板にお
いて、前記導体層は、ＧＮＤに接続されていることを特
徴としている。Further, in the printed wiring board according to the present invention, a GND pattern is formed adjacent to the narrow wiring pattern. Further, the printed wiring board according to the present invention is characterized in that a conductor layer is provided on the narrow wiring pattern via an insulating layer. Further, in the printed wiring board according to the present invention, the conductor layer is connected to GND.
【０００９】[0009]
【作用】以上の様に、この発明に係わるプリント配線板
は構成されているので、配線パターンのＩＣパッドに接
続される部分のみを細幅とし、高密度化を図ることによ
り、基板製造プロセスでの製造歩留りが、プリント基板
全体のパターンを細幅とする場合に比較して向上するこ
ととなり、コストの上昇を最小限にとどめることができ
る。As described above, since the printed wiring board according to the present invention is constructed, only the portion of the wiring pattern connected to the IC pad is made narrower and the density is increased, so that the board manufacturing process is improved. The manufacturing yield is improved as compared with the case where the pattern of the entire printed circuit board is narrow, and the increase in cost can be minimized.
【００１０】また、細幅のパターンに隣接してＧＮＤパ
ターンを配設し、細幅のパターンと容量結合させること
により、細幅のパターンのインピーダンスを低下させる
ことができ、通常幅のパターンとの接続点におけるイン
ピーダンスの不整合を防止することができる。これによ
り、信号波形のリンギングや不要輻射が低減され、回路
の誤動作が防止される。Further, by disposing the GND pattern adjacent to the narrow pattern and capacitively coupling with the narrow pattern, the impedance of the narrow pattern can be lowered, and the GND pattern can be reduced. It is possible to prevent impedance mismatch at the connection point. As a result, ringing of the signal waveform and unnecessary radiation are reduced, and malfunction of the circuit is prevented.
【００１１】また、細幅のパターンの上に、絶縁層を介
して導体層を形成し、この導体層をＧＮＤに接続するこ
とにより、細幅のパターンと導体層が容量結合され、同
様に細幅のパターンのインピーダンスを低下させること
ができる。これにより、細幅のパターンと通常幅のパタ
ーンとの接続点におけるインピーダンスの不整合を防止
することができる。Further, by forming a conductor layer on the narrow pattern via an insulating layer and connecting this conductor layer to GND, the narrow pattern and the conductor layer are capacitively coupled, and the thin pattern is similarly formed. The impedance of the width pattern can be reduced. This can prevent impedance mismatch at the connection point between the narrow pattern and the normal pattern.
【００１２】[0012]
【実施例】以下、本発明の好適な実施例について、添付
図面を参照して詳細に説明する。 （第１の実施例）図１は、第１の実施例のプリント配線
板の配線パターンを示した図であり、図２は、図１の部
分拡大図である。The preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. (First Embodiment) FIG. 1 is a diagram showing a wiring pattern of a printed wiring board according to the first embodiment, and FIG. 2 is a partially enlarged view of FIG.
【００１３】プリント配線板２は、４層基板であり、図
１及び図２はこのプリント配線板２を上面から見た図で
ある。図１及び図２において、参照番号４は、プリント
配線板２上に実装されるＩＣのリードを接続するＩＣパ
ッドを示しており、このＩＣパッド４には、プリント配
線板２の通常幅の配線パターンよりも細幅にされた信号
引き出し用の細幅パターン６が接続されている。この細
幅パターン６の夫々の端部には、プリント配線板２にお
ける通常幅の通常パターン８が接続されている。細幅パ
ターン６の夫々の脇には、この細幅パターン６をはさん
だ状態で、ＧＮＤパターン１０が配設されている。この
ＧＮＤパターン１０は、プリント配線板２上の、ＩＣが
実装される部分に形成されたＧＮＤプレーン１２に接続
されている。The printed wiring board 2 is a four-layer board, and FIGS. 1 and 2 are top views of the printed wiring board 2. In FIGS. 1 and 2, reference numeral 4 indicates an IC pad for connecting leads of an IC mounted on the printed wiring board 2, and the IC pad 4 has wiring of a normal width of the printed wiring board 2. A narrow pattern 6 for signal extraction, which is narrower than the pattern, is connected. To each end of the narrow pattern 6, a normal pattern 8 having a normal width in the printed wiring board 2 is connected. A GND pattern 10 is arranged beside each of the narrow patterns 6 with the narrow pattern 6 sandwiched therebetween. The GND pattern 10 is connected to the GND plane 12 formed on the printed wiring board 2 where the IC is mounted.
【００１４】なお、この実施例においては、細幅パター
ン６及びＧＮＤパターン１０のパターン幅は、５０μｍ
であり、また通常パターン８のパターン幅は、１５０μ
ｍである。このように構成されたプリント配線板２にお
いては、ＩＣパッド４から高密度に信号線を引き出すた
めの細幅パターン６に対して、ＧＮＤパターン１０は、
１００μｍの間隔をあけて両側に配置されている。ま
た、プリント配線板２は、前述した様に４層基板から構
成されているが、その内層のＧＮＤ層と、表層の信号線
層との間の絶縁層の厚みは０．５ｍｍに設定されてい
る。In this embodiment, the pattern widths of the narrow pattern 6 and the GND pattern 10 are 50 μm.
The pattern width of the normal pattern 8 is 150 μm.
m. In the printed wiring board 2 configured as above, the GND pattern 10 is different from the narrow pattern 6 for drawing out the signal lines from the IC pad 4 with high density.
They are arranged on both sides with an interval of 100 μm. The printed wiring board 2 is composed of a four-layer board as described above, but the thickness of the insulating layer between the GND layer of the inner layer and the signal line layer of the surface layer is set to 0.5 mm. There is.
【００１５】細幅パターン６の両側にＧＮＤパターン１
０を配置しない場合には、ストリップライン構造の細幅
パターン６のインピーダンスは約１４０Ωであり、通常
パターン８のインピーダンスは約１１０Ωである。その
ため、細幅パターン６と通常パターン８との継ぎ目にお
いて、インピーダンスの不整合が発生し、信号のリンギ
ングや不要輻射が顕著に現れる。The GND pattern 1 is formed on both sides of the narrow pattern 6.
When 0 is not arranged, the narrow pattern 6 of the strip line structure has an impedance of about 140Ω, and the normal pattern 8 has an impedance of about 110Ω. Therefore, impedance mismatching occurs at the joint between the narrow pattern 6 and the normal pattern 8, and signal ringing and unnecessary radiation are prominent.
【００１６】これに対し、この第１の実施例の様に、細
幅パターン６の両側にＧＮＤパターン１０を配置するこ
とにより、細幅パターン６とＧＮＤパターン１０とが容
量結合され、細幅パターン６のインピーダンスが約１１
０Ω程度まで低くなり、細幅パターン６と通常パターン
８との接続部におけるインピーダンスの不整合が防止さ
れる。これにより、信号のリンギングや不要輻射が著し
く低減され、電気回路の誤動作が防止される。 （第２の実施例）図３は、第２の実施例のプリント配線
板の配線パターンを示した図であり、図４は、図３の部
分拡大図である。On the other hand, as in the first embodiment, by arranging the GND patterns 10 on both sides of the narrow pattern 6, the narrow pattern 6 and the GND pattern 10 are capacitively coupled and the narrow pattern is formed. The impedance of 6 is about 11
It becomes as low as about 0Ω, and impedance mismatch at the connection between the narrow pattern 6 and the normal pattern 8 is prevented. As a result, signal ringing and unnecessary radiation are significantly reduced, and malfunction of the electric circuit is prevented. (Second Embodiment) FIG. 3 is a view showing a wiring pattern of a printed wiring board according to the second embodiment, and FIG. 4 is a partially enlarged view of FIG.
【００１７】この第２の実施例のプリント配線板１４に
おいては、ＧＮＤパターン１６の端部に、このＧＮＤパ
ターンを内層あるいは裏面のＧＮＤプレーンに接続する
ためのスルーホール２０が形成されている。その他の構
成は、第１の実施例と全く同様であるので、同一部分に
は同一符号を付してその説明を省略する。In the printed wiring board 14 of the second embodiment, a through hole 20 is formed at the end of the GND pattern 16 for connecting this GND pattern to the GND plane on the inner layer or the back surface. Since the other structure is exactly the same as that of the first embodiment, the same parts are designated by the same reference numerals and the description thereof will be omitted.
【００１８】なお、この第２の実施例においても第１の
実施例と全く同様の効果が得られる。 （第３の実施例）図５は、第３の実施例のプリント配線
板の配線パターンを示した図であり、図６は、プリント
配線板の側断面図である。In the second embodiment, the same effect as in the first embodiment can be obtained. (Third Embodiment) FIG. 5 is a view showing a wiring pattern of a printed wiring board according to the third embodiment, and FIG. 6 is a side sectional view of the printed wiring board.
【００１９】プリント配線板２２は、４層基板であり、
図５はこのプリント配線板２２を上面から見た図であ
る。図５及び図６において、参照番号２４は、プリント
配線板２２上に実装されるＩＣ２３のリード２３ａを接
続するＩＣパッドを示しており、このＩＣパッド２４に
は、プリント配線板２２の通常幅の配線パターンよりも
細幅にされた信号引き出し用の細幅パターン２６が接続
されている。この細幅パターン２６の夫々の端部には、
プリント配線板２２における通常幅の通常パターン２８
が接続されている。細幅パターン２６の上面には、絶縁
層２７を介して銅ペースト層３０が配設されている。銅
ペースト層３０の上面には更に絶縁層２９が形成されて
いる。銅ペースト層３０は、プリント配線板２２の内層
に設けられたＧＮＤ層に接続されている。The printed wiring board 22 is a four-layer board,
FIG. 5 is a top view of the printed wiring board 22. 5 and 6, reference numeral 24 indicates an IC pad for connecting the lead 23a of the IC 23 mounted on the printed wiring board 22, and the IC pad 24 has a normal width of the printed wiring board 22. A narrow pattern 26 for signal extraction that is narrower than the wiring pattern is connected. At each end of the narrow pattern 26,
Normal pattern 28 of normal width on the printed wiring board 22
Are connected. A copper paste layer 30 is provided on the upper surface of the narrow pattern 26 with an insulating layer 27 interposed therebetween. An insulating layer 29 is further formed on the upper surface of the copper paste layer 30. The copper paste layer 30 is connected to the GND layer provided in the inner layer of the printed wiring board 22.
【００２０】なお、この実施例においては、細幅パター
ン２６のパターン幅は、５０μｍであり、また通常パタ
ーン２８のパターン幅は、１５０μｍである。このよう
に構成されたプリント配線板２２においては、ＩＣパッ
ド２４から高密度に信号線を引き出すための細幅パター
ン２６の上側にのみ、１０μｍの厚みの絶縁層２７を介
して、１０μｍの厚みの銅ペースト層３０が形成され、
更にその上に１０μｍの厚みの絶縁層２９が形成されて
いる。また、プリント配線板２は、前述した様に４層基
板から構成されているが、その内層のＧＮＤ層と、表層
の信号線層との間の絶縁層の厚みは０．５ｍｍに設定さ
れている。In this embodiment, the narrow pattern 26 has a pattern width of 50 μm, and the normal pattern 28 has a pattern width of 150 μm. In the printed wiring board 22 having the above-described structure, the insulating layer 27 having a thickness of 10 μm is formed on the upper side of the narrow pattern 26 for extracting the signal lines from the IC pad 24 with a high density, and the insulating layer 27 having a thickness of 10 μm is used. A copper paste layer 30 is formed,
Furthermore, an insulating layer 29 having a thickness of 10 μm is formed thereon. The printed wiring board 2 is composed of a four-layer board as described above, but the thickness of the insulating layer between the GND layer of the inner layer and the signal line layer of the surface layer is set to 0.5 mm. There is.
【００２１】細幅パターン２６の上側に銅ペースト層を
形成しない場合には、ストリップライン構造の細幅パタ
ーン２６のインピーダンスは約１４０Ωであり、通常パ
ターン２８のインピーダンスは約１１０Ωである。その
ため、細幅パターン２６と通常パターン２８との継ぎ目
において、インピーダンスの不整合が発生し、信号のリ
ンギングや不要輻射が顕著に現れる。When the copper paste layer is not formed on the upper side of the narrow pattern 26, the narrow pattern 26 of the strip line structure has an impedance of about 140Ω, and the normal pattern 28 has an impedance of about 110Ω. Therefore, impedance mismatching occurs at the joint between the narrow pattern 26 and the normal pattern 28, and signal ringing and unwanted radiation are prominent.
【００２２】これに対し、この第３の実施例の様に、細
幅パターン２６の上側にのみ銅ペースト層３０を配置す
ることにより、細幅パターン２６と銅ペースト層３０と
が容量結合され、細幅パターン２６のインピーダンスが
約１１０Ω程度まで低くなり、細幅パターン２６と通常
パターン２８との接続部におけるインピーダンスの不整
合が防止される。これにより、信号のリンギングや不要
輻射が著しく低減され、電気回路の誤動作が防止され
る。 （第４の実施例）図７は、第４の実施例のプリント配線
板の配線パターンを示した図であり、図８は、プリント
配線板の側断面図である。On the other hand, as in the third embodiment, by disposing the copper paste layer 30 only on the upper side of the narrow pattern 26, the narrow pattern 26 and the copper paste layer 30 are capacitively coupled, The impedance of the narrow pattern 26 is lowered to about 110Ω, and the impedance mismatch at the connecting portion between the narrow pattern 26 and the normal pattern 28 is prevented. As a result, signal ringing and unnecessary radiation are significantly reduced, and malfunction of the electric circuit is prevented. (Fourth Embodiment) FIG. 7 is a view showing a wiring pattern of a printed wiring board according to the fourth embodiment, and FIG. 8 is a side sectional view of the printed wiring board.
【００２３】この第４の実施例のプリント配線板３４に
おいては、第３の実施例における銅ペースト層３０の代
わりにフェライトペースト層３２が形成されている。そ
の他の構成は、第３の実施例と全く同様であるので、同
一部分には同一符号を付してその説明を省略する。な
お、この第４の実施例においても第３の実施例と全く同
様の効果が得られる。In the printed wiring board 34 of the fourth embodiment, a ferrite paste layer 32 is formed instead of the copper paste layer 30 of the third embodiment. Since the other structure is exactly the same as that of the third embodiment, the same parts are designated by the same reference numerals and the description thereof will be omitted. In addition, also in the fourth embodiment, the same effect as that of the third embodiment can be obtained.
【００２４】以上説明した様に、第１乃至第４の実施例
のプリント配線板によれば、配線パターンのＩＣパッド
に接続される部分のみを細幅とし、高密度化を図ること
により、基板製造プロセスでの製造歩留りが、プリント
基板全体のパターンを細幅とする場合に比較して向上す
ることとなり、コストの上昇を最小限にとどめることが
できる。As described above, according to the printed wiring boards of the first to fourth embodiments, only the portion of the wiring pattern connected to the IC pad has a narrow width to increase the density, and The manufacturing yield in the manufacturing process is improved as compared with the case where the pattern of the entire printed circuit board is narrow, and the increase in cost can be minimized.
【００２５】また、細幅のパターンに隣接してＧＮＤパ
ターンを配設し、細幅のパターンと容量結合させること
により、細幅のパターンのインピーダンスを低下させる
ことができ、通常幅のパターンとの接続点におけるイン
ピーダンスの不整合を低減することができる。これによ
り、信号波形のリンギングや不要輻射が低減され、回路
の誤動作が防止される。Further, by disposing the GND pattern adjacent to the narrow pattern and capacitively coupling it with the narrow pattern, the impedance of the narrow pattern can be lowered, and the pattern of the normal pattern can be reduced. Impedance mismatch at the connection point can be reduced. As a result, ringing of the signal waveform and unnecessary radiation are reduced, and malfunction of the circuit is prevented.
【００２６】ＩＣから引き出す細幅パターンの太さや、
他の通常パターンの太さは、適宜その配線板の高密度化
の度合いにより選択できる。また、細幅パターンと、そ
の少なくとも片側に配置するＧＮＤパターンとの距離
は、整合させるインピーダンスにより適宜調整すれば良
い。また、細幅のパターンの上に、絶縁層を介して導体
層を形成し、この導体層をＧＮＤに接続することによ
り、細幅のパターンと導体層が容量結合され、同様に細
幅のパターンのインピーダンスを低下させることができ
る。これにより、細幅のパターンと通常幅のパターンと
の接続点におけるインピーダンスの不整合を防止するこ
とができる。The thickness of the narrow pattern drawn from the IC,
The thickness of the other normal patterns can be appropriately selected according to the degree of densification of the wiring board. Further, the distance between the narrow pattern and the GND pattern arranged on at least one side thereof may be appropriately adjusted by the impedance to be matched. Further, by forming a conductor layer on the narrow pattern via an insulating layer and connecting this conductor layer to GND, the narrow pattern and the conductor layer are capacitively coupled, and the narrow pattern is similarly formed. The impedance of can be reduced. This can prevent impedance mismatch at the connection point between the narrow pattern and the normal pattern.
【００２７】ＩＣから引き出す細幅パターンの太さや、
他の通常パターンの太さは、適宜その配線板の高密度化
の度合いにより選択できる。また、細幅パターンと、そ
の上に絶縁層を介して形成される導体層との距離は、整
合させるインピーダンスにより適宜調整すれば良い。な
お、本発明はその主旨を逸脱しない範囲で上記実施例を
修正または変形したものに適用可能である。The thickness of the narrow pattern drawn from the IC,
The thickness of the other normal patterns can be appropriately selected according to the degree of densification of the wiring board. In addition, the distance between the narrow pattern and the conductor layer formed on the thin pattern via the insulating layer may be appropriately adjusted depending on the impedance to be matched. The present invention can be applied to the modified or modified embodiment described above without departing from the spirit of the invention.
【００２８】[0028]
【発明の効果】以上説明した様に、本発明のプリント配
線板によれば、配線パターンのＩＣパッドに接続される
部分のみを細幅とし、高密度化を図ることにより、基板
製造プロセスでの製造歩留りが、プリント基板全体のパ
ターンを細幅とする場合に比較して向上することとな
り、コストの上昇を最小限にとどめることができる。As described above, according to the printed wiring board of the present invention, only the portion of the wiring pattern connected to the IC pad is made narrow and the density is increased, so that the printed wiring board in the substrate manufacturing process is improved. The manufacturing yield is improved as compared with the case where the pattern of the entire printed circuit board is narrow, and the increase in cost can be minimized.
【００２９】また、細幅のパターンに隣接してＧＮＤパ
ターンを配設し、細幅のパターンと容量結合させること
により、細幅のパターンのインピーダンスを低下させる
ことができ、通常幅のパターンとの接続点におけるイン
ピーダンスの不整合を防止することができる。これによ
り、信号波形のリンギングや不要輻射が低減され、回路
の誤動作が防止される。Further, by disposing the GND pattern adjacent to the narrow pattern and capacitively coupling with the narrow pattern, the impedance of the narrow pattern can be lowered, and it is possible to reduce the impedance of the narrow pattern. It is possible to prevent impedance mismatch at the connection point. As a result, ringing of the signal waveform and unnecessary radiation are reduced, and malfunction of the circuit is prevented.
【００３０】また、細幅のパターンの上に、絶縁層を介
して導体層を形成し、この導体層をＧＮＤに接続するこ
とにより、細幅のパターンと導体層が容量結合され、同
様に細幅のパターンのインピーダンスを低下させること
ができる。これにより、細幅のパターンと通常幅のパタ
ーンとの接続点におけるインピーダンスの不整合を防止
することができる。Further, by forming a conductor layer on the narrow pattern via an insulating layer and connecting this conductor layer to GND, the narrow pattern and the conductor layer are capacitively coupled, and similarly the thin pattern is formed. The impedance of the width pattern can be reduced. This can prevent impedance mismatch at the connection point between the narrow pattern and the normal pattern.
【図１】第１の実施例のプリント配線板の配線パターン
を示した図である。FIG. 1 is a diagram showing a wiring pattern of a printed wiring board according to a first embodiment.
【図２】図１の部分拡大図である。FIG. 2 is a partially enlarged view of FIG.
【図３】第２の実施例のプリント配線板の配線パターン
を示した図である。FIG. 3 is a diagram showing a wiring pattern of a printed wiring board according to a second embodiment.
【図４】図３の部分拡大図である。FIG. 4 is a partially enlarged view of FIG.
【図５】第３の実施例のプリント配線板の配線パターン
を示した図である。FIG. 5 is a diagram showing a wiring pattern of a printed wiring board according to a third embodiment.
【図６】第３の実施例のプリント配線板の側断面図であ
る。FIG. 6 is a side sectional view of a printed wiring board according to a third embodiment.
【図７】第４の実施例のプリント配線板の配線パターン
を示した図である。FIG. 7 is a diagram showing a wiring pattern of a printed wiring board according to a fourth embodiment.
【図８】プリント配線板の側断面図である。FIG. 8 is a side sectional view of a printed wiring board.
２，１４，２２，３４ プリント配線板 ４，２４ ＩＣパッド ６，２６ 細幅パターン ８，２８ 通常パターン １０，１６ ＧＮＤパターン １２，１８ ＧＮＤプレーン ２０ スルーホール ２３ ＩＣ ２７，２９ 絶縁層 ３０ 銅ペースト層 ３２ フェライトペースト層 2,14,22,34 Printed wiring board 4,24 IC pad 6,26 Narrow width pattern 8,28 Normal pattern 10,16 GND pattern 12,18 GND plane 20 Through hole 23 IC 27,29 Insulating layer 30 Copper paste layer 32 Ferrite paste layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 秀之 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 寺山 芳実 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hideyuki Nishida, Inventor Hideyuki Nishimaru, 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor, Toru Osaka, 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Incorporated (72) Inventor Yoshimi Terayama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.
Claims (4)
本体上に実装されるＩＣの各ピンを接続するために前記
配線板本体上に形成されたＩＣパッドと、該ＩＣパッド
を他の電気部品に接続するための配線パターンとを備え
るプリント配線板において、 前記配線パターンのうち、前記ＩＣパッドに接続される
付近の部分のみを他の部分の配線パターンよりも細幅の
配線パターンとしたことを特徴とするプリント配線板。1. A wiring board body made of an insulator, an IC pad formed on the wiring board body for connecting pins of an IC mounted on the wiring board body, and the IC pad And a wiring pattern for connecting to the electric component, wherein only a portion of the wiring pattern near the IC pad is narrower than a wiring pattern of another portion. A printed wiring board characterized in that
ＮＤパターンを形成したことを特徴とする請求項１に記
載のプリント配線板。2. G adjacent to the narrow wiring pattern
The printed wiring board according to claim 1, wherein an ND pattern is formed.
して導体層を設けたことを特徴とする請求項１に記載の
プリント配線板。3. The printed wiring board according to claim 1, wherein a conductor layer is provided on the narrow wiring pattern via an insulating layer.
ことを特徴とする請求項３に記載のプリント配線板。4. The printed wiring board according to claim 3, wherein the conductor layer is connected to GND.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP696893A JPH06216478A (en) | 1993-01-19 | 1993-01-19 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP696893A JPH06216478A (en) | 1993-01-19 | 1993-01-19 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216478A true JPH06216478A (en) | 1994-08-05 |
Family
ID=11653006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP696893A Withdrawn JPH06216478A (en) | 1993-01-19 | 1993-01-19 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216478A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795993B2 (en) | 2007-08-29 | 2010-09-14 | Kabushiki Kaisha Toshiba | Wiring board, method of designing the same, and electronic apparatus |
-
1993
- 1993-01-19 JP JP696893A patent/JPH06216478A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795993B2 (en) | 2007-08-29 | 2010-09-14 | Kabushiki Kaisha Toshiba | Wiring board, method of designing the same, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3206561B2 (en) | Multilayer wiring board | |
| EP0069102B1 (en) | Impedance matching stripline transition for microwave signals | |
| US8071890B2 (en) | Electrically conductive structure of circuit board and circuit board using the same | |
| US7457132B2 (en) | Via stub termination structures and methods for making same | |
| US4904968A (en) | Circuit board configuration for reducing signal distortion | |
| US7388448B2 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| US7518884B2 (en) | Tailoring impedances of conductive traces in a circuit board | |
| US7478472B2 (en) | Method of making circuitized substrate with signal wire shielding | |
| US8072774B2 (en) | Substrate including wiring for transmitting signal, apparatus and system including the substrate | |
| JP2005183949A (en) | Printed circuit board of low crosstalk noise and its manufacturing method | |
| US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
| JPH0574532A (en) | Electric connector | |
| US9681554B2 (en) | Printed circuit board | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| US7209368B2 (en) | Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making | |
| JP2003152290A (en) | Printed wiring board | |
| JPH06216478A (en) | Printed wiring board | |
| JPH09214076A (en) | Printed wiring board | |
| JPH11145570A (en) | Printed circuit board | |
| JP3048205B2 (en) | Multi-chip module | |
| US20060237226A1 (en) | Multilayer printed wiring board | |
| JPH05275862A (en) | Circuit board for high frequency circuit | |
| JPH07131159A (en) | Multilayer interconnection substrate | |
| JP2988599B2 (en) | Wiring board and high-speed IC package | |
| JP2001053507A (en) | Wiring board and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |