JPH06215065A

JPH06215065A - 論理関数データ処理装置

Info

Publication number: JPH06215065A
Application number: JP5268891A
Authority: JP
Inventors: Shinichi Minato; 真一湊
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1992-10-28
Filing date: 1993-10-27
Publication date: 1994-08-05
Anticipated expiration: 2014-12-06
Also published as: JP2985922B2

Abstract

(57)【要約】【構成】集合データ処理装置の制御装置６１は、集合
データを、要素番号の２進数の各桁の０、１の値によっ
て分類し、論理関数のゼロサプレス二分決定グラフを生
成し、ノードテーブルに格納する。このゼロサプレス二
分決定グラフの生成にあたり、共有化処理およびゼロサ
プレス非冗長化処理を適用する。このゼロサプレス非冗
長化処理は、各中間ノードにおいて、２進数の各桁の
０、１を表わす枝をそれぞれｅ０，ｅ１とするとき、ｅ
１が０の終端ノードを指す場合には、この中間ノード
と、ｅ１の枝と、０の終端ノードとを取り除き、この中
間ノードを指す枝をｅ０の枝に直結するものである。ノ
ードテーブルにゼロサプレス二分決定グラフが形成され
る。【効果】全体集合の要素数に比べて、要素数のかなり
少ない部分集合を、従来よりも少ないノード数のグラフ
で表現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の入力変数をもつ
論理関数、または複数の要素からなる集合の任意の部分
集合を処理する装置に係り、さらに詳述すれば、ノード
と枝からなる２分決定グラフを用いて論理関数または部
分集合を表現し、この２分決定グラフに基づいて、論理
関数の簡単化を実行する、論理関数データ処理装置に関
する。

【０００２】

【従来の技術】論理関数の表現方法の１つとして、２分
決定グラフと呼ばれる方法が用いられている（R.E.Brya
nt, "Graph-Based Algorithms for Boolean Function M
anipulation", IEEE Trans. Comput. Vol. C-35, No.
8, pp 677 - 691) 。この表現方法は、以下の各処理か
らなっている。

【０００３】（１）順序づけ処理論理関数のすべての入力変数に、ある固定した順序を与
える。たとえば、図１においては、３つの入力変数に対
して、ｘ３，ｘ２，ｘ１という固定した順序が与えられ
ている。

【０００４】（２）展開処理入力変数の１つに０および１の論理値を代入することに
よって、論理関数から２つの部分関数を導出する。たと
えば、図１において、入力変数ｘ３に０および１を代入
することによって、２つの部分関数が導出される。

【０００５】（３）二分木グラフ生成処理順序づけ処理によって与えられた順序にしたがって、上
記展開処理をすべての入力変数について繰り返し、図１
に示すような２分木グラフを生成する。図１において、
丸は中間ノードを示し、四角は終端ノードを示す。中間
ノードは、個々の展開処理に対応するもので、展開処理
によって得られた２つの部分関数を指す２本の枝をもっ
ている。また、終端ノードは、一連の展開処理の結果と
して得られた０または１の論理値を表している。

【０００６】（４）共有化処理図２（ａ）に示すように、第１の中間ノード１１から出
た０の枝と第２の中間ノード１２から出た０の枝が同じ
中間ノード１３を指し、かつ、これら第１および第２の
中間ノードから出た１の枝が別の同じ中間ノード１４を
指すとき、これら第１および第２の２つの中間ノード１
１および１２は、図２（ｂ）に示すように共有化され、
１つの中間ノード１５にまとめられる。

【０００７】（５）非冗長化処理図３（ａ）に示すように、第１の中間ノード１７から出
た０および１の２本の枝が、同じ第２の中間ノード１８
を指しているときには、図３（ｂ）に示すように第１の
中間ノード１７を取り除き、第１の中間ノード１７を指
していた枝を第２の中間ノード１８に直結する。

【０００８】これらの共有化処理と非冗長化処理とによ
って、図１に示す二分木グラフは、図４に示す二分決定
グラフに圧縮される。

【０００９】このように、二分決定グラフを用いて、論
理関数を表現することができた。二分決定グラフは、さ
らに、集合データの表現に用いることができる。

【００１０】図５は、二分決定グラフを用いた、集合デ
ータの表現方法の一例を示す図である。この図におい
て、８個の要素からなる集合の各要素ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｇ，ｈは、番号テーブル２１において、３桁の
２進数で表現された番号０、１、２、３、４、５、６、
７に、それぞれ対応づけられている。集合データ中の要
素ｂおよびｃが初期データ２２として与えられると、番
号テーブル２１にしたがって、要素ｂおよびｃが符号化
され、３桁の２進数で表された符号化データ２３が作ら
れる。この２進数の各桁を上からｘ３，ｘ２，ｘ１で表
せば、符号化データ２３から二分木グラフ２４が生成さ
れる。

【００１１】この二分木グラフ２４において、要素ｂに
対応する｛００１｝、および要素ｃに対応する｛０１
０｝のみが、１の終端ノードに連なっており、他の要素
に対応する枝は、０の終端ノードに連なっている。これ
は、要素ｂおよびｃが、８個の要素をもつ集合の部分集
合に含まれていることを示している。この二分木グラフ
２４が、上述した共有化処理と非冗長化処理とを受け、
二分決定グラフ２５が生成される。

【００１２】このように、集合の各要素を相異なる整数
で表現し、この整数を２進数で表したときの各桁の０お
よび１を論理値とみなすことによって、集合を論理関数
に対応づけることができる。その上で、これらの集合
を、上述した二分木グラフの生成処理、共有化処理、お
よび非冗長化処理によって簡単化することができる。こ
の場合、二分木グラフの各中間ノードにおいて、入力変
数に０および１を代入して、２つの部分グラフを得ると
いう処理は、集合データの処理としてみると、要素番号
を示す２進数のある桁が０か１かによって、すべての要
素を２つの部分集合に分類するという意味をもってい
る。

【００１３】

【発明が解決しようとする課題】上述した二分決定グラ
フの手法を用いることによって、中間ノードの共有化お
よび非冗長化が行われる。したがって、二分決定グラフ
の手法を、計算機を用いた自動設計等に適用すれば、論
理回路の簡単化を実現することができ、少ない記憶量で
データを表現することが可能となる。また、記憶量の減
少によって、計算時間も短縮される。

【００１４】ところが、この種の処理においては、全体
集合の要素数に比較して、要素数のかなり少ない部分集
合（疎な集合）を処理する場合がしばしば生じる。この
ような場合に、出現頻度の高い要素に小さな要素番号を
割り当て、それを２進数で表現すると、２進数の各桁に
おける０の出現頻度が、１の出現頻度よりも相当に大き
くなってしまう。この結果、中間ノードから出た、０お
よび１の２本の枝の行き先が一致する可能性が減り、ノ
ード数の削減頻度が減少し、記憶容量が増加するという
不都合があった。

【００１５】さらに、従来の二分決定グラフを用いた方
法では、図６（ａ）および（ｂ）に示すように、同じ集
合を表すデータでも、２進数の桁数（図６（ａ）は３桁
のデータ、図６（ｂ）は４桁のデータ）によってグラフ
の形が異なるため、あらかじめ全体集合の要素数を固定
しておかなければならないという問題もあった。

【００１６】よって、本発明の目的は、全体集合の要素
数に比べて、要素数がかなり少ない部分集合（疎な集
合）を、少ないノード数のグラフで表現し、記憶容量と
計算時間の削減を図った論理関数データ処理装置を提供
することにある。

【００１７】

【課題を解決するための手段】本発明による論理関数デ
ータ処理装置は、論理関数データを構成する複数の入力
変数ｘのそれぞれに、ある固定した順番を与える順序テ
ーブルと、複数個の中間ノードと０および１の論理値を
表す２つの終端ノードｔ０，ｔ１との組合せからなる二
分木状のグラフを格納するためのノードテーブルで、前
記各中間ノードに関わる一つの入力変数ｘと、該入力変
数ｘへ０および１を代入したときの行き先を表す２つの
枝ｅ０，ｅ１とを記憶するエリアを備えたノードテーブ
ルと、前記順序テーブルに記録されている第１の入力変
数ｘ１に、０および１を代入して２つの部分論理関数に
分解する展開処理を行い、該各部分論理関数について、
前記順序テーブルの第２の入力変数ｘ２に０および１を
代入して、各々２つの部分論理関数に分解する展開処理
を行い、以下同様の展開処理を前記順序テーブルの示す
順序にしたがって、すべての入力変数ｘについて繰り返
し、該一連の展開処理によって得られた展開を前記中間
ノードおよび前記終端ノードｔ０，ｔ１で表現して前記
二分木状のグラフを生成し、該二分木状のグラフを構成
する中間ノードおよび終端ノードｔ０，ｔ１を前記ノー
ドテーブルに格納する手段と、前記展開処理中に、新た
な中間ノードａを生成して前記ノードテーブルに格納す
る前に、該中間ノードａと同一の入力変数ｘおよび枝ｅ
０，ｅ１を有する等価な中間ノードｂが、前記ノードテ
ーブル中にすでに存在しているか否かを調べ、すでに存
在している場合は、新たな中間ノードａは生成せずに、
中間ノードａを指すべき枝が前記中間ノードｂを指すよ
うにし、前記中間ノードの共有化を行う手段と、前記展
開処理中に、新たな中間ノードａの一方の枝ｅ１が終端
ノードｔ０を直接指す場合は、該中間ノードａは生成せ
ずに、前記中間ノードａを指すべき枝がもう一方の枝ｅ
０の行き先を直接指すようにし、冗長な中間ノードの生
成を防ぐ非冗長化を行う手段とを具備することを特徴と
する。

【００１８】前記論理関数データ処理装置は、さらに、
複数個の要素からなる集合データ中の任意の要素からな
る部分集合データを前記論理関数データに対応させるた
めの番号テーブルを備え、該番号テーブルは、前記集合
データの各要素と該各要素に付与された０以上の相異な
る整数番号とを含み、該整数番号を２進数で表したとき
の各桁を前記各入力変数ｘに対応させ、前記論理関数デ
ータは、前記各入力変数ｘが構成する２進数によって表
現された前記整数番号に対応する要素が、前記部分集合
データに含まれるときに値１をとり、そうでないときに
値０をとることを特徴とする。

【００１９】本発明による論理関数データ処理装置は、
また、論理回路のオン集合を積項の和の形で表現した集
合データの、前記積項を構成するリテラルの総数に等し
い桁数の２進数を用いて、該２進数の各桁の０および１
を前記リテラルの有無に対応づけることによって、前記
積項を相異なる２進数で表し、前記オン集合を論理関数
として表現し、該論理関数に基づいて論理回路を設計す
る論理回路の設計装置において、前記積項と前記２進数
との対応を示す番号テーブルと、前記各リテラルに、あ
る固定した順番を与える順序テーブルと、複数個の中間
ノードと０および１の論理値を表す２つの終端ノードｔ
０，ｔ１との組合せからなる二分木状のグラフを格納す
るためのノードテーブルで、前記各中間ノードに関わる
一つのリテラルと、該リテラルへ１および０を代入した
ときの行き先を表す２つの枝ｅ０，ｅ１とを記憶するエ
リアを備えたノードテーブルと、前記順序テーブルに記
録されている第１のリテラルに、０および１を代入して
２つの部分論理関数に分解する展開処理を行い、該各部
分論理関数について、前記順序テーブルの第２のリテラ
ルに０および１を代入して、各々２つの部分論理関数に
分解する展開処理を行い、以下同様の展開処理を前記順
序テーブルの示す順序にしたがって、すべてのリテラル
について繰り返し、該一連の展開処理によって得られた
展開を前記中間ノードおよび前記終端ノードｔ０，ｔ１
で表現して前記二分木状のグラフを生成し、該二分木状
のグラフを構成する中間ノードおよび終端ノードｔ０，
ｔ１を前記ノードテーブルに格納する手段と、前記展開
処理中に、新たな中間ノードａを生成して前記ノードテ
ーブルに格納する前に、該中間ノードａと同一のリテラ
ルおよび枝ｅ０，ｅ１を有する等価な中間ノードｂが、
前記ノードテーブル中にすでに存在しているか否かを調
べ、すでに存在している場合は、新たな中間ノードａは
生成せずに、中間ノードａを指すべき枝が前記中間ノー
ドｂを指すようにし、前記中間ノードの共有化を行う手
段と、前記展開処理中に、新たな中間ノードａの一方の
枝ｅ１が終端ノードｔ０を直接指す場合は、該中間ノー
ドａは生成せずに、前記中間ノードａを指すべき枝がも
う一方の枝ｅ０の行き先を直接指すようにし、冗長な中
間ノードの生成を防ぐ非冗長化を行う手段と、前記共有
化および冗長化によって得られた積項の含むリテラルに
したがって、前記論理回路の入力端子とＡＮＤ素子の入
力端子とを回路図上で接続する手段と、前記ＡＮＤ素子
の各出力を１つのＯＲ素子に回路図上で接続する手段と
を具備することを特徴とする。

【００２０】前記論理関数データ処理装置は、さらに、
前記ＡＮＤ素子およびＯＲ素子を組み合わせた回路を生
成した後、該回路に等価的な置換を施すことによって、
ＮＡＮＤ素子およびＮＯＲ素子を用いた回路を生成する
こと特徴とする。

【００２１】本発明による故障診断装置は、論理回路の
信号線上で信号が０または１に固定される故障が複数箇
所で発生すると仮定される場合に、前記各信号線につい
て、該信号線上の信号値を正常値と異ならせる故障の集
合を、前記論理回路の入力端子から出力端子に向かっ
て、回路の論理にしたがって集合演算を用いて順次計算
し、前記論理回路の出力の信号値に影響を与える故障の
集合を求める故障診断装置において、前記故障の集合デ
ータを、仮定される故障の総数と等しい桁数の２進数を
用いて、該２進数の各桁の１および０を各故障の有無に
対応づけ、前記故障の集合データを論理関数で表現する
手段と、前記各故障に、ある固定した順番を与える順序
テーブルと、複数個の中間ノードと０および１の論理値
を表す２つの終端ノードｔ０，ｔ１との組合せからなる
二分木状のグラフを格納するためのノードテーブルで、
前記各中間ノードに関わる一つの故障と、該故障へ１お
よび０を代入したときの行き先を表す２つの枝ｅ０，ｅ
１とを記憶するエリアを備えたノードテーブルと、前記
順序テーブルに記録されている第１の故障に、０および
１を代入して２つの部分論理関数に分解する展開処理を
行い、該各部分論理関数について、前記順序テーブルの
第２の故障に０および１を代入して、各々２つの部分論
理関数に分解する展開処理を行い、以下同様の展開処理
を前記順序テーブルの示す順序にしたがって、すべての
故障について繰り返し、該一連の展開処理によって得ら
れた展開を前記中間ノードおよび前記終端ノードｔ０，
ｔ１で表現して前記二分木状のグラフを生成し、該二分
木状のグラフを構成する中間ノードおよび終端ノードｔ
０，ｔ１を前記ノードテーブルに格納する手段と、前記
展開処理中に、新たな中間ノードａを生成して前記ノー
ドテーブルに格納する前に、該中間ノードａと同一の故
障および枝ｅ０，ｅ１を有する等価な中間ノードｂが、
前記ノードテーブル中にすでに存在しているか否かを調
べ、すでに存在している場合は、新たな中間ノードａは
生成せずに、中間ノードａを指すべき枝が前記中間ノー
ドｂを指すようにし、前記中間ノードの共有化を行う手
段と、前記展開処理中に、新たな中間ノードａの一方の
枝ｅ１が終端ノードｔ０を直接指す場合は、該中間ノー
ドａは生成せずに、前記中間ノードａを指すべき枝がも
う一方の枝ｅ０の行き先を直接指すようにし、冗長な中
間ノードの生成を防ぐ非冗長化を行う手段と、前記共有
化および冗長化によって得られた積項の含む故障にした
がって、前記論理回路の入力端子とＡＮＤ素子の入力端
子とを回路図上で接続する手段と、前記ＡＮＤ素子の各
出力を１つのＯＲ素子に回路図上で接続する手段とを具
備することを特徴とする。

【００２２】

【作用】本発明は、ゼロサプレス二分決定グラフを用い
た手法（以下、簡単に、ゼロサプレス法という）を用い
て、ノード数の削減を図っている。このゼロサプレス法
は、個々の中間ノードにおいて、入力変数への０および
１の代入を表す枝を、それぞれｅ０およびｅ１としたと
き、枝ｅ１が０の終端ノードを指す場合は、この中間ノ
ードと、枝ｅ１と、０の終端ノードとを取り除いて、こ
の中間ノードを指す枝を枝ｅ０に直結させるという非冗
長化手法である。

【００２３】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明するが、その前に、図７から図９を参照して本発
明の原理を説明する。

【００２４】図７において、二分木グラフ２４が生成さ
れるところまでは、図５の従来例と同様である。この二
分木グラフ２４からゼロサプレス二分決定グラフ３０を
生成する手法が、本発明の主要な点である。

【００２５】図８は、本発明で用いる新たな非冗長化処
理を示す図であり、この方法が、従来の非冗長化処理
（図３参照）に代わって使用される。この非冗長化処理
は、中間ノード３３を生成して、後述するノードテーブ
ルに格納する前に実行される。

【００２６】図８において、３３は中間ノード、ｅ０お
よびｅ１は、入力変数へ０および１を代入したときの分
岐先を示す枝、ｔ０は０の終端ノードを示している。本
発明のゼロサプレス法は、中間ノード３３の一方の枝ｅ
１が終端ノードｔ０を直接指しているか否かを調べ、直
接指している場合は、中間ノード３３は生成しない。ま
た、中間ノード３３を指すべき枝３１は、中間ノード３
３のもう一方の枝ｅ０が指しているノード３２を直接指
すようにする。この結果、図８（ａ）は、図８（ｂ）に
示すように、非冗長化される。

【００２７】図９は、図７の二分木グラフ２４が、ゼロ
サプレス二分決定グラフ３０に簡単化される過程を示し
た図である。図９（ａ）の二分木グラフ２４は、終端ノ
ードの共有化処理によって、同図（ｂ）のように圧縮さ
れる。さらに、図８の非冗長化処理によって、同図
（ｃ）に示すように、中間ノードＢ，Ｃ，Ｄが削除され
る。これは、これらの中間ノードの１の枝が０の終端ノ
ードを直接指しているためである。さらに、ゼロサプレ
ス法による非冗長化処理を繰り返すと、同図（ｄ）に示
すように、１の枝が０の終端を直接指している中間ノー
ドＦが削除される。最後に、同図（ｅ）に示すように、
中間ノードＧが削除されて、簡単化の結果として、ゼロ
サプレス二分決定グラフ３０が得られる。

【００２８】このゼロサプレス二分決定グラフ３０が、
従来の二分決定グラフ２５（図５）と１対１に対応して
いることは、次のようにして分かる。すなわち、従来の
二分決定グラフにおいて、図２および図３の簡約化規則
を逆向きに適用すれば、もとの完全な二分木グラフに戻
すことができる。同様に、ゼロサプレス二分決定グラフ
に図２および図８の規則を逆向きに適用すれば、もとの
二分木グラフに戻せる。すなわち、ゼロサプレス二分決
定グラフ３０は、従来の二分決定グラフと同様の情報を
備えていることが分かる。

【００２９】本発明のゼロサプレス法による非冗長化処
理を、図６（ｂ）に示す二分決定グラフに適用すると、
中間ノードｘ４が削除され、図６（ｂ）に示す二分決定
グラフが得られる。すなわち、図１０に示すように、要
素番号の２進数の桁数が異なっても、要素が同じなら
ば、グラフの形も同じとなる。この結果、全体集合の要
素数および２進数の桁数を、最初に固定する必要がな
く、処理中に変えることができる。したがって、柔軟な
処理が可能となる。

【００３０】さらに、論理回路の簡単化処理における積
項の集合データのように、要素番号の各桁における０の
出現頻度が、１の出現頻度よりも非常に多い集合データ
を扱う場合には、各中間ノードの枝ｅ１の行き先が、０
の終端ノードｔ０を指す可能性が高くなる。したがっ
て、本発明の新たな非冗長化処理が行われる機会が多
く、ノード数を従来よりもさらに削減できる。

【００３１】図１１は、本発明のゼロサプレス非冗長化
処理の効果を示すために行った実験結果を示すグラフで
ある。１００個からｋ個を選ぶという組合せを、ランダ
ムに１００個生成し、この１００個を要素とする組合せ
集合を、従来の二分決定グラフと、本発明のゼロサプレ
ス二分決定グラフとで表現し、そのノード数を比較し
た。図１１は、ｋを１から９９まで変化させたときの結
果であり、ノード数は、実験を１００回試行して、平均
をとったものである。この実験結果が示すように、ゼロ
サプレス法の方がコンパクトな表現を与え、その差は、
ｋが小さいときに特に顕著である。ｋが大きくなると効
果は減少するが、ｋが半数を超えるときには、補集合を
使用することによってｋを小さくできる。たとえば、１
００個から９０個を選ぶ組合せは、残りの１０個を選ぶ
ことと等価である。

【００３２】なお、図３に示す従来の非冗長化処理と、
図８に示す本発明によるゼロサプレス非冗長化処理とを
併用すると、図３と図８とを比較して分かるように、こ
れらの図（ａ）に示すような相異なるパターンから出発
して、（ｂ）に示すような同一のパターンが得られてし
まう。すなわち、グラフの一意性が損なわれてしまう。
これを避けるために、本発明では、従来の非冗長化処理
は使用しない。

【００３３】上述した本発明によるゼロサプレス法は、
論理回路の設計装置、故障診断装置、集合データ処理装
置などに適用できる。以下、それらの実施例を説明す
る。

【００３４】実施例１図１２は、本発明によるゼロサプレス法を論理回路の設
計装置に適用した実施例を示すブロック図である。

【００３５】図において、符号５０は論理合成処理装
置、６０は集合データ処理装置である。論理合成処理装
置５０は、制御装置５１と積和形記憶テーブル５２とを
備えている。制御装置５１は、入力装置５３を通して入
力された論理式データ５４を記憶し、この論理式データ
５４に基づいて、集合データ処理装置６０に命令を出
す。論理式データ５４は、例えば、図１６に示す論理式
データ５４ａで与えられる。積和形記憶テーブル５２
は、積項および積和項が、後述するノードテーブルのど
のアドレスから始まるかを記録するテーブルである。

【００３６】集合データ処理装置６０は、論理合成処理
装置５０からの命令を実行し、その計算結果を論理合成
処理装置５０に返す。論理合成処理装置５０は、計算結
果を積和形記憶テーブル５２に記憶する。制御装置５１
は、計算結果に基づいて、回路を構成する。この回路
は、出力装置５５から回路図５６として出力される。回
路図５６は、例えば、図１６に示す回路図５６ａで与え
られる。

【００３７】集合データ処理装置６０は、制御装置６１
と、順序づけテーブル６２と、ノードテーブル６３とを
備えている。順序づけテーブル６２は、図１３に示すよ
うに、入力変数の各文字とその否定とを表すリテラル
に、固定した順番を与えるものである。一方、ノードテ
ーブル６３は、図１４（ａ）−図１４（ｃ）に示すよう
に、各ノード（すなわち、中間ノードおよび終端ノー
ド）について、そのノードにかかわるリテラルと、その
ノードから出る２本の枝ｅ０，ｅ１が指すノードとを格
納するテーブルである。たとえば、図１７（ａ）−図１
７（ｃ）に示すゼロサプレス二分決定グラフに対応する
ノードテーブルは、図１４（ａ）−図１４（ｃ）に示す
ものである。

【００３８】次に、図１２から図１９を参照して、本実
施例による論理回路の設計処理を説明する。

【００３９】まず、回路の仕様は、図１６の論理式５４
ａのように、論理和、論理積等の論理演算を含んだ論理
式の組合せとして記述され、入力ファイルとして与えら
れる。この論理式を、２段積和形論理式、すなわち、複
数の積項の総和の形に展開する。

【００４０】２段積和形は、積項の集合データとして扱
うことができる。論理式は、次のようにして、２段積和
形に変換される。まず、論理式中に現れる各要素を、１
個の積項からなる積項の集合データとする。次に、それ
ら複数の積項どうしの演算を、与えられた論理式の構造
にしたがって繰り返すことによって、２段積和形データ
を得る。具体的には、次のようにして実行される。

【００４１】図１５のステップＳ１において、論理合成
処理装置５０の制御装置５１は、入力ファイルから論理
式データ５４を読み込む。このデータは、制御装置５１
の内部記憶装置に一旦記憶される。例えば、図１６に示
す論理式データ５４ａが読み込まれ、内部記憶装置に格
納される。

【００４２】ステップＳ２において、制御装置５１は、
論理式の各要素を、１個の積項からなる積和形７１−７
４（図１６）で表現する。次いで、制御装置５１は、積
和形７１−７４を構成するリテラルと、リテラル間の演
算方法（この場合は積）を、集合データ処理装置６０に
供給し、図１７（ａ）−図１７（ｂ）に示すようなゼロ
サプレス二分決定グラフを計算するように命令する。集
合データ処理装置６０は、先に説明した本発明のゼロサ
プレス法によって、ゼロサプレス二分決定グラフを生成
する。その結果、ノードテーブル６３の内容は、図１４
（ａ）および図１４（ｂ）のようになり、積項７１およ
び７２と、それらの開始アドレスＮ０およびＮ２が、集
合データ処理装置６０から論理合成処理装置５０に、計
算結果として返される。論理合成処理装置５０は、これ
らの計算結果を積和形記憶テーブル５２に格納する。

【００４３】積和形７１および７２を従来の二分決定グ
ラフで表現すると、図２０（ａ）−図２０（ｂ）のよう
になる。すなわち、５個の入力変数に関わる１０個のリ
テラルが、積項に含まれるか否かを、２進数の各桁の
０、１に対応づけることによって、各積項を２進数で表
し、積項の集合データを従来の二分決定グラフで表すこ
とができる。この詳細は、Tsutomu Sasao 編 "Logic Sy
nthesis and Optimization" Kluwer Academic Publishe
rs, 1993 の第２章３６−３８ページに説明されてい
る。

【００４４】同じ積和形７１および７２を本発明のゼロ
サプレス法で表現すると、図１７（ａ）および図１７
（ｂ）に示すような、コンパクトな表現となる。これ
は、上述した本発明のゼロサプレス非冗長化処理による
効果であって、その処理は、集合データ処理装置６０に
よって実行される。

【００４５】図１５のステップＳ３において、制御装置
５１は、論理式の構造にしたがって、積項７１と７２の
和７５、積項７３と７４の和７６、および、これらの和
７５と７６との積７７を計算せよとの命令を集合データ
処理装置６０に送る。

【００４６】これに応じて、集合データ処理装置６０
は、ゼロサプレス二分決定グラフで表された積項集合ど
うしの和、および積の演算を行う。その具体的な方法
は、たとえば、上述したBryantの論文６８１−６８７ペ
ージに記載されている。この演算方法は、上位変数から
順に、０の場合と１の場合とに場合分けすることによっ
て、与えられた演算を場合分けされたものどうしの演算
に分解する。この演算を各変数について繰り返しなが
ら、演算結果のグラフを生成していくものである。１回
の演算ごとに、共有化およびゼロサプレス非冗長化とい
う簡単化処理が適用される。

【００４７】図１７（ｃ）および図１８（ａ）は、本発
明のゼロサプレス法によって得られたゼロサプレス二分
決定グラフを示している。また、図１７（ｃ）のグラフ
に対応するノードテーブル６３が図１４（ｃ）に示され
ている。このノードテーブルの内容に基づいて、積和７
５の開始アドレスＮ３が、集合データ処理装置６０から
論理合成処理装置５０へ、計算結果として供給される。
積和７７についても、同じようにしてノードテーブル６
３が作成され、その計算結果が論理合成処理装置５０に
送られる。図２０（ｃ）および図２１（ａ）は、従来の
非冗長化を用いて得られた二分決定グラフを示してい
る。図１８（ａ）が本実施例による、回路の論理を表す
最終的な積和形表現であり、図２１（ａ）が従来技術に
よる、回路の論理を表す最終的な積和形表現である。

【００４８】図１５のステップＳ４において、制御装置
５１は、積和形７７の簡単化を、集合データ処理装置６
０に命令する。集合データ処理装置６０の制御装置６１
は、制御装置５１の指示する手順にしたがって、積項ど
うしの包含関係を調べて簡単化を実行し、図１８（ｂ）
に示すような、簡単化されたゼロサプレス二分決定グラ
フ８０を作成する。この簡単化演算は、周知の技術であ
り、たとえば、R.K. Brayton 他著、"Logic Minimizat
ion Algorithms for VLSI Synthesis", KluwerAcademic
Publishers, １９９０年に記載されている。従来の簡
単化によれば、図２１（ｂ）の二分決定グラフが得られ
るが、これは、本実施例のゼロサプレス二分決定グラフ
８０と比較して、相当に複雑であることが分かる。

【００４９】ステップＳ５において、制御装置５１は、
簡単化されたゼロサプレス二分決定グラフ８０に基づい
て回路図を作成する。具体的には、制御装置５１は、グ
ラフ８０のパスをたどるように、集合データ処理装置６
０に命令する。集合データ処理装置６０の制御装置６１
は、この命令に応じて、ノードテーブル６３をたどり、
上位のノードから１の終端ノードｔ１に達するパスを見
いだす。この場合は、２本のパスが見いだされる。ここ
で、制御装置５１は、パスの途中にあるリテラルをＡＮ
Ｄゲート８１および８２でまとめ、２つのＡＮＤゲート
の出力をＯＲゲート８３でまとめる。また、否定を表す
リテラルには、インバータ８４および８５を配する。最
後に、入力が一つのＡＮＤゲート８１を取り除く。こう
して、最終的に、図１６の回路図５６ａが得られる。

【００５０】最後に、ステップＳ６において、制御装置
５１は、出力装置５５に回路図データ５６を出力させ
る。

【００５１】なお、本実施例では、論理素子としてＡＮ
Ｄ素子およびＯＲ素子を用いたが、局所的な等価な置換
によって、これらの素子をＮＡＮＤ素子およびＮＯＲ素
子に置き換えることができる。

【００５２】こうして、本実施例は、ゼロサプレス非冗
長化処理を採用することによって、大幅な記憶容量の削
減と、計算時間の短縮とを実現できる。このことは、本
実施例にかかわる図１７（ａ）−図１８（ｂ）と、従来
技術にかかわる図２０（ａ）−図２１（ｂ）とを比較す
ることによって、容易に理解される。

【００５３】実施例２実施例２は、本発明を故障診断装置に適用した例であ
る。この実施例を説明する前に、故障の伝搬という概念
について、図２２を参照して説明する。

【００５４】図２２において、論理回路９０に、あるテ
ストベクトルを入力した場合、ある出力端子９２に正常
値と異なる出力が得られたとすると、この論理回路９０
に故障があることが知られる。これをさらに進めると、
あるテストベクトルを入力した場合に、どの点の故障が
どの出力信号線に伝搬するかという問題が提起される。
例えば、あるテストベクトルを入力した場合に、０また
は１に固定された故障９１に起因して、ある出力端子９
２に異常出力が得られたとすれば、このテストベクトル
に関して、故障９１は出力信号線９２まで伝搬したとい
う。

【００５５】たとえば、図２３のＡＮＤゲート９５に、
テストベクトル（０、１）を入力した場合を考察する。
ＡＮＤゲート９５の第１入力端が０に固定された故障を
ａ０、１に固定された故障をａ１で表わす。同様に、Ａ
ＮＤゲート９５の第２入力端が０に固定された故障をｂ
０、１に固定された故障をｂ１で表わす。この場合、正
常出力は０、異常出力は１である。したがって、第１入
力端が１に固定され、第２入力端が０に固定されていな
い場合に、異常出力が得られる。したがって、故障の集
合９６が得られる。

【００５６】このような故障の集合を、論理回路９０の
入力端子から出力端子に向かって各論理素子について計
算することによって、論理回路９０の各出力信号線と、
各テストベクトルとについて、故障の集合が得られる。
この故障の集合を二分決定グラフで表すことは公知であ
り、たとえば、N. Takahashi, et al, "Fault Simulati
on for Multiple Faults Using Shared BDD Representa
tion of Fault Sets",Processing of IEEE/ACM ICCAD'9
1, pp. 550 - 553, 1991, に記載されている。本実施
例では、従来の二分決定グラフに代えて、前述した本発
明のゼロサプレス二分決定グラフを用いて、故障の集合
を得るものである。

【００５７】本実施例の故障診断装置は、図１２に示し
た論理回路の設計装置と同様の構成となる。本実施例で
は、仮定される故障の数と等しい桁数の２進数を用い、
その各桁の１、０を各故障の有無に対応づけることによ
って、複数の故障の組合せを表現する。この場合、順序
テーブル６２は、この２進数の０および１に、ある固定
した順番を与える。また、図１２の論理式データ５４の
代わりに、論理回路９０の回路図データおよび入力信号
データが与えられ、回路図データ５６の代わりに、簡単
化された故障の集合データが与えられる。

【００５８】図２４は、故障診断装置の動作を示すフロ
ーチャートである。

【００５９】ステップＳ１１において、制御装置５１
は、回路図データおよび入力信号データを読み込む。こ
の回路図データは、論理回路９０に相当し、入力信号デ
ータは、上述したテストベクトルに相当する。

【００６０】ステップＳ１２において、制御装置５１
は、入力端子から各出力端子に向かって、各素子ごと
に、正常な信号の流れを計算するように、制御装置６１
に命令する。制御装置６１は、その結果を制御装置５１
に返す。この手順を繰り返すことによって、論理回路９
０の、各入力信号データに対する正常出力が得られる。

【００６１】ステップＳ１３において、制御装置５１
は、入力端子から各出力端子に向かって、各素子ごと
に、故障の伝搬を計算するように、制御装置６１に命令
する。制御装置６１は、その結果を制御装置５１に返
す。この手順を繰り返すことによって、論理回路９０
の、各入力信号データに対する故障の伝搬が計算され
る。言い替えれば、故障の集合データが得られる。この
ステップで、本発明によるゼロサプレス非冗長化処理が
用いられる。

【００６２】ステップＳ１４において、制御装置５１
は、出力装置５５から故障の集合データを出力させる。

【００６３】制御装置５１は、この故障の集合を用いて
故障診断を行うことができる。たとえば、複数個のテス
トベクトルに対して故障が検出された場合に、本手法で
求めた故障の積を計算することにより、故障発生箇所を
限定することができる。

【００６４】本実施例によるゼロサプレス二分決定グラ
フは、従来の二分決定グラフよりも大幅に簡単化され
る。これは、論理回路で仮定される故障のうち、同時に
発生する故障の数は比較的少ないため、故障の集合を表
現する２進数の桁のうち、０をとるものが１をとるもの
よりはるかに多く、本発明のゼロサプレスが有効に働く
からである。この結果、従来の二分決定グラフによるよ
りも、記憶容量が大幅に削減され、処理時間も短縮され
る。

【００６５】

【発明の効果】以上説明したように、本発明によれば、
全体集合の要素数に比べて少ない要素数の集合（疎な集
合）を、従来よりも少ないノード数のグラフで表現する
ことができる。その結果、従来よりも大規模な論理回路
の設計自動化が可能となる。また、処理データ量の減
少、処理速度の向上、設計時間の短縮を図ることができ
る。

【図面の簡単な説明】

【図１】論理関数を展開した二分木グラフの一例を示す
図である。

【図２】二分決定グラフの生成における従来の共有化処
理を示す図である。

【図３】二分決定グラフの生成における従来の非冗長化
処理を示す図である。

【図４】従来の共有化処理および非冗長化処理によっ
て、図１の二分木グラフを簡単化して生成した、二分決
定グラフを示す図である。

【図５】従来の二分決定グラフを用いて、集合データを
表現した一例を示すブロック図である。

【図６】二分決定グラフを用いて同一の集合データを表
現した場合に、集合データを表わす２進数の桁数によっ
て、グラフの形が異なる例を示す図である。

【図７】本発明によるゼロサプレス二分決定グラフの生
成原理を示すブロック図である。

【図８】本発明によるゼロサプレス非冗長化処理を示す
図である。

【図９】本発明によるゼロサプレス非冗長化処理を用い
て、図７の二分木グラフを簡単化する場合のプロセスを
示す図である。

【図１０】本発明によるゼロサプレス二分決定グラフで
は、集合データを表わす２進数の桁数によって、グラフ
の形が変化しないことを示す図である。

【図１１】本発明によるゼロサプレス二分決定グラフ
と、従来の二分決定グラフにおけるノード数を比較した
グラフである。

【図１２】本発明による論理回路の設計装置の一実施例
の構成を示すブロック図である。

【図１３】上記実施例における順序づけテーブルの一例
を示す図である。

【図１４】上記実施例におけるノードテーブルの変化を
示す図である。

【図１５】上記実施例の動作を説明するためのフローチ
ャートである。

【図１６】上記実施例における論理回路の簡単化の概要
を示すブロック図である。

【図１７】上記実施例において生成される積和形のゼロ
サプレス二分決定グラフの例を示す図である。

【図１８】上記実施例において生成される積和形のゼロ
サプレス二分決定グラフの例を示す図である。

【図１９】上記実施例において、最終的に得られた積和
形表現を回路図に変換する方法を示す図である。

【図２０】図１７に示す積和形を、従来の二分決定グラ
フで表現した図である。

【図２１】図１８に示す積和形を、従来の二分決定グラ
フで表現した図である。

【図２２】本発明による故障診断装置の実施例におけ
る、故障の伝搬を説明するための図である。

【図２３】ＡＮＤゲートにおける故障の集合の一例を示
す図である。

【図２４】図２２の実施例の動作を説明するためのフロ
ーチャートである。

【符号の説明】

５０論理合成処理装置５１制御装置５２積和形記憶テーブル５３入力装置５４，５４ａ論理式データ５５出力装置５６，５６ａ回路図６０集合データ処理装置６１制御装置６２順序テーブル６３ノードテーブル

Claims

【特許請求の範囲】

【請求項１】論理関数データを構成する複数の入力変
数ｘのそれぞれに、ある固定した順番を与える順序テー
ブルと、複数個の中間ノードと０および１の論理値を表す２つの
終端ノードｔ０，ｔ１との組合せからなる二分木状のグ
ラフを格納するためのノードテーブルで、前記各中間ノ
ードに関わる一つの入力変数ｘと、該入力変数ｘへ０お
よび１を代入したときの行き先を表す２つの枝ｅ０，ｅ
１とを記憶するエリアを備えたノードテーブルと、前記順序テーブルに記録されている第１の入力変数ｘ１
に、０および１を代入して２つの部分論理関数に分解す
る展開処理を行い、該各部分論理関数について、前記順
序テーブルの第２の入力変数ｘ２に０および１を代入し
て、各々２つの部分論理関数に分解する展開処理を行
い、以下同様の展開処理を前記順序テーブルの示す順序
にしたがって、すべての入力変数ｘについて繰り返し、
該一連の展開処理によって得られた展開を前記中間ノー
ドおよび前記終端ノードｔ０，ｔ１で表現して前記二分
木状のグラフを生成し、該二分木状のグラフを構成する
中間ノードおよび終端ノードｔ０，ｔ１を前記ノードテ
ーブルに格納する手段と、前記展開処理中に、新たな中間ノードａを生成して前記
ノードテーブルに格納する前に、該中間ノードａと同一
の入力変数ｘおよび枝ｅ０，ｅ１を有する等価な中間ノ
ードｂが、前記ノードテーブル中にすでに存在している
か否かを調べ、すでに存在している場合は、新たな中間
ノードａは生成せずに、中間ノードａを指すべき枝が前
記中間ノードｂを指すようにし、前記中間ノードの共有
化を行う手段と、前記展開処理中に、新たな中間ノードａの一方の枝ｅ１
が終端ノードｔ０を直接指す場合は、該中間ノードａは
生成せずに、前記中間ノードａを指すべき枝がもう一方
の枝ｅ０の行き先を直接指すようにし、冗長な中間ノー
ドの生成を防ぐ非冗長化を行う手段とを具備することを
特徴とする論理関数データ処理装置。
【請求項２】前記論理関数データ処理装置は、さら
に、複数個の要素からなる集合データ中の任意の要素か
らなる部分集合データを前記論理関数データに対応させ
るための番号テーブルを備え、該番号テーブルは、前記
集合データの各要素と該各要素に付与された０以上の相
異なる整数番号とを含み、該整数番号を２進数で表した
ときの各桁を前記各入力変数ｘに対応させ、前記論理関
数データは、前記各入力変数ｘが構成する２進数によっ
て表現された前記整数番号に対応する要素が、前記部分
集合データに含まれるときに値１をとり、そうでないと
きに値０をとることを特徴とする請求項１に記載の論理
関数データ処理装置。
【請求項３】論理回路のオン集合を積項の和の形で表
現した集合データの、前記積項を構成するリテラルの総
数に等しい桁数の２進数を用いて、該２進数の各桁の０
および１を前記リテラルの有無に対応づけることによっ
て、前記積項を相異なる２進数で表し、前記オン集合を
論理関数として表現し、該論理関数に基づいて論理回路
を設計する論理回路の設計装置において、前記積項と前
記２進数との対応を示す番号テーブルと、前記各リテラルに、ある固定した順番を与える順序テー
ブルと、複数個の中間ノードと０および１の論理値を表す２つの
終端ノードｔ０，ｔ１との組合せからなる二分木状のグ
ラフを格納するためのノードテーブルで、前記各中間ノ
ードに関わる一つのリテラルと、該リテラルへ１および
０を代入したときの行き先を表す２つの枝ｅ０，ｅ１と
を記憶するエリアを備えたノードテーブルと、前記順序テーブルに記録されている第１のリテラルに、
０および１を代入して２つの部分論理関数に分解する展
開処理を行い、該各部分論理関数について、前記順序テ
ーブルの第２のリテラルに０および１を代入して、各々
２つの部分論理関数に分解する展開処理を行い、以下同
様の展開処理を前記順序テーブルの示す順序にしたがっ
て、すべてのリテラルについて繰り返し、該一連の展開
処理によって得られた展開を前記中間ノードおよび前記
終端ノードｔ０，ｔ１で表現して前記二分木状のグラフ
を生成し、該二分木状のグラフを構成する中間ノードお
よび終端ノードｔ０，ｔ１を前記ノードテーブルに格納
する手段と、前記展開処理中に、新たな中間ノードａを生成して前記
ノードテーブルに格納する前に、該中間ノードａと同一
のリテラルおよび枝ｅ０，ｅ１を有する等価な中間ノー
ドｂが、前記ノードテーブル中にすでに存在しているか
否かを調べ、すでに存在している場合は、新たな中間ノ
ードａは生成せずに、中間ノードａを指すべき枝が前記
中間ノードｂを指すようにし、前記中間ノードの共有化
を行う手段と、前記展開処理中に、新たな中間ノードａの一方の枝ｅ１
が終端ノードｔ０を直接指す場合は、該中間ノードａは
生成せずに、前記中間ノードａを指すべき枝がもう一方
の枝ｅ０の行き先を直接指すようにし、冗長な中間ノー
ドの生成を防ぐ非冗長化を行う手段と、前記共有化および冗長化によって得られた積項の含むリ
テラルにしたがって、前記論理回路の入力端子とＡＮＤ
素子の入力端子とを回路図上で接続する手段と、前記ＡＮＤ素子の各出力を１つのＯＲ素子に回路図上で
接続する手段とを具備することを特徴とする論理関数デ
ータ処理装置。
【請求項４】前記論理関数データ処理装置は、さら
に、前記ＡＮＤ素子およびＯＲ素子を組み合わせた回路
を生成した後、該回路に等価的な置換を施すことによっ
て、ＮＡＮＤ素子およびＮＯＲ素子を用いた回路を生成
すること特徴とする請求項３に記載の論理関数データ処
理装置。
【請求項５】論理回路の信号線上で信号が０または１
に固定される故障が複数箇所で発生すると仮定される場
合に、前記各信号線について、該信号線上の信号値を正
常値と異ならせる故障の集合を、前記論理回路の入力端
子から出力端子に向かって、回路の論理にしたがって集
合演算を用いて順次計算し、前記論理回路の出力の信号
値に影響を与える故障の集合を求める故障診断装置にお
いて、前記故障の集合データを、仮定される故障の総数と等し
い桁数の２進数を用いて、該２進数の各桁の１および０
を各故障の有無に対応づけ、前記故障の集合データを論
理関数で表現する手段と、前記各故障に、ある固定した順番を与える順序テーブル
と、複数個の中間ノードと０および１の論理値を表す２つの
終端ノードｔ０，ｔ１との組合せからなる二分木状のグ
ラフを格納するためのノードテーブルで、前記各中間ノ
ードに関わる一つの故障と、該故障へ１および０を代入
したときの行き先を表す２つの枝ｅ０，ｅ１とを記憶す
るエリアを備えたノードテーブルと、前記順序テーブルに記録されている第１の故障に、０お
よび１を代入して２つの部分論理関数に分解する展開処
理を行い、該各部分論理関数について、前記順序テーブ
ルの第２の故障に０および１を代入して、各々２つの部
分論理関数に分解する展開処理を行い、以下同様の展開
処理を前記順序テーブルの示す順序にしたがって、すべ
ての故障について繰り返し、該一連の展開処理によって
得られた展開を前記中間ノードおよび前記終端ノードｔ
０，ｔ１で表現して前記二分木状のグラフを生成し、該
二分木状のグラフを構成する中間ノードおよび終端ノー
ドｔ０，ｔ１を前記ノードテーブルに格納する手段と、前記展開処理中に、新たな中間ノードａを生成して前記
ノードテーブルに格納する前に、該中間ノードａと同一
の故障および枝ｅ０，ｅ１を有する等価な中間ノードｂ
が、前記ノードテーブル中にすでに存在しているか否か
を調べ、すでに存在している場合は、新たな中間ノード
ａは生成せずに、中間ノードａを指すべき枝が前記中間
ノードｂを指すようにし、前記中間ノードの共有化を行
う手段と、前記展開処理中に、新たな中間ノードａの一方の枝ｅ１
が終端ノードｔ０を直接指す場合は、該中間ノードａは
生成せずに、前記中間ノードａを指すべき枝がもう一方
の枝ｅ０の行き先を直接指すようにし、冗長な中間ノー
ドの生成を防ぐ非冗長化を行う手段と、前記共有化および冗長化によって得られた積項の含む故
障にしたがって、前記論理回路の入力端子とＡＮＤ素子
の入力端子とを回路図上で接続する手段と、前記ＡＮＤ素子の各出力を１つのＯＲ素子に回路図上で
接続する手段とを具備することを特徴とする故障診断装
置。