JPH06214257A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチング素子に連結した欠陥を生じ難く
でき、しかも欠陥検出を容易に行うことができるアクテ
ィブマトリクス基板を提供する。 【構成】 ゲートバスライン１０およびソースバスライ
ン２０が相互に交差して形成されていると共に、ゲート
バスライン１０およびソースバスライン２０により囲ま
れた各領域のそれぞれに絵素電極４０が形成され、絵素
電極４０、ゲートバスライン１０、ソースバスライン２
０にＴＦＴ３０が電気的に接続されているアクティブマ
トリクス基板において、隣合う２つのゲートバスライン
１０、１０により挟まれた複数の絵素電極４０からなる
絵素電極列の各々が、隣接する２つの絵素電極４０の一
方を２つのゲートバスライン１０、１０の片方とＴＦＴ
３０を介して接続し、他方の絵素電極４０をもう片方の
ゲートバスライン１０とＴＦＴ３０を介して接続した状
態に設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば液晶テレビジョ
ンや、ワードプロセッサ、コンピュータの端末表示等に
用いられる液晶表示装置、或はＥＬ表示装置、プラズマ
表示装置等を構成すべく使用されるアクティブマトリク
ス基板に関する。

【０００２】

【従来の技術】上述した液晶表示装置などの表示装置に
おいては、マトリクス状に配設された表示用絵素を選択
的に光変調することにより、画面上に表示パターンを形
成するように構成されている。表示用絵素を選択して光
変調する方法としては、アクティブマトリクス駆動方式
が知られている。この方法は、各々の絵素を独立した絵
素電極によって形成し、それぞれの絵素電極に接続した
スイッチング素子を介して絵素電極に選択的に電圧を印
加することにより表示駆動する方法であり、高コントラ
ストの表示が可能であるので、液晶テレビジョンや、ワ
ードプロセッサ、コンピュータの端末表示等に実用化さ
れている。

【０００３】上記スイッチング素子としては、ＴＦＴ
（薄膜トランジスタ）素子、ＭＩＭ（金属−絶縁膜−金
属）素子、ＭＯＳトランジスタ素子、ダイオード、バリ
スタ等が一般に用いられている。

【０００４】ところで、液晶表示装置などの表示装置
は、絵素電極およびスイッチング素子がマトリクス状に
配設されたアクティブマトリクス基板と、対向電極が形
成された対向基板とが、絵素電極および対向電極が内側
を向くようにして対向配設され、両基板の間に表示媒体
が封入された構造となっている。その表示媒体として
は、液晶表示装置の場合には液晶が使用され、ＥＬ表示
装置の場合にはＥＬ発光層が、プラズマ表示装置の場合
にはプラズマ発光体が使用される。

【０００５】かかる表示装置において、スイッチング素
子により、各絵素電極と、これに対向する対向電極との
間に印加される電圧をスイッチングすると、その間に介
在する液晶、ＥＬ発光層あるいはプラズマ発光体等の表
示媒体が光学的に変調され、その変調によって形成され
る表示パターンが視認される。

【０００６】図６に、従来のアクティブマトリクス基板
の平面図を示す。このアクティブマトリクス基板は、絶
縁性基板上に、タンタル（Ｔａ）からなる複数の走査配
線（ゲートバスライン）６１０とチタン（Ｔｉ）からな
る複数の信号配線（ソースバスライン）６２０とが、相
互に直交するように設けられている。かかる走査配線６
１０と信号配線６２０とは、一方を上に、他方を下にし
て形成され、その間に設けたゲート絶縁膜により絶縁さ
れている。

【０００７】走査配線６１０と信号配線６２０とにより
囲まれた矩形状のそれぞれの領域には、ＩＴＯ（酸化イ
ンジウムおよび酸化スズ）からなる絵素電極６４０が配
置されている。各領域の隅部には、スイッチング素子と
してのＴＦＴ６３０がそれぞれ設けられ、このＴＦＴ６
３０は、各絵素電極６４０と、各絵素電極６４０に近接
する１本の走査配線６１０および１本の信号配線６２０
とにそれぞれ電気的に接続されている。走査配線６１０
からは絵素電極６４０に向けて枝線６３１が分岐してお
り、この枝線６３１の先端部寄りの部分がＴＦＴ６３０
におけるゲート電極となっている。

【０００８】図７はかかる構成のアクティブマトリクス
基板を示す等価回路図である。各走査配線６１０の一方
の端部には入力端子６１１が設けられ、信号配線６２０
の一方又は両方の端部には入力端子６２１が設けられて
いる。よって、走査配線６１０への入力は、同じ方向側
から行われる。また、絵素電極６４０との間で容量Ｃを
形成する、もう一方の電極が対向基板に形成された対向
電極６４２である。

【０００９】なお、走査配線６１０に設ける入力端子６
１１を奇数番目では、例えば左側に設け、偶数番目では
右側に設けて、走査配線６１０への入力方向を異なら
せ、高精細化を図り得る構成も知られている。

【００１０】

【発明が解決しようとする課題】ところで、従来のアク
ティブマトリクス基板の場合、各走査配線６１０に対し
てＴＦＴ６３０が同一側、図６では下側に配置されてい
るので、以下に示すような欠点があった。

【００１１】走査配線６１０に沿って隣接するＴＦＴ
６３０と６３０との間の距離が比較的短いので、アクテ
ィブマトリクス基板の製造時において、例えばダスト等
の基板への付着によるフォトリソ不良などが生じると、
走査配線６１０に沿って隣接するＴＦＴにおいて連結し
た欠陥が生じ易い。

【００１２】走査配線６１０に沿って存在する一連の
絵素電極６４０には、すべて同じ走査配線からの信号が
入るため、例えばある走査配線に何等かの特性上の分布
（ライン抵抗が大きいなど）が生じた場合、それが強調
され、疑似的なライン欠陥として認識され易くなる。

【００１３】上述したように高精細化のために、入力
端子６１１を奇数番目では左側に、偶数番目では右側に
設ける構成の場合、基板端付近では、１ライン毎に走査
配線の入力側と非入力側が交互に入れ替わるため、走査
信号の遅延等の要因により縞状のムラが認識されること
がある。

【００１４】製造されたアクティブマトリクス基板の
欠陥検査を行う場合、実際に駆動するときのように走査
配線６１０および信号配線６２０の１ライン毎に異なる
ような駆動信号を入力することが困難であるため、走査
配線６１０および信号配線６２０の全てに同じゲート信
号およびソース信号を入れて基板検査を行っている。こ
のため、走査配線６１０に沿って隣接するＴＦＴ６３０
に連結した欠陥が生じていても、それが１箇所の欠陥か
連続した複数個の欠陥かを目視によって判断するのが困
難である。なお、その理由は、一般的に目視の検出感度
が、欠陥絵素が縦に並んでいる場合よりも横に並んでい
る場合の方が低いためである。

【００１５】本発明は、このような従来技術の課題を解
決すべくなされたものであり、ＴＦＴに連結した欠陥を
生じ難くでき、しかも欠陥検出を容易に行うことができ
るアクティブマトリクス基板を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、複数の走査配線および複数の信号配線が
相互に交差して形成されていると共に、該走査配線およ
び信号配線により囲まれた各領域のそれぞれに絵素電極
が形成され、絵素電極、走査配線及び信号配線にスイッ
チング素子が電気的に接続されているアクティブマトリ
クス基板において、隣合う２つの走査配線により挟まれ
た複数の絵素電極からなる絵素電極列の各々が、隣接す
る２つの絵素電極の一方を該当する絵素電極列を挟む２
つの走査配線の片方とスイッチング素子を介して接続
し、他方の絵素電極をもう片方の走査配線とスイッチン
グ素子を介して接続した状態に設けられているので、そ
のことにより上記目的が達成される。

【００１７】また、本発明のアクティブマトリクス基板
は、複数の走査配線および複数の信号配線が相互に交差
して形成されていると共に、該走査配線および信号配線
により囲まれた各領域のそれぞれに絵素電極が形成さ
れ、絵素電極、走査配線及び信号配線にスイッチング素
子が電気的に接続されているアクティブマトリクス基板
において、各信号配線に信号を入力する入力端子が、信
号配線の片方の端部に、近接する３以上の一定数を１組
として隣合う組同士を逆の端部側となるようにして設け
られ、隣合う２つの走査配線により挟まれた複数の絵素
電極からなる絵素電極列の各々の該１組と同数からなる
絵素電極組の隣合う組同士が、該入力端子が相互に逆の
端部に設けられた信号配線にスイッチング素子を介して
接続され、各絵素電極組のうちの少なくとも１つの絵素
電極が、該当する絵素電極列を挟む２つの走査配線の片
方と、信号配線に接続された同じスイッチング素子を介
して接続され、残りの絵素電極がもう片方の走査配線
と、信号配線に接続された同じスイッチング素子を介し
て接続されているので、そのことにより上記目的が達成
される。前記入力端子は、３つの信号配線毎に交互に異
なる端部に配設することができる。

【００１８】

【作用】請求項１においては、走査配線に沿った方向に
隣接する２つの絵素電極の一方が、これら絵素電極を挟
む２つの走査配線の片方とスイッチング素子を介して接
続されており、他方の絵素電極が、もう片方の走査配線
とスイッチング素子を介して接続された状態になってい
る。これら隣接する２つの絵素電極各々に接続された各
々のスイッチング素子を結ぶ線分は、走査配線に対して
斜めになって、スイッチング素子間の離隔距離が長くな
る。

【００１９】請求項２においては、各信号配線に信号を
入力する入力端子が、信号配線の片方の端部に、連続す
る３以上の一定数を１組として隣合う組同士を互いに逆
の端部側にして設けられている。また、２つの走査配線
に挟まれ、上記１組の入力端子各々から入力された信号
によって駆動される同数の絵素電極からなる絵素電極組
は、少なくとも１つの絵素電極が上記２つの走査配線の
うちの片方に接続し、残りの絵素電極がもう片方の走査
配線に接続された構造になっている。

【００２０】

【実施例】以下、本発明を実施例に基づいて説明する。

【００２１】（実施例１）図１は本実施例のアクティブ
マトリクス基板の構成例を示す平面図であり、図２は図
１の等価回路図である。

【００２２】このアクティブマトリクス基板は、ガラス
基板等の絶縁性基板１の上に走査配線としてのゲートバ
スライン１０と、信号配線としてのソースバスライン２
０とが交差状に形成されている。ゲートバスライン１０
は横方向に長く、複数本が縦方向に沿って離隔して配線
され、各ゲートバスライン１０の左端には入力端子１１
が設けられている。ソースバスライン２０は縦方向に長
く、複数本が横方向に沿って離隔して配線され、各ソー
スバスライン２０の上端には入力端子２１が設けられて
いる。

【００２３】ゲートバスライン１０とソースバスライン
２０とで囲まれた各領域にはそれぞれ絵素電極４０が形
成されている。ここで、図２において、一番上のゲート
バスライン１０に沿って存在する複数の絵素電極４０を
１列目の絵素電極列４０ａとし、絵素電極列４０ａより
一つ下の複数の絵素電極４０を２列目の絵素電極列４０
ｂ、絵素電極列４０ｂより一つ下の複数の絵素電極４０
を３列目の絵素電極列４０ｃとし、以下同様に絵素電極
列４０ｃより下の複数の絵素電極４０も４、５、６…列
目の絵素電極列とする。

【００２４】上述したように決めた１番上の絵素電極列
４０ａの奇数番目の絵素電極４０には、１番上のゲート
バスライン１０から下向きに分岐されたゲート電極３１
ａを有するＴＦＴ３０ａが接続され、１番上の絵素電極
列４０ａの偶数番目の絵素電極４０には、上から２番目
のゲートバスライン１０から上向きに分岐されたゲート
電極３１ｂを有するＴＦＴ３０ｂが接続されている。上
から２番目の絵素電極列４０ｂの奇数番目の絵素電極４
０には、上から２番上のゲートバスライン１０から下向
きに分岐されたゲート電極３１ａを有するＴＦＴ３０ａ
が接続され、上記絵素電極列４０ｂの偶数番目の絵素電
極４０には、上から３番目のゲートバスライン１０から
上向きに分岐されたゲート電極３１ｂを有するＴＦＴ３
０ｂが接続されている。上から３番目の絵素電極列４０
ｃも同様になっており、奇数番目の絵素電極４０には、
上から３番上のゲートバスライン１０から下向きに分岐
されたゲート電極３１ａを有するＴＦＴ３０ａが接続さ
れ、上記絵素電極列４０ｃの偶数番目の絵素電極４０に
は、上から４番目のゲートバスライン１０から上向きに
分岐されたゲート電極３１ｂを有するＴＦＴ３０ｂが接
続されている。上から５番目の以降の絵素電極列も同様
になっている。

【００２５】即ち、実施例１においては、各絵素電極列
４０ａ等における奇数番目の絵素電極４０が、その絵素
電極列の上側のゲートバスライン１０を送られる信号に
よりオン・オフ制御されるＴＦＴ３０ａに接続され、偶
数番目の絵素電極４０が、その絵素電極列の下側のゲー
トバスライン１０を送られる信号によりオン・オフ制御
されるＴＦＴ３０ｂに接続されている。

【００２６】このため、１本のゲートバスライン１０に
は、ＴＦＴ３０ａ、３０ｂが交互に設けられ、ＴＦＴ３
０ａはそのゲートバスライン１０から下向きに分岐され
たゲート電極３１ａを有し、ＴＦＴ３０ｂはそのゲート
バスライン１０から上向きに分岐されたゲート電極３１
ｂを有する。その結果、１本のゲートバスライン１０に
は、上下位置を交互にしてＴＦＴ３０ａ、３０ｂが配列
される。また、ゲートバスライン１０に沿った方向に隣
接する２つの絵素電極４０に接続されたＴＦＴ３０ａと
３０ｂとを結ぶ線分が、ゲートバスライン１０に対して
斜めになって、距離が長くなる。

【００２７】したがって、本実施例１においては、ゲー
トバスライン１０に沿って設けられる隣接する２つのＴ
ＦＴ３０ａと３０ｂとが、ゲートバスライン１０の反対
側に存在し、また離隔距離が長いので、連続した欠陥が
発生する確率を低減することができる。また、１本のゲ
ートバスライン１０により制御される絵素電極４０の隣
合うもの同士が、ゲートバスライン１０に沿った横方向
ではなく斜め方向となるため、疑似的なライン欠陥とし
て認識され難くなる。

【００２８】なお、本発明は、上記実施例とは逆にして
ゲートバスライン１０と絵素電極４０とを接続するよう
にしてもよい。例えば、１番上の絵素電極列４０ａにつ
いて説明すると、その奇数番目の絵素電極４０に、上か
ら２番目のゲートバスライン１０から上向きに分岐され
たゲート電極３１ｂを有するＴＦＴ３０ｂを接続し、偶
数番目の絵素電極４０に、１番上のゲートバスライン１
０から下向きに分岐されたゲート電極３１ａを有するＴ
ＦＴ３０ａを接続してもよい。

【００２９】図３は、本発明の他の実施例を示す等価回
路図である。この実施例は、全てのゲートバスライン１
０の左端に入力端子１１を設ける上述した実施例とは異
なり、ゲートバスライン１０の奇数番目のものに対して
左側に、偶数番目のものに対して右側に入力端子１１を
設けるようにしている。即ち、高精細化を図れる構成と
している。

【００３０】この場合には、基板の検査工程においても
ゲート信号の入力方向を１ゲートバスライン１０ごとに
変えることができ、隣接する２つの絵素電極４０に異な
る検査用ゲート信号を加えることが可能となるので、基
板検査における欠陥検出の空間分解能を向上させること
が可能となる。更に、従来の実駆動時において、入力端
子１１の設置位置を１ゲートバスライン毎に交互に変え
た場合、製造プロセスの精度によって１ゲートバスライ
ン毎に微妙に特性が異なって、それを起因として縞状の
ムラが視認されるおそれがあったが、この場合には、ゲ
ートバスライン１０に沿って設けられ、かつ隣接する絵
素電極４０を、それぞれ異なるゲートバスラインからの
ゲート信号によって実駆動できるため、縞状のムラが現
れるのを防止することが可能となる。

【００３１】（実施例２）本実施例２は、上記実施例１
とは異なり、カラー表示が可能な表示装置に用いられる
場合のアクティブマトリクス基板に関する。

【００３２】図４は、そのアクティブマトリクス基板を
示す等価回路図である。なお、図１と同一部分には、同
一の番号を附している。このアクティブマトリクス基板
は、実施例１と同様に、各絵素電極列の隣合う２つの絵
素電極の一方が、該当する絵素電極列の上側のゲートバ
スライン１０にＴＦＴ３０ａを介して接続され、他方
が、該当する絵素電極列の下側のゲートバスライン１０
にＴＦＴ３０ｂを介して接続されると共に、ゲート信号
入力用の入力端子１１の設置位置が１ゲートバスライン
１０毎に交互に左右異ならせてある。更には、ゲートバ
スライン１０に沿った３つの連続する絵素電極４０から
なる絵素電極組４１を、赤（Ｒ）、緑（Ｇ）、青（Ｂ）
の各色用とした１組として駆動させるべく、ソースバス
ライン２０には入力端子２１が３ライン毎に上下異なら
せて配設している。なお、Ｒ、Ｇ、Ｂ用の３つのソース
バスライン２０を一まとめにして駆動する場合は、ゲー
トバスライン１０に対して設けた入力端子１１のよう
に、入力端子２１を１ライン毎に異ならせるよりもソー
ス信号の処理を簡単にできるという利点がある。

【００３３】このように構成された本実施例２のアクテ
ィブマトリクス基板においては、１本のゲートバスライ
ン１０には、上下位置を交互にしてＴＦＴ３０ａ、３０
ｂが配列される。また、ゲートバスライン１０に沿った
方向に隣接する２つの絵素電極４０に接続されたＴＦＴ
３０ａと３０ｂとを結ぶ線分が、ゲートバスライン１０
に対して斜めになって、距離が長くなる。

【００３４】したがって、本実施例２においては、ゲー
トバスライン１０に沿って設けられる隣接する２つのＴ
ＦＴ３０ａと３０ｂとが、ゲートバスライン１０の反対
側に存在し、また離隔距離が長いので、連続した欠陥が
発生する確率を低減することができる。

【００３５】また、１本のゲートバスライン１０により
制御される絵素電極４０の隣合うもの同士が、ゲートバ
スライン１０に沿った横方向ではなく斜め方向となるた
め、疑似的なライン欠陥として認識され難くなる。

【００３６】更には、従来ではゲートバスライン１０か
ら上側か下側の一方側にＴＦＴ３０を配置していたた
め、ゲートバスライン１０に沿った方向に隣接する３つ
の絵素電極４０に対して同じ検査用のゲート信号及び検
査用のソース信号が加えられたが、本実施例２によれ
ば、ゲートバスライン１０に沿った方向に隣接する絵素
電極４０に、それぞれ異なるゲートバスライン１０から
異なる検査用のゲート信号を与えることが可能となるた
め、単一欠陥か連続欠陥かの判断を容易に行うことが可
能となる。

【００３７】なお、本発明は、上記実施例２とは逆にし
てゲートバスライン１０と絵素電極４０とを接続するよ
うにしてもよい。例えば、１番上の絵素電極列４０ａに
ついて説明すると、その奇数番目の絵素電極４０に、上
から２番目のゲートバスライン１０から上向きに分岐さ
れたゲート電極３１ｂを有するＴＦＴ３０ｂを接続し、
偶数番目の絵素電極４０に、１番上のゲートバスライン
１０から下向きに分岐されたゲート電極３１ａを有する
ＴＦＴ３０ａを接続してもよい。

【００３８】図５は、実施例２の変形例である、アクテ
ィブマトリクス基板を示す等価回路図である。このアク
ティブマトリクス基板は、図４と同様にソースバスライ
ン２０の端部に設けた入力端子２１が３ライン毎に上下
を異ならせて配置されているものの、絵素電極列とゲー
トバスライン１０との接続状態を異ならせている。即
ち、各絵素電極列において、上下方向の同じ側に入力端
子２１が設けられた３本のソースバスライン２０に接続
された３つの絵素電極４０からなる絵素電極組４１のう
ち、両端のソースバスライン２０に接続された絵素電極
４０には、ゲートバスライン１０の下側に設けたＴＦＴ
３０ａが接続され、中央のソースバスライン２０に接続
された絵素電極４０には、ゲートバスライン１０の上側
に設けたＴＦＴ３０ｂが接続されている。

【００３９】この構成の場合には、カラー表示を行うた
めの３つのＲＧＢの信号のうち、真ん中のソースバスラ
インに対応するソース信号、つまりＲ信号、Ｇ信号およ
びＢ信号のうちどれか１つのみを変化させればよいの
で、実駆動における信号の処理が複雑にならない。その
理由は、次の通りである。即ち、ゲートバスライン１０
に沿って設けられる隣接する２つのＴＦＴ３０ａと３０
ｂとを、ゲートバスライン１０の反対側に存在するよう
に設置した場合には、実駆動におけるソース信号は、Ｔ
ＦＴ３０の位置に対応してゲートバスラインの１ライン
分進めるか、或は遅らせなければならない。そのため、
従来のようにゲートバスライン１０の片側にある絵素電
極４０に、ゲートバスライン１０の片側に設けたＴＦＴ
を接続する場合と異なり、実駆動を行う際のソース信号
の処理がかなり複雑になっていた。しかし、図５に示す
ような構造にした場合には、Ｒ信号、Ｇ信号およびＢ信
号のうちどれか１つのみを変化させればよく、実駆動に
おける信号処理の複雑化を抑制できるからである。

【００４０】なお、本実施例２ではソースバスライン２
０の３本毎に入力端子２１を上下入れ替え、更にそれに
対応してＴＦＴのゲートバスライン１０に対する設置方
向について言及しているが、本発明は、同じような考え
方で、目的に応じたその他の組合せを採用してもよい。

【００４１】

【発明の効果】以上の説明から明らかなように、本発明
のアクティブマトリクス基板によれば、従来のものに比
べて連結した欠陥が発生する確率を低減することがで
き、また基板検査においては、単一欠陥か連続欠陥かの
判断を容易に行うことが可能となる。さらに、実駆動に
おいては信号処理の複雑化を抑制することができ、基板
検査においては異なる検査信号を容易に入力することが
可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るアクティブマトリクス
基板を示す平面図である。

【図２】図１の等価回路を示す図である。

【図３】実施例２に係るアクティブマトリクス基板の等
価回路を示す図である。

【図４】実施例３に係るアクティブマトリクス基板の等
価回路を示す図である。

【図５】実施例４に係るアクティブマトリクス基板の等
価回路を示す図である。

【図６】従来のアクティブマトリクス基板を示す平面図
である。

【図７】図６の等価回路を示す図である。

【符号の説明】

１０ ゲートバスライン ２０ ソースバスライン １１、２１ 入力部 ３０ ＴＦＴ ３１ ゲート電極 ４０ 絵素電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶谷 優 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 伴 厚志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の走査配線および複数の信号配線が
   相互に交差して形成されていると共に、該走査配線およ
   び信号配線により囲まれた各領域のそれぞれに絵素電極
   が形成され、絵素電極、走査配線及び信号配線にスイッ
   チング素子が電気的に接続されているアクティブマトリ
   クス基板において、 隣合う２つの走査配線により挟まれた複数の絵素電極か
   らなる絵素電極列の各々が、隣接する２つの絵素電極の
   一方を該当する絵素電極列を挟む２つの走査配線の片方
   とスイッチング素子を介して接続し、他方の絵素電極を
   もう片方の走査配線とスイッチング素子を介して接続し
   た状態に設けられているアクティブマトリクス基板。
2. 【請求項２】 複数の走査配線および複数の信号配線が
   相互に交差して形成されていると共に、該走査配線およ
   び信号配線により囲まれた各領域のそれぞれに絵素電極
   が形成され、絵素電極、走査配線及び信号配線にスイッ
   チング素子が電気的に接続されているアクティブマトリ
   クス基板において、 各信号配線に信号を入力する入力端子が、信号配線の片
   方の端部に、近接する３以上の一定数を１組として隣合
   う組同士を逆の端部側となるようにして設けられ、隣合
   う２つの走査配線により挟まれた複数の絵素電極からな
   る絵素電極列の各々の該１組と同数からなる絵素電極組
   の隣合う組同士が、該入力端子が相互に逆の端部に設け
   られた信号配線にスイッチング素子を介して接続され、
   各絵素電極組のうちの少なくとも１つの絵素電極が、該
   当する絵素電極列を挟む２つの走査配線の片方と、信号
   配線に接続された同じスイッチング素子を介して接続さ
   れ、残りの絵素電極がもう片方の走査配線と、信号配線
   に接続された同じスイッチング素子を介して接続されて
   いるアクティブマトリクス基板。
3. 【請求項３】 前記入力端子が３つの信号配線毎に交互
   に異なる端部に配設されている請求項２に記載のアクテ
   ィブマトリクス基板。