JPH0621325A - 複合電子部品 - Google Patents
複合電子部品Info
- Publication number
- JPH0621325A JPH0621325A JP17404692A JP17404692A JPH0621325A JP H0621325 A JPH0621325 A JP H0621325A JP 17404692 A JP17404692 A JP 17404692A JP 17404692 A JP17404692 A JP 17404692A JP H0621325 A JPH0621325 A JP H0621325A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bumps
- electrodes
- forming
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】小型軽量化を実現できる複合電子部品を提供す
る。 【構成】（ａ）に示すように、抵抗素子19のセラミック
基板20上にダイオードチップ18を載置して、バンプ25、
26及びこれらと電気的に導通するように電極27、28を形
成している。更に電極27、28と抵抗素子19の電極22、23
とがそれぞれ接続するように電極29、30を側面にも形成
している。またダイオードチップ18の周縁部は、（ｂ）
に示すように、電極27、28、29、30、保護膜31及び抵抗
素子19のセラミック基板20により被覆されている。
る。 【構成】（ａ）に示すように、抵抗素子19のセラミック
基板20上にダイオードチップ18を載置して、バンプ25、
26及びこれらと電気的に導通するように電極27、28を形
成している。更に電極27、28と抵抗素子19の電極22、23
とがそれぞれ接続するように電極29、30を側面にも形成
している。またダイオードチップ18の周縁部は、（ｂ）
に示すように、電極27、28、29、30、保護膜31及び抵抗
素子19のセラミック基板20により被覆されている。
Description
【０００１】
【産業上の利用分野】本発明は、ダイオード、トランジ
スタ等の能動素子と抵抗、コンデンサ等の受動素子とを
組み合わせて、相互に配線されることにより単一の部品
と同様に取扱うことのできる複合部品の構造及び製造方
法に関するものである。
スタ等の能動素子と抵抗、コンデンサ等の受動素子とを
組み合わせて、相互に配線されることにより単一の部品
と同様に取扱うことのできる複合部品の構造及び製造方
法に関するものである。
【０００２】
【従来の技術】ダイオード、トランジスタ等の能動素子
を形成する半導体チップは、チップを湿気や不純物から
保護したり、特殊雰囲気に封じ込める役割を果たすた
め、またチップ表面の電極から外部リードを取り出す役
割を果たすために、端子付きパッケージに実装されて能
動素子として使用される。その実装方法は、従来ワイヤ
ーボンディングと呼ばれる方法によって行なわれてき
た。
を形成する半導体チップは、チップを湿気や不純物から
保護したり、特殊雰囲気に封じ込める役割を果たすた
め、またチップ表面の電極から外部リードを取り出す役
割を果たすために、端子付きパッケージに実装されて能
動素子として使用される。その実装方法は、従来ワイヤ
ーボンディングと呼ばれる方法によって行なわれてき
た。
【０００３】そこで、以下に能動素子のワイヤーボンデ
ィングによる実装方法についてダイオードの場合を例に
取って説明する。図５に、ダイオードのパッケージ及び
その実装方法を示す。（ａ）はパッケージの平面図であ
り、（ｂ）はその正面断面図である。ダイオードチップ
10は、Ｎ型基板にＰ型の拡散層を形成し、このＮ型及び
Ｐ型領域に電気的に導通するように、アルミニウム等の
金属でカソード用裏面電極11及びアノード用表面電極12
を形成している。このようなダイオードチップ10は、リ
ードフレーム13上にダイオードチップ10を半田等により
接着することによって裏面電極11をリードフレーム13に
接続し、表面電極12とリードフレーム14を金等のワイヤ
ー15によって接続する。そして、ダイオードチップ10、
リードフレーム13及び14、ワイヤー15を樹脂16等で封止
する。以上がダイオードのワイヤーボンディングによる
実装方法の概略である。ダイオード以外のトランジスタ
やＩＣ等の能動素子のワイヤーボンディングによる実装
方法も同様に行なわれる。即ち、半導体チップの電極部
とリードフレームの導体間を金などの細いワイヤーで接
続し、樹脂封止することにより実装する。
ィングによる実装方法についてダイオードの場合を例に
取って説明する。図５に、ダイオードのパッケージ及び
その実装方法を示す。（ａ）はパッケージの平面図であ
り、（ｂ）はその正面断面図である。ダイオードチップ
10は、Ｎ型基板にＰ型の拡散層を形成し、このＮ型及び
Ｐ型領域に電気的に導通するように、アルミニウム等の
金属でカソード用裏面電極11及びアノード用表面電極12
を形成している。このようなダイオードチップ10は、リ
ードフレーム13上にダイオードチップ10を半田等により
接着することによって裏面電極11をリードフレーム13に
接続し、表面電極12とリードフレーム14を金等のワイヤ
ー15によって接続する。そして、ダイオードチップ10、
リードフレーム13及び14、ワイヤー15を樹脂16等で封止
する。以上がダイオードのワイヤーボンディングによる
実装方法の概略である。ダイオード以外のトランジスタ
やＩＣ等の能動素子のワイヤーボンディングによる実装
方法も同様に行なわれる。即ち、半導体チップの電極部
とリードフレームの導体間を金などの細いワイヤーで接
続し、樹脂封止することにより実装する。
【０００４】ところで、このようなワイヤーボンディン
グによる半導体チップの実装後の高さについて以下に確
認しておく。上述したダイオードの場合であれば、実装
後のパッケージの高さＨは、樹脂16部分Ａ、ワイヤー15
のループの高さＢ、ダイオードチップ10の厚みＣ、リー
ドフレーム13の厚みＤ及び樹脂16部分Ｅの合計となる。
ダイオード以外の能動素子の場合も同様にその実装後の
パッケージの高さは、ワイヤーのループの高さ、封止用
の樹脂の厚み、半導体チップの厚み及びリードフレーム
の厚みの合計となる。
グによる半導体チップの実装後の高さについて以下に確
認しておく。上述したダイオードの場合であれば、実装
後のパッケージの高さＨは、樹脂16部分Ａ、ワイヤー15
のループの高さＢ、ダイオードチップ10の厚みＣ、リー
ドフレーム13の厚みＤ及び樹脂16部分Ｅの合計となる。
ダイオード以外の能動素子の場合も同様にその実装後の
パッケージの高さは、ワイヤーのループの高さ、封止用
の樹脂の厚み、半導体チップの厚み及びリードフレーム
の厚みの合計となる。
【０００５】
【発明が解決しようとする課題】上述のように、能動素
子の実装をワイヤーボンディングで行なう場合、ワイヤ
ーをループ状に形成しなければならないため、そのルー
プの高さが必要となる。このループの高さはある程度以
上に小さくしようとすると、ワイヤー切れやボールはず
れが生じて不良が発生してしまう。また封止用の樹脂の
厚みも半導体チップとワイヤーの保護のため所定の厚み
が必要であった。近年、複合電子部品の小型軽量化が要
望されているが、能動素子のワイヤーボンディングによ
る実装では、半導体チップそのものの小型化が実現して
も、能動素子自体の小型化が図れず、その結果、受動素
子と組み合わせた複合電子部品を小型化することは難か
しいという問題があった。本発明は、このような問題を
解決し、組立後の小型軽量化を実現できる複合電子部品
を提供することを目的とする。
子の実装をワイヤーボンディングで行なう場合、ワイヤ
ーをループ状に形成しなければならないため、そのルー
プの高さが必要となる。このループの高さはある程度以
上に小さくしようとすると、ワイヤー切れやボールはず
れが生じて不良が発生してしまう。また封止用の樹脂の
厚みも半導体チップとワイヤーの保護のため所定の厚み
が必要であった。近年、複合電子部品の小型軽量化が要
望されているが、能動素子のワイヤーボンディングによ
る実装では、半導体チップそのものの小型化が実現して
も、能動素子自体の小型化が図れず、その結果、受動素
子と組み合わせた複合電子部品を小型化することは難か
しいという問題があった。本発明は、このような問題を
解決し、組立後の小型軽量化を実現できる複合電子部品
を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の複合電子部品は、外装されていない能動素
子と、受動素子と、前記能動素子と前記受動素子間に介
在する絶縁基板と、前記能動素子の電極部に形成された
バンプと、前記バンプを設けた前記能動素子の表面を前
記バンプが一部露出するように被覆する保護膜と、前記
保護膜上に形成され前記バンプと電気的に導通するべく
一部が前記バンプと接合した電極と、前記電極と前記受
動素子の電極部とを接続する導体層と、から成ってい
る。またその製造方法は、電極形成工程の終了した半導
体ウエハーの前記電極上にバンプを形成する工程と、絶
縁基板上に受動素子を形成する工程と、前記半導体ウエ
ハーの裏面と前記受動素子が形成された前記絶縁基板の
裏面とを一体化する工程と、前記半導体ウエハーの表面
側から前記絶縁基板に至る切り込みを設ける工程と、前
記半導体ウエハーの表面及び前記切り込み内に保護膜を
形成する工程と、前記バンプが露出するように前記保護
膜をその表面側から一律に削除して薄くする工程と、前
記バンプの露出部分上に電極を形成する工程と、前記半
導体ウエハーと前記受動素子との一体物を前記切り込み
部分を通して切断する工程と、前記電極と前記受動素子
の電極部とを接続する導体層を形成する工程と、から成
っている。
め、本発明の複合電子部品は、外装されていない能動素
子と、受動素子と、前記能動素子と前記受動素子間に介
在する絶縁基板と、前記能動素子の電極部に形成された
バンプと、前記バンプを設けた前記能動素子の表面を前
記バンプが一部露出するように被覆する保護膜と、前記
保護膜上に形成され前記バンプと電気的に導通するべく
一部が前記バンプと接合した電極と、前記電極と前記受
動素子の電極部とを接続する導体層と、から成ってい
る。またその製造方法は、電極形成工程の終了した半導
体ウエハーの前記電極上にバンプを形成する工程と、絶
縁基板上に受動素子を形成する工程と、前記半導体ウエ
ハーの裏面と前記受動素子が形成された前記絶縁基板の
裏面とを一体化する工程と、前記半導体ウエハーの表面
側から前記絶縁基板に至る切り込みを設ける工程と、前
記半導体ウエハーの表面及び前記切り込み内に保護膜を
形成する工程と、前記バンプが露出するように前記保護
膜をその表面側から一律に削除して薄くする工程と、前
記バンプの露出部分上に電極を形成する工程と、前記半
導体ウエハーと前記受動素子との一体物を前記切り込み
部分を通して切断する工程と、前記電極と前記受動素子
の電極部とを接続する導体層を形成する工程と、から成
っている。
【０００７】
【作用】このようにすると、ワイヤーボンディングを必
要としないのでワイヤーのループの高さやリードフレー
ムの幅が不要となり能動素子自体を高さ、幅とも非常に
小さく実装することができるのでたとえ能動素子と受動
素子とを３次元方向に積重ねる構成であったとしても複
合電子部品の小型軽量化を実現することができる。更
に、受動素子を絶縁基板上に形成し、その反対側に能動
素子を載置する構造にしているので、能動素子の周縁は
完全に被覆されている状態になっている。
要としないのでワイヤーのループの高さやリードフレー
ムの幅が不要となり能動素子自体を高さ、幅とも非常に
小さく実装することができるのでたとえ能動素子と受動
素子とを３次元方向に積重ねる構成であったとしても複
合電子部品の小型軽量化を実現することができる。更
に、受動素子を絶縁基板上に形成し、その反対側に能動
素子を載置する構造にしているので、能動素子の周縁は
完全に被覆されている状態になっている。
【０００８】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。まず、ダイオードと抵抗とを組み合わせた複
合電子部品17について説明する。図１に本発明を実施し
た複合電子部品17の正面断面図及び正面図を示す。
（ａ）は断面図である。ダイオードチップ18は図示され
ているような断面構造をしており、その表面からアノー
ド用電極Ａとカソード用電極Ｋを取り出すとともに、そ
の表面にはＳｉＯ2の保護膜が設けられている。また、
抵抗素子19は、セラミック基板20上に抵抗体21を形成し
て構成されており、その表面には電極22、23及び保護膜
24が設けられている。製造方法については、図２で詳述
するが、抵抗素子19のセラミック基板20上にダイオード
チップ18を載置して、バンプ25、26及びこれらと電気的
に導通するように電極27、28を形成している。更に電極
27、28と抵抗素子19の電極22、23とが各々接続するよう
に電極29、30を側面にも形成している。従ってこの複合
電子部品17は、ダイオードと抵抗との並列回路である。
なお、31は樹脂等で形成された保護膜である。（ｂ）は
正面図である。断面図（ａ）と比較するとダイオードチ
ップ18の周縁が、電極27、28、29、30、保護膜31及び抵
抗素子19のセラミック基板20で被覆されているのがよく
わかる。
説明する。まず、ダイオードと抵抗とを組み合わせた複
合電子部品17について説明する。図１に本発明を実施し
た複合電子部品17の正面断面図及び正面図を示す。
（ａ）は断面図である。ダイオードチップ18は図示され
ているような断面構造をしており、その表面からアノー
ド用電極Ａとカソード用電極Ｋを取り出すとともに、そ
の表面にはＳｉＯ2の保護膜が設けられている。また、
抵抗素子19は、セラミック基板20上に抵抗体21を形成し
て構成されており、その表面には電極22、23及び保護膜
24が設けられている。製造方法については、図２で詳述
するが、抵抗素子19のセラミック基板20上にダイオード
チップ18を載置して、バンプ25、26及びこれらと電気的
に導通するように電極27、28を形成している。更に電極
27、28と抵抗素子19の電極22、23とが各々接続するよう
に電極29、30を側面にも形成している。従ってこの複合
電子部品17は、ダイオードと抵抗との並列回路である。
なお、31は樹脂等で形成された保護膜である。（ｂ）は
正面図である。断面図（ａ）と比較するとダイオードチ
ップ18の周縁が、電極27、28、29、30、保護膜31及び抵
抗素子19のセラミック基板20で被覆されているのがよく
わかる。
【０００９】図２に、本発明を実施した複合電子部品17
の製造方法を示す。工程は、（ａ）から（ｆ）へと進行
する。ここで説明する工程は、ウエハー32の拡散工程が
終了後バンプの形成がなされてからの工程である。
（ａ）では、拡散工程が終了しアルミニウム等の電極
Ａ、Ｋ上にバンプ25、26が形成されたウエハー32を、セ
ラミック基板20に接着する。なお、これ以前に、セラミ
ック基板20のもう一方の面には、抵抗体21と電極22、23
が形成され、抵抗トリミング終了後、抵抗体21の部分
は、保護膜24で被覆されている。（ｂ）では、ダイサー
でウエハー32を切断するが、このとき、セラミック基板
20も多少切断するのが好ましい。また、このとき、各チ
ップの側部をある程度の幅以上の厚みの保護膜によって
被覆できるように、溝の幅をある程度以上確保する必要
がある。（ｃ）では、例えばシリコーン等の絶縁性樹脂
をウエハー32及びバンプ25、26を覆うように全体にスピ
ンコートし、硬化させ、保護膜31を設ける。（ｄ）で、
バンプ25、26の表面が現われるまで、保護膜31の研削も
しくは研磨を行なう。（ｅ）では、電極27、28をバンプ
25、26と各々電気的に導通するように保護膜31上に設け
る。上記電極は、例えば半田ペースト等を印刷、硬化し
て形成することができる。（ｆ）では、ウエハー32、セ
ラミック基板20及び電極22、23を上記（ｂ）で用いたダ
イサーよりも狭いスクライブ溝の幅でダイシング可能な
ダイサーにより上記（ｂ）で設けたスクライブ溝の中央
部を切断する。即ち、保護膜31が両側にコートされた状
態にカットする。また、この時抵抗体21及び保護膜24を
切断しないように注意する。その後、側面にも電極を形
成すれば、図１に示した複合電子部品17が得られる。
の製造方法を示す。工程は、（ａ）から（ｆ）へと進行
する。ここで説明する工程は、ウエハー32の拡散工程が
終了後バンプの形成がなされてからの工程である。
（ａ）では、拡散工程が終了しアルミニウム等の電極
Ａ、Ｋ上にバンプ25、26が形成されたウエハー32を、セ
ラミック基板20に接着する。なお、これ以前に、セラミ
ック基板20のもう一方の面には、抵抗体21と電極22、23
が形成され、抵抗トリミング終了後、抵抗体21の部分
は、保護膜24で被覆されている。（ｂ）では、ダイサー
でウエハー32を切断するが、このとき、セラミック基板
20も多少切断するのが好ましい。また、このとき、各チ
ップの側部をある程度の幅以上の厚みの保護膜によって
被覆できるように、溝の幅をある程度以上確保する必要
がある。（ｃ）では、例えばシリコーン等の絶縁性樹脂
をウエハー32及びバンプ25、26を覆うように全体にスピ
ンコートし、硬化させ、保護膜31を設ける。（ｄ）で、
バンプ25、26の表面が現われるまで、保護膜31の研削も
しくは研磨を行なう。（ｅ）では、電極27、28をバンプ
25、26と各々電気的に導通するように保護膜31上に設け
る。上記電極は、例えば半田ペースト等を印刷、硬化し
て形成することができる。（ｆ）では、ウエハー32、セ
ラミック基板20及び電極22、23を上記（ｂ）で用いたダ
イサーよりも狭いスクライブ溝の幅でダイシング可能な
ダイサーにより上記（ｂ）で設けたスクライブ溝の中央
部を切断する。即ち、保護膜31が両側にコートされた状
態にカットする。また、この時抵抗体21及び保護膜24を
切断しないように注意する。その後、側面にも電極を形
成すれば、図１に示した複合電子部品17が得られる。
【００１０】次に、ダイオードとコンデンサとを組み合
わせた複合電子部品33の実施例を図３に示す。その構造
について簡単に説明すると、上述の複合電子部品17の抵
抗素子19をコンデンサ34に置き換えた構造になってい
る。コンデンサ34はセラミック基板35上に上部電極36、
誘電体37、下部電極38の順に形成して構成されている。
なお、この複合電子部品33は、ダイオードとコンデンサ
の並列回路である。
わせた複合電子部品33の実施例を図３に示す。その構造
について簡単に説明すると、上述の複合電子部品17の抵
抗素子19をコンデンサ34に置き換えた構造になってい
る。コンデンサ34はセラミック基板35上に上部電極36、
誘電体37、下部電極38の順に形成して構成されている。
なお、この複合電子部品33は、ダイオードとコンデンサ
の並列回路である。
【００１１】また、トランジスタと抵抗とを組み合わせ
た複合電子部品39の実施例を図４に示す。上述の複合電
子部品17のダイオードチップ18をトランジスタチップ40
に置き換えた構造になっている。（ａ）は正面断面図で
ある。トランジスタチップ40は図示されているような断
面構造をしており、その表面からベース電極Ｂとエミッ
タ電極Ｅを取り、背面からコレクタ電極Ｃ（図示せず）
を取っている。そしてベース電極Ｂ、エミッタ電極Ｅ、
コレクタ電極Ｃ上の各々にバンプ41、42、43（43のみ図
示せず）を形成している。このようなトランジスタチッ
プ40を抵抗素子19のセラミック基板20上に載置して、保
護膜44を設けるとともに、上述のバンプ41、42、43と電
気的に導通するように電極45、46、47（47のみ（ｂ）参
照）を形成し、更に平面図（ｂ）に示されているように
電極47と導通するように電極48を設けて同一平面上にベ
ース、エミッタ、コレクタ用電極を形成している。ま
た、電極45、46と抵抗素子19の電極22、23とが各々接続
するように側面にも電極49、50を形成している。従って
この複合電子部品39は、トランジスタのベース・エミッ
タ間に抵抗が挿入された回路である。
た複合電子部品39の実施例を図４に示す。上述の複合電
子部品17のダイオードチップ18をトランジスタチップ40
に置き換えた構造になっている。（ａ）は正面断面図で
ある。トランジスタチップ40は図示されているような断
面構造をしており、その表面からベース電極Ｂとエミッ
タ電極Ｅを取り、背面からコレクタ電極Ｃ（図示せず）
を取っている。そしてベース電極Ｂ、エミッタ電極Ｅ、
コレクタ電極Ｃ上の各々にバンプ41、42、43（43のみ図
示せず）を形成している。このようなトランジスタチッ
プ40を抵抗素子19のセラミック基板20上に載置して、保
護膜44を設けるとともに、上述のバンプ41、42、43と電
気的に導通するように電極45、46、47（47のみ（ｂ）参
照）を形成し、更に平面図（ｂ）に示されているように
電極47と導通するように電極48を設けて同一平面上にベ
ース、エミッタ、コレクタ用電極を形成している。ま
た、電極45、46と抵抗素子19の電極22、23とが各々接続
するように側面にも電極49、50を形成している。従って
この複合電子部品39は、トランジスタのベース・エミッ
タ間に抵抗が挿入された回路である。
【００１２】尚、本実施例では、ダイオードやトランジ
スタと受動素子とを組み合わせた複合電子部品で説明し
たが、それ以外の能動素子と受動素子を組み合わせた複
合電子部品においても応用することができる。
スタと受動素子とを組み合わせた複合電子部品で説明し
たが、それ以外の能動素子と受動素子を組み合わせた複
合電子部品においても応用することができる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
複合電子部品の表面に形成された電極を用いて、回路基
板等への接続が行なえるようになる。また、能動素子を
形成する半導体チップは保護膜及び受動素子の絶縁基板
に被覆されているので、浸水や汚染による不良が発生す
るようなことがない。リードフレーム及びワイヤーが不
要となるので、能動素子を半導体チップ程度の大きさま
で大幅な小型軽量化ができ、その結果、小型の複合電子
部品を提供することができる。さらに、能動素子の実装
と受動素子との一体化を同時に行うので組立工程の削減
及び組立設備の簡略化が図れ、組立コストの低減が可能
となる。
複合電子部品の表面に形成された電極を用いて、回路基
板等への接続が行なえるようになる。また、能動素子を
形成する半導体チップは保護膜及び受動素子の絶縁基板
に被覆されているので、浸水や汚染による不良が発生す
るようなことがない。リードフレーム及びワイヤーが不
要となるので、能動素子を半導体チップ程度の大きさま
で大幅な小型軽量化ができ、その結果、小型の複合電子
部品を提供することができる。さらに、能動素子の実装
と受動素子との一体化を同時に行うので組立工程の削減
及び組立設備の簡略化が図れ、組立コストの低減が可能
となる。
【図１】 本発明を実施したダイオードと抵抗とを組み
合わせた複合電子部品を示す図。
合わせた複合電子部品を示す図。
【図２】 その製造方法を示す図。
【図３】 本発明を実施したダイオードとコンデンサと
を組み合わせた複合電子部品を示す図。
を組み合わせた複合電子部品を示す図。
【図４】 本発明を実施したトランジスタと抵抗とを組
み合わせた複合電子部品を示す図。
み合わせた複合電子部品を示す図。
【図５】 従来のダイオードの構造を示す図。
10、18 ダイオードチップ 11 裏面電極 12 表面電極 13、14 リードフレーム 15 ワイヤー 16 樹脂 17 ダイオードと抵抗とを組み合わせた複合電子部品 19 抵抗素子 20 セラミック基板 21 抵抗体 Ａ、Ｋ、22、23、27、28、29、30 電極 24、31 保護膜 27 ダイオードチップ 25、26 バンプ 34 コンデンサ 40 トランジスタチップ
Claims (2)
- 【請求項１】 外装されていない能動素子と、 受動素子と、 前記能動素子と前記受動素子間に介在する絶縁基板と、 前記能動素子の電極部に形成されたバンプと、 前記バンプを設けた前記能動素子の表面を前記バンプが
一部露出するように被覆する保護膜と、 前記保護膜上に形成され前記バンプと電気的に導通する
べく一部が前記バンプと接合した電極と、 前記電極と前記受動素子の電極部とを接続する導体層
と、 から成ることを特徴とする複合電子部品。 - 【請求項２】 電極形成工程の終了した半導体ウエハー
の前記電極上にバンプを形成する工程と、 絶縁基板上に受動素子を形成する工程と、 前記半導体ウエハーの裏面と前記受動素子が形成された
前記絶縁基板の裏面とを一体化する工程と、 前記半導体ウエハーの表面側から前記絶縁基板に至る切
り込みを設ける工程と、 前記半導体ウエハーの表面及び前記切り込み内に保護膜
を形成する工程と、 前記バンプが露出するように前記保護膜をその表面側か
ら一律に削除して薄くする工程と、 前記バンプの露出部分上に電極を形成する工程と、 前記半導体ウエハーと前記受動素子との一体物を前記切
り込み部分を通して切断する工程と、 前記電極と前記受動素子の電極部とを接続する導体層を
形成する工程と、 からなる複合電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17404692A JP3048087B2 (ja) | 1992-07-01 | 1992-07-01 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17404692A JP3048087B2 (ja) | 1992-07-01 | 1992-07-01 | 複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621325A true JPH0621325A (ja) | 1994-01-28 |
| JP3048087B2 JP3048087B2 (ja) | 2000-06-05 |
Family
ID=15971678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17404692A Expired - Lifetime JP3048087B2 (ja) | 1992-07-01 | 1992-07-01 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048087B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014069363A1 (ja) * | 2012-11-02 | 2014-05-08 | ローム株式会社 | チップコンデンサ、回路アセンブリ、および電子機器 |
| JP2016152416A (ja) * | 2015-02-17 | 2016-08-22 | 立昌先進科技股▲分▼有限公司 | 多機能小型表面実装部品、及び、これを製造する方法 |
-
1992
- 1992-07-01 JP JP17404692A patent/JP3048087B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014069363A1 (ja) * | 2012-11-02 | 2014-05-08 | ローム株式会社 | チップコンデンサ、回路アセンブリ、および電子機器 |
| US9288908B2 (en) | 2012-11-02 | 2016-03-15 | Rohm Co., Ltd. | Chip capacitor, circuit assembly, and electronic device |
| JPWO2014069363A1 (ja) * | 2012-11-02 | 2016-09-08 | ローム株式会社 | チップコンデンサ、回路アセンブリ、および電子機器 |
| US9685273B2 (en) | 2012-11-02 | 2017-06-20 | Rohm Co., Ltd. | Chip capacitor, circuit assembly, and electronic device |
| US10026557B2 (en) | 2012-11-02 | 2018-07-17 | Rohm Co., Ltd. | Chip capacitor, circuit assembly, and electronic device |
| JP2016152416A (ja) * | 2015-02-17 | 2016-08-22 | 立昌先進科技股▲分▼有限公司 | 多機能小型表面実装部品、及び、これを製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3048087B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289346B2 (en) | Method for fabricating electronic package | |
| US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
| US6566168B2 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US20070158861A1 (en) | Method for fabricating semiconductor package with build-up layers formed on chip | |
| US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
| JP2003116066A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| JP2001085366A (ja) | 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス | |
| US11133642B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP4072816B2 (ja) | 複合モジュール及びその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| US6852570B2 (en) | Method of manufacturing a stacked semiconductor device | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| JP3048087B2 (ja) | 複合電子部品 | |
| JPH05326618A (ja) | 半導体装置 | |
| TW202226464A (zh) | 具有堆疊被動組件的多層半導體封裝 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| WO2001026146A1 (en) | Semiconductor device and method of manufacture thereof | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| KR20010056903A (ko) | 칩 스케일 적층 칩 패키지와 그 제조 방법 | |
| JP2003124240A (ja) | 半導体装置の製造方法 |