JPH0621268A - Tab package - Google Patents
Tab packageInfo
- Publication number
- JPH0621268A JPH0621268A JP26877391A JP26877391A JPH0621268A JP H0621268 A JPH0621268 A JP H0621268A JP 26877391 A JP26877391 A JP 26877391A JP 26877391 A JP26877391 A JP 26877391A JP H0621268 A JPH0621268 A JP H0621268A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- tab package
- semiconductor chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、スーパーコンピュータ
等に用いられる消費電力の大きいＴＡＢパッケージに関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TAB package which is used in a super computer or the like and consumes a large amount of power.
【０００２】[0002]
【従来の技術】図１１は従来のＴＡＢパッケージを回路
基板に搭載した時の概略断面図である。図１１におい
て、５０はＴＡＢパッケージ、７０は回路基板である。
ＴＡＢパッケージ５０は、ＩＣチップ５２と、フィルム
５４と、フィルム５４に形成されたリード５６と、バン
プ５８と、保護樹脂（エポキシ樹脂）６２とを備えたも
のである。ＴＡＢパッケージはインナーリードボンディ
ング（ＩＬＢ）工程においてフィルムキャリア（フィル
ム５４にリード５６が形成されたもの）のリード５６に
バンプ５８を介してＩＣチップ５２の電極を接合したの
ち、このフィルムキャリアを上金型と下金型で挟み、エ
ポキシ樹脂６２を注入してＩＣチップ５２を略直方体形
状に樹脂封止することにより形成される。このＴＡＢパ
ッケージを回路基板７０に搭載するには、まず所定寸法
にフィルムキャリアのリード５６を切断する。次に、Ｉ
Ｃチップ５２の表面（電極を有する面）側に対応する樹
脂の面に導電性ペースト６４を付着させ、あらかじめＴ
ＡＢパッケージ５０を回路基板７０に固定した後にリー
ド５６と回路基板７０上の電極とをアウターリードボン
ディング（ＯＬＢ）工程において接合する。2. Description of the Related Art FIG. 11 is a schematic sectional view of a conventional TAB package mounted on a circuit board. In FIG. 11, 50 is a TAB package and 70 is a circuit board.
The TAB package 50 includes an IC chip 52, a film 54, leads 56 formed on the film 54, bumps 58, and a protective resin (epoxy resin) 62. In the TAB package, in the inner lead bonding (ILB) process, the electrodes of the IC chip 52 are bonded to the leads 56 of the film carrier (the ones in which the leads 56 are formed on the film 54) via the bumps 58, and then this film carrier is overcoated. It is formed by sandwiching between a mold and a lower mold and injecting an epoxy resin 62 to seal the IC chip 52 in a substantially rectangular parallelepiped shape. To mount this TAB package on the circuit board 70, first, the leads 56 of the film carrier are cut to a predetermined size. Then I
The conductive paste 64 is attached to the surface of the resin corresponding to the surface (the surface having the electrodes) of the C chip 52, and T
After fixing the AB package 50 to the circuit board 70, the leads 56 and the electrodes on the circuit board 70 are joined in an outer lead bonding (OLB) process.
【０００３】[0003]
【発明が解決しようとする課題】ところで、図１１に示
すようなＴＡＢパッケージ５０を回路基板７０に搭載す
る方法では、ＴＡＢパッケージの厚さ、サイズ等によっ
ても異なるが、供給する電力としては約１Ｗ程度が限界
である。しかし、スーパーコンピュータ等に用いる多ピ
ン化・高速化されたＴＡＢパッケージにおいては、ＩＣ
チップの単位表面積１ｃｍ2 あたり２Ｗの電力を供給す
る場合があり、この場合ＩＣチップの表面温度は８０°
Ｃを超えることがある。このため、この熱によりＩＣチ
ップが破壊される虞れがあった。また、一般にＩＣチッ
プの保護樹脂膜として使用しているエポキシ樹脂は放熱
性がよくないため、熱を効率的に外部に放出することが
できなかった。By the way, in the method of mounting the TAB package 50 on the circuit board 70 as shown in FIG. 11, the power to be supplied is about 1 W although it depends on the thickness and size of the TAB package. The degree is the limit. However, in multi-pin high-speed TAB packages used in supercomputers, etc.
2 W of electric power may be supplied per 1 cm 2 of the surface area of the chip, in which case the surface temperature of the IC chip is 80 °.
It may exceed C. Therefore, there is a possibility that the IC chip may be destroyed by this heat. Further, since the epoxy resin generally used as the protective resin film of the IC chip has a poor heat dissipation property, the heat cannot be efficiently released to the outside.
【０００４】本発明は上記事情に基づいてなされたもの
であり、ＩＣチップが発する熱を効率よく外部に放出す
ることができるＴＡＢパッケージを提供することを目的
とするものである。The present invention has been made under the above circumstances, and an object thereof is to provide a TAB package which can efficiently dissipate heat generated by an IC chip to the outside.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するため
に本発明は、フィルムキャリアに半導体チップを搭載
し、該半導体チップを樹脂封止したＴＡＢパッケージに
おいて、前記半導体チップの裏面に対応する樹脂の表面
に少なくとも一ケ所の凹部を形成したことを特徴とする
ものである。また、前記凹部を形成した樹脂の表面に放
熱用のフィンを取り付けることが望ましい。また、前記
フィンを導電性材料を介して取り付けることが望まし
い。さらに、前記半導体チップの裏面が前記樹脂と一致
して露出していることが望ましい。また、前記半導体チ
ップの裏面が前記樹脂の表面上に露出していることが望
ましい。さらに、フィルムキャリアに半導体チップを搭
載し、該半導体チップを樹脂封止したＴＡＢパッケージ
において、前記半導体チップの裏面に金属板を介して放
熱用のフィンを取り付けたことを特徴とするものであ
る。In order to solve the above problems, the present invention provides a TAB package in which a semiconductor chip is mounted on a film carrier and the semiconductor chip is resin-sealed, and a resin corresponding to the back surface of the semiconductor chip. Is characterized in that at least one recess is formed on the surface of the. Further, it is desirable to attach a fin for heat radiation to the surface of the resin in which the recess is formed. Further, it is desirable that the fins be attached via a conductive material. Further, it is desirable that the back surface of the semiconductor chip is exposed in line with the resin. Further, it is desirable that the back surface of the semiconductor chip is exposed on the front surface of the resin. Further, in a TAB package in which a semiconductor chip is mounted on a film carrier and the semiconductor chip is resin-sealed, a fin for heat radiation is attached to the back surface of the semiconductor chip via a metal plate.
【０００６】[0006]
【作用】本発明は前記の構成によって、半導体チップの
裏面に対応する樹脂の表面に少なくとも一ケ所の凹部を
形成したことにより、放熱面積を広くすることができる
ので、半導体チップの熱を放出しやすくなる。また、こ
の表面にフィンを取り付けたことにより、半導体チップ
からの熱を効率よく外部に放出することができる。ま
た、前記フィンを導電性材料を介して取り付けることに
より、半導体チップの熱を効率よくフィンに伝達するこ
とができる。さらに、前記半導体チップの裏面が前記樹
脂の表面と一致して露出しているので熱を効率よく外部
に放出することができる。また、前記半導体チップの裏
面が前記樹脂の表面上に露出しているので一層効率よく
熱を外部に放出することができる。さらに、フィルムキ
ャリアに半導体チップを、搭載し、該半導体チップを樹
脂封止したＴＡＢパッケージにおいて、前記半導体チッ
プの裏面に金属板を介して放熱用のフィンを取り付けた
ので、半導体チップの熱を放出しやすくなる。According to the present invention, since the heat dissipation area can be widened by forming at least one concave portion on the surface of the resin corresponding to the back surface of the semiconductor chip by the above-mentioned structure, the heat of the semiconductor chip is radiated. It will be easier. Also, by mounting the fins on this surface, heat from the semiconductor chip can be efficiently radiated to the outside. Also, by mounting the fins via a conductive material, the heat of the semiconductor chip can be efficiently transferred to the fins. Further, since the back surface of the semiconductor chip is exposed so as to match the front surface of the resin, heat can be efficiently radiated to the outside. Moreover, since the back surface of the semiconductor chip is exposed on the surface of the resin, heat can be more efficiently radiated to the outside. Further, in a TAB package in which a semiconductor chip is mounted on a film carrier and the semiconductor chip is resin-sealed, a fin for heat dissipation is attached to the back surface of the semiconductor chip via a metal plate, so that heat of the semiconductor chip is radiated. Easier to do.
【０００７】[0007]
【実施例】以下に本発明の第１実施例を図１および図２
を参照して説明する。図１は本発明の第１実施例である
ＴＡＢパッケージ１０ａを回路基板３０に搭載した時の
概略断面図、図２はそのＴＡＢパッケージ１０ａのＩＣ
チップ１２を樹脂封止する際に用いる下金型４０の概略
斜視図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS.
Will be described with reference to. FIG. 1 is a schematic sectional view of a TAB package 10a according to a first embodiment of the present invention mounted on a circuit board 30, and FIG. 2 is an IC of the TAB package 10a.
FIG. 6 is a schematic perspective view of a lower mold 40 used when sealing the chip 12 with a resin.
【０００８】図１に示すＴＡＢパッケージ１０ａは、Ｉ
Ｃチップ１２とフィルム１４上にリード１６が形成され
たフィルムキャリアと、バンプ１８と、保護樹脂（エポ
キシ樹脂）２２と導電性ペースト２４とを備えるもので
ある。ＩＣチップ１２はバンプ１８を介してリード１６
と接合されている。本実施例では、いわゆる転写バンプ
方式を用いてＩＬＢ工程においてフィルムキャリアのリ
ード１６とＩＣチップ１２の表面に形成した電極（不図
示）とを接合している。このようにしてＩＣチップ１２
を搭載したフィルムキャリアは通常リールに巻かれてい
る。The TAB package 10a shown in FIG.
A film carrier having leads 16 formed on the C chip 12 and the film 14, bumps 18, a protective resin (epoxy resin) 22, and a conductive paste 24 are provided. IC chip 12 leads 16 via bumps 18
It is joined with. In this embodiment, the leads 16 of the film carrier and the electrodes (not shown) formed on the surface of the IC chip 12 are joined in the ILB process by using the so-called transfer bump method. In this way, the IC chip 12
The film carrier with is usually wound on a reel.
【０００９】図２に示す下金型４０は、樹脂注入部分で
あるキャビティ４２と、樹脂注入口であるゲート４４と
を備える。キャビティ４２の中心部には封止樹脂の表面
に凹部を成形するための凸部４２ａが形成されている。
上金型は図示しないが従来のものと同様のものを使用す
る。この金型を用いてＩＣチップ１２を樹脂封止するに
は、先ず、フィルムキャリアの上側に図示しない上金型
を、下側に下金型４０を配置して、キャビティ４２の中
心部にＩＣチップ１２の中心がくるようにしてフィルム
キャリアを挟む。そして、ゲート４４からキャビティ４
２内にエポキシ樹脂２２を注入する。これにより、ＩＣ
チップ１２の裏面に対応する樹脂の表面に凹部が形成さ
れる。The lower mold 40 shown in FIG. 2 is provided with a cavity 42 which is a resin injection portion and a gate 44 which is a resin injection port. At the center of the cavity 42, a convex portion 42a for forming a concave portion on the surface of the sealing resin is formed.
Although not shown, the upper mold is the same as the conventional one. To seal the IC chip 12 with resin using this mold, first, an upper mold (not shown) is arranged on the upper side of the film carrier, a lower mold 40 is arranged on the lower side, and the IC is formed in the center of the cavity 42. The film carrier is sandwiched so that the center of the chip 12 comes to the center. Then, from the gate 44 to the cavity 4
Epoxy resin 22 is injected into the inside of 2. This allows the IC
A recess is formed on the surface of the resin corresponding to the back surface of the chip 12.
【００１０】ＴＡＢパッケージ１０ａを回路基板３０に
搭載するには、先ず所定寸法にフィルムキャリアのリー
ド１６を切断してＩＣチップ１２毎に分割する。そし
て、ＩＣチップ１２の表面側の樹脂の表面上に導電性ペ
ースト２４を付着し、この面を回路基板３０に固定した
後、リード１６と回路基板３０上の電極（不図示）とを
ＯＬＢ工程において接合する。To mount the TAB package 10a on the circuit board 30, first, the leads 16 of the film carrier are cut into a predetermined size and divided into the IC chips 12. Then, after the conductive paste 24 is attached onto the surface of the resin on the surface side of the IC chip 12 and this surface is fixed to the circuit board 30, the leads 16 and the electrodes (not shown) on the circuit board 30 are subjected to the OLB process. Join at.
【００１１】第１実施例においては、ＩＣチップの裏面
に対応する樹脂の表面に凹部を形成したことにより放熱
面積が広くなり、また従来のものより凹部における樹脂
の厚さが薄くなるので、ＩＣチップの熱をＩＣチップの
裏面側から放出しやすくなる。In the first embodiment, since the concave portion is formed on the surface of the resin corresponding to the back surface of the IC chip, the heat dissipation area is widened, and the thickness of the resin in the concave portion is smaller than that of the conventional one. The heat of the chip is easily released from the back surface side of the IC chip.
【００１２】次に、本発明の第２実施例を図３を参照し
て説明する。図３は本発明の第２実施例であるＴＡＢパ
ッケージ１０ｂを回路基板３０に搭載した時の概略断面
図である。第２実施例において上記第１実施例と同一の
機能を有するものには同一の符号を付すことにより、そ
の詳細な説明を省略する。第２実施例が第１実施例と異
なる点は、ＩＣチップ１２の裏面の中心部を露出させる
ように保護樹脂２２を成形したことである。かかるＴＡ
Ｂパッケージ１０ｂは上金型と下金型でフィルムキャリ
アを挟んだときに下金型４０の凸部４２ａの頂面がＩＣ
チップ１２の裏面に接するように凸部４２ａの高さを設
計した金型を用いることにより、容易に形成することが
できる。その他の構成は第１実施例と同様である。第２
実施例のＴＡＢパッケージ１０ｂでは、ＩＣチップ１２
の裏面の中心部には保護樹脂２２を封止しないようにし
て成形しているので、保護樹脂２２が形成されていない
分だけ熱を外部に放出することができる。したがって、
上記第１実施例に示したものより一層、放熱性を向上さ
せることができる。Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a schematic cross-sectional view of the TAB package 10b according to the second embodiment of the present invention mounted on a circuit board 30. In the second embodiment, components having the same functions as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. The second embodiment is different from the first embodiment in that the protective resin 22 is molded so as to expose the central portion of the back surface of the IC chip 12. Such TA
In the B package 10b, when the film carrier is sandwiched between the upper mold and the lower mold, the top surface of the convex portion 42a of the lower mold 40 is IC.
It can be easily formed by using a mold in which the height of the convex portion 42a is designed so as to contact the back surface of the chip 12. Other configurations are similar to those of the first embodiment. Second
In the TAB package 10b of the embodiment, the IC chip 12
Since the protective resin 22 is molded in the central portion of the back surface of the so as not to be sealed, heat can be radiated to the outside as much as the protective resin 22 is not formed. Therefore,
The heat dissipation can be further improved as compared with the one shown in the first embodiment.
【００１３】次に、本発明の第３実施例を図４を参照し
て説明する。図４は本発明の第３実施例であるＴＡＢパ
ッケージ１０ｃを回路基板３０に搭載した時の概略断面
図である。第３実施例において上記第１実施例と同一の
機能を有するものには同一の符号を付すことにより、そ
の詳細な説明を省略する。第３実施例のＴＡＢパッケー
ジ１０ｃが第１実施例のＴＡＢパッケージ１０ａと異な
る点は、ＩＣチップ１２の裏面の保護樹脂２２の表面に
複数の凹部を形成して、その表面を波型上に形成したこ
とにより、上記第１実施例に示したものより放熱面積が
広くなり放熱性が向上する。以上、第１乃至第３実施例
で説明した様に半導体チップの裏面側の樹脂の表面に少
なくとも一ケ所の凹部を形成したので、半導体チップか
らの熱を放出しやすくなり、放熱性を向上させることが
できる。Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 4 is a schematic sectional view of the TAB package 10c according to the third embodiment of the present invention mounted on a circuit board 30. In the third embodiment, components having the same functions as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. The TAB package 10c of the third embodiment is different from the TAB package 10a of the first embodiment in that a plurality of recesses are formed on the surface of the protective resin 22 on the back surface of the IC chip 12, and the surface is formed in a corrugated shape. As a result, the heat radiation area is larger than that shown in the first embodiment, and the heat radiation performance is improved. As described above in the first to third embodiments, since at least one concave portion is formed on the surface of the resin on the back surface side of the semiconductor chip, it is easy to radiate heat from the semiconductor chip and improve heat dissipation. be able to.
【００１４】次に、本発明の第４実施例を図５を参照し
て説明する。図５は本発明の第４実施例であるＴＡＢパ
ッケージ１０ｄを回路基板３０に搭載した時の概略断面
図である。この第４実施例のＴＡＢパッケージ１０ｄ
は、上記第１実施例のＴＡＢパッケージ１０ａの保護樹
脂２２の上に導電性ペースト２４を介してフィン２６を
備えたものである。尚、第４実施例において、上記第１
実施例と同一機能を有するものには同一の符号を付すこ
とにより、その詳細な説明は省略する。この第４実施例
においては、凹部を形成した樹脂の表面に導電性ペース
ト２４を付着させてフィン２６を取り付けているので、
ＩＣチップの熱を効率よくフィンに伝達することができ
る。因って、上記第１実施例のＴＡＢパッケージ１０ａ
よりもＩＣチップ１２が発生する熱を効率よく外部に放
出することができる。Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 5 is a schematic sectional view of a TAB package 10d according to a fourth embodiment of the present invention mounted on a circuit board 30. The TAB package 10d of the fourth embodiment
Is provided with the fin 26 on the protective resin 22 of the TAB package 10a of the first embodiment with the conductive paste 24 interposed therebetween. In the fourth embodiment, the first
Components having the same functions as those in the embodiments are designated by the same reference numerals, and detailed description thereof will be omitted. In the fourth embodiment, since the conductive paste 24 is attached to the surface of the resin having the concave portions and the fins 26 are attached,
The heat of the IC chip can be efficiently transferred to the fins. Therefore, the TAB package 10a according to the first embodiment described above.
The heat generated by the IC chip 12 can be efficiently released to the outside.
【００１５】次に、本発明の第５実施例を図６を参照し
て説明する。図６は本発明の第５実施例であるＴＡＢパ
ッケージ１０ｅを回路基板３０に搭載した時の概略断面
図である。この第５実施例のＴＡＢパッケージ１０ｅ
は、上記第２実施例のＴＡＢパッケージ１０ｂの保護樹
脂２２の上に、導電性ペースト２４を介してフィン２６
を備えたものである。尚、上記第２実施例のＴＡＢパッ
ケージ１０ｂと同一機能を有するものには同一の符号を
付すことにより、その詳細な説明は省略する。この第５
実施例においては、上記第４実施例と同様に保護樹脂２
２の表面に導電性ペースト２４を付着させてフィン２６
を取り付けているので、ＩＣチップが発生する熱を効率
よく外部に放出することができる。また、ＩＣチップの
表面側の樹脂の表面にも導電性ペーストを付着させてＩ
Ｃチップを回路基板に固定しているので、ＩＣチップの
表面側からも直接放熱を行うことができる。Next, a fifth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a schematic sectional view of the TAB package 10e according to the fifth embodiment of the present invention mounted on a circuit board 30. The TAB package 10e of the fifth embodiment
Is a fin 26 on the protective resin 22 of the TAB package 10b of the second embodiment with a conductive paste 24 interposed therebetween.
It is equipped with. The same reference numerals are given to those having the same functions as those of the TAB package 10b of the second embodiment, and detailed description thereof will be omitted. This fifth
In the embodiment, the protective resin 2 is used as in the fourth embodiment.
The conductive paste 24 is attached to the surface of the second fin 26
Since the IC chip is attached, the heat generated by the IC chip can be efficiently radiated to the outside. Also, by attaching the conductive paste to the surface of the resin on the surface of the IC chip, I
Since the C chip is fixed to the circuit board, heat can be radiated directly from the front side of the IC chip.
【００１６】次に、本発明の第６実施例を図７を参照し
て説明する。図７は、本発明の第６実施例であるＴＡＢ
パッケージ１０ｆを回路基板３０に搭載した時の概略断
面図である。この第６実施例のＴＡＢパッケージ１０ｆ
は、上記第３実施例のＴＡＢパッケージ１０ｃの保護樹
脂２２の上に導電性ペースト２４を介してフィン２６を
備えたものである。この第６実施例において、上記第３
実施例と同一機能を有するものには同一の符号を付すこ
とにより、その詳細な説明は省略する。この第６実施例
においても、上記第４，第５実施例と同様に、ＩＣチッ
プ１２が発生する熱を効率よく外部に放出することがで
きる。Next, a sixth embodiment of the present invention will be described with reference to FIG. FIG. 7 shows a TAB which is a sixth embodiment of the present invention.
It is a schematic sectional drawing when the package 10f is mounted in the circuit board 30. The TAB package 10f of the sixth embodiment
Is provided with the fins 26 on the protective resin 22 of the TAB package 10c of the third embodiment via the conductive paste 24. In the sixth embodiment, the third
Components having the same functions as those in the embodiments are designated by the same reference numerals, and detailed description thereof will be omitted. Also in the sixth embodiment, as in the fourth and fifth embodiments, the heat generated by the IC chip 12 can be efficiently radiated to the outside.
【００１７】尚、上記第４実施例乃至第６実施例では、
保護樹脂の上下面に導電性ペーストを付着させた場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、導電性ペーストの代わりに導電性のゴムや接着剤
を使用してもよい。In the fourth to sixth embodiments described above,
Although the case where the conductive paste is attached to the upper and lower surfaces of the protective resin has been described, the present invention is not limited to this, and conductive rubber or an adhesive may be used instead of the conductive paste. .
【００１８】次に、本発明の第７実施例を図８を参照し
て説明する。図８は、本発明の第７実施例であるＴＡＢ
パッケージ１０ｇを回路基板３０に搭載したときの概略
断面図である。尚、上記第６実施例と同一機能を有する
ものは同一の符号を付してその説明は省略する。この第
７実施例のＴＡＢパッケージ１０ｇは、ＩＣチップ１２
の裏面側の表面と保護樹脂２２の表面を一致させ、その
上に導電性ペースト２４を介してフィン２６を備えたも
のである。つまり、このＴＡＢパッケージ１０ｇは、Ｉ
Ｃチップが完全に露出するように保護樹脂２２とＩＣチ
ップ１２の裏面側の表面とを一致させて樹脂成形し、こ
の上に導電性ペースト２４を付着させてフィン２６を形
成したものである。この実施例においては、ＩＣチップ
１２の裏面側の表面を保護樹脂２２で覆わずに完全に露
出させているので、保護樹脂２２が形成されない分、Ｉ
Ｃチップ１２が発生する熱を効率よく外部に放出するこ
とができる。Next, a seventh embodiment of the present invention will be described with reference to FIG. FIG. 8 shows a TAB which is a seventh embodiment of the present invention.
It is a schematic sectional drawing when the package 10g is mounted in the circuit board 30. The components having the same functions as those of the sixth embodiment are designated by the same reference numerals and the description thereof will be omitted. The TAB package 10g of the seventh embodiment is the IC chip 12
The surface on the back side of the protective resin 22 and the surface of the protective resin 22 are aligned with each other, and the fins 26 are provided thereon with the conductive paste 24 interposed therebetween. In other words, this TAB package 10g
The protective resin 22 and the front surface of the back surface of the IC chip 12 are aligned with each other so that the C chip is completely exposed, and the fin 26 is formed by attaching the conductive paste 24 on the resin. In this embodiment, the back surface of the IC chip 12 is completely exposed without being covered with the protective resin 22, so that the protective resin 22 is not formed.
The heat generated by the C chip 12 can be efficiently released to the outside.
【００１９】次に、本発明の第８実施例を図９を参照し
て説明する。図９は、本発明の第８実施例であるＴＡＢ
パッケージ１０ｈを回路基板３０に搭載した時の概略断
面図である。尚、上記第６実施例と同一機能を有するも
のは、同一符号を付してその説明は省略する。この第８
実施例のＴＡＢパッケージ１０ｈは、ＩＣチップ１２の
裏面側の表面が保護樹脂２２の表面より突出するように
保護樹脂２２を成形したものである。このように、ＩＣ
チップ１２を保護樹脂２２の表面より突出させることに
より、ＩＣチップ１２の熱を一層効率よく外部に放出す
ることができる。Next, an eighth embodiment of the present invention will be described with reference to FIG. FIG. 9 shows a TAB which is an eighth embodiment of the present invention.
It is a schematic sectional drawing when the package 10h is mounted on the circuit board 30. The parts having the same functions as those of the sixth embodiment are designated by the same reference numerals and the description thereof will be omitted. This 8th
In the TAB package 10h of the embodiment, the protective resin 22 is molded so that the surface on the back surface side of the IC chip 12 protrudes from the surface of the protective resin 22. In this way, IC
By projecting the chip 12 from the surface of the protective resin 22, the heat of the IC chip 12 can be more efficiently radiated to the outside.
【００２０】次に、本発明の第９実施例を図１０を参照
して説明する。図１０は、本発明の第９実施例であるＴ
ＡＢパッケージ１０ｉを回路基板３０に搭載した時の概
略断面図である。尚、上記第６実施例と同一機能を有す
るものは、同一符号を付してその説明は省略する。この
第９実施例のＴＡＢパッケージ１０ｉは、ＩＣチップ１
２上に接着剤である導電性ペースト２４を介してグラン
ドプレート２５が形成されており、さらに、この上に導
電性ペースト２４を介してフィン２６が形成されてい
る。前記グランドプレート２５はＩＣチップ１２の接地
（グランド）をとると同時にＩＣチップ１２の熱をフィ
ン２６に伝達する機能を備えている。したがって、上記
第７，第８実施例と同様にＩＣチップ１２の熱を効率よ
く外部に放出することができる。Next, a ninth embodiment of the present invention will be described with reference to FIG. FIG. 10 shows T which is the ninth embodiment of the present invention.
FIG. 7 is a schematic cross-sectional view when the AB package 10i is mounted on the circuit board 30. The parts having the same functions as those of the sixth embodiment are designated by the same reference numerals and the description thereof will be omitted. The TAB package 10i of the ninth embodiment is the IC chip 1
A ground plate 25 is formed on the surface 2 of the conductive paste 24 as an adhesive, and a fin 26 is formed on the ground plate 25 via the conductive paste 24. The ground plate 25 has a function of grounding the IC chip 12 and simultaneously transferring heat of the IC chip 12 to the fins 26. Therefore, as in the seventh and eighth embodiments, the heat of the IC chip 12 can be efficiently released to the outside.
【００２１】[0021]
【発明の効果】以上説明したように本発明によれば、半
導体チップの裏面側の樹脂の表面に少なくとも一ケ所の
凹部を形成したので、半導体チップからの熱を放出しや
すくなり、放熱性を向上させることができ、したがって
スーパーコンピュータ等に用いるのに好適なＴＡＢパッ
ケージを提供することができる。As described above, according to the present invention, since at least one concave portion is formed on the surface of the resin on the back surface side of the semiconductor chip, it is easy to radiate heat from the semiconductor chip, and heat dissipation is improved. Therefore, it is possible to provide a TAB package suitable for use in a supercomputer or the like.
【図１】本発明の第１実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 1 is a schematic cross-sectional view when a TAB package according to a first embodiment of the present invention is mounted on a circuit board.
【図２】そのＴＡＢパッケージのＩＣチップを樹脂封止
する際に用いる下金型の概略断面図である。FIG. 2 is a schematic cross-sectional view of a lower mold used when resin sealing the IC chip of the TAB package.
【図３】本発明の第２実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 3 is a schematic cross-sectional view when a TAB package according to a second embodiment of the present invention is mounted on a circuit board.
【図４】本発明の第３実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 4 is a schematic cross-sectional view when a TAB package according to a third embodiment of the present invention is mounted on a circuit board.
【図５】本発明の第４実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 5 is a schematic sectional view when a TAB package according to a fourth embodiment of the present invention is mounted on a circuit board.
【図６】本発明の第５実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 6 is a schematic sectional view when a TAB package according to a fifth embodiment of the present invention is mounted on a circuit board.
【図７】本発明の第６実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 7 is a schematic sectional view of a TAB package, which is a sixth embodiment of the present invention, mounted on a circuit board.
【図８】本発明の第７実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 8 is a schematic sectional view of a TAB package, which is a seventh embodiment of the present invention, mounted on a circuit board.
【図９】本発明の第８実施例であるＴＡＢパッケージを
回路基板に搭載した時の概略断面図である。FIG. 9 is a schematic sectional view when a TAB package according to an eighth embodiment of the present invention is mounted on a circuit board.
【図１０】本発明の第９実施例であるＴＡＢパッケージ
を回路基板に搭載した時の概略断面図である。FIG. 10 is a schematic sectional view when a TAB package according to a ninth embodiment of the present invention is mounted on a circuit board.
【図１１】従来のＴＡＢパッケージを回路基板に搭載し
た時の概略断面図である。FIG. 11 is a schematic cross-sectional view when a conventional TAB package is mounted on a circuit board.
【符号の説明】 １０ ＴＡＢパッケージ １２ ＩＣチップ １４ フィルム １６ リード １８ バンプ ２２ 保護樹脂 ２４ 導電性ペースト ２５ グランドプレート ２６ フィン ３０ 回路基板 ４０ 下金型 ４２ キャビティ ４２ａ 凸部 ４４ ゲート[Explanation of reference numerals] 10 TAB package 12 IC chip 14 film 16 lead 18 bump 22 protective resin 24 conductive paste 25 ground plate 26 fins 30 circuit board 40 lower mold 42 cavity 42a convex portion 44 gate
Claims (6)
し、該半導体チップを樹脂封止したＴＡＢパッケージに
おいて、前記半導体チップの裏面に対応する樹脂の表面
に少なくとも一ケ所の凹部を形成したことを特徴とする
ＴＡＢパッケージ。1. A TAB package in which a semiconductor chip is mounted on a film carrier and the semiconductor chip is resin-sealed, wherein at least one concave portion is formed on the surface of the resin corresponding to the back surface of the semiconductor chip. TAB package to do.
のフィンを取り付けたことを特徴とする請求項１記載の
ＴＡＢパッケージ。2. The TAB package according to claim 1, wherein fins for heat dissipation are attached to the surface of the resin having the recesses formed therein.
けたことを特徴とする請求項２記載のＴＡＢパッケー
ジ。3. The TAB package according to claim 2, wherein the fins are attached via a conductive material.
面と一致して露出していることを特徴とする請求項１記
載のＴＡＢパッケージ。4. The TAB package according to claim 1, wherein the back surface of the semiconductor chip is exposed in line with the front surface of the resin.
面上に露出していることを特徴とする請求項１記載のＴ
ＡＢパッケージ。5. The T according to claim 1, wherein the back surface of the semiconductor chip is exposed on the front surface of the resin.
AB package.
し、該半導体チップを樹脂封止したＴＡＢパッケージに
おいて、前記半導体チップの裏面に金属板を介して放熱
用のフィンを取り付けたことを特徴とするＴＡＢパッケ
ージ。6. A TAB package in which a semiconductor chip of a film carrier is mounted, and the semiconductor chip is resin-sealed, and a fin for heat radiation is attached to the back surface of the semiconductor chip via a metal plate. package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26877391A JPH0621268A (en) | 1991-01-18 | 1991-09-20 | Tab package |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1950591 | 1991-01-18 | ||
| JP3-19505 | 1991-05-01 | ||
| JP3-128701 | 1991-05-01 | ||
| JP12870191 | 1991-05-01 | ||
| JP26877391A JPH0621268A (en) | 1991-01-18 | 1991-09-20 | Tab package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621268A true JPH0621268A (en) | 1994-01-28 |
Family
ID=27282653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26877391A Withdrawn JPH0621268A (en) | 1991-01-18 | 1991-09-20 | Tab package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621268A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010640A (en) * | 2008-06-25 | 2010-01-14 | Samsung Electro Mech Co Ltd | Printed circuit board with built-in electronic components and its method for manufacturing |
| JP2016532286A (en) * | 2013-09-27 | 2016-10-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Optoelectronic semiconductor element and method for manufacturing optoelectronic semiconductor element |
-
1991
- 1991-09-20 JP JP26877391A patent/JPH0621268A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010640A (en) * | 2008-06-25 | 2010-01-14 | Samsung Electro Mech Co Ltd | Printed circuit board with built-in electronic components and its method for manufacturing |
| JP2016532286A (en) * | 2013-09-27 | 2016-10-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Optoelectronic semiconductor element and method for manufacturing optoelectronic semiconductor element |
| US9780269B2 (en) | 2013-09-27 | 2017-10-03 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support and method for producing an optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
| US7274095B2 (en) | Interposers with receptacles for receiving semiconductor devices and assemblies and packages including such interposers | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| KR970006533B1 (en) | Semiconductor device and manufacture thereof | |
| KR100280762B1 (en) | Thermally Reinforced Semiconductor Devices Having Exposed Backsides and Methods of Manufacturing the Same | |
| US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
| US6195260B1 (en) | Flexible printed circuit board unit having electronic parts mounted thereon | |
| JP2974552B2 (en) | Semiconductor device | |
| JP2611671B2 (en) | Semiconductor device | |
| EP1627428B1 (en) | An integrated circuit package employing a head-spreader member | |
| JPH0621268A (en) | Tab package | |
| JPH0661372A (en) | Hybrid ic | |
| US5150198A (en) | Radiator for semiconductor chip | |
| JPH02278752A (en) | Semiconductor device | |
| JPH04370957A (en) | Multichip package | |
| US5596172A (en) | Planar encapsulation process | |
| JPH01186700A (en) | Printed wiring board structure | |
| JP3521931B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01270335A (en) | Semiconductor device | |
| JPH05275570A (en) | Semiconductor device | |
| JP2814006B2 (en) | Substrate for mounting electronic components | |
| JPH11260963A (en) | Semiconductor device, and its manufacture | |
| JPH0555411A (en) | Tab package | |
| JPH08222652A (en) | Semiconductor device and production thereof | |
| JP2504262Y2 (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |