JPH0621208A - Semiconductor device and burying method of recessed part on substrate - Google Patents
Semiconductor device and burying method of recessed part on substrateInfo
- Publication number
- JPH0621208A JPH0621208A JP7834892A JP7834892A JPH0621208A JP H0621208 A JPH0621208 A JP H0621208A JP 7834892 A JP7834892 A JP 7834892A JP 7834892 A JP7834892 A JP 7834892A JP H0621208 A JPH0621208 A JP H0621208A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- buried
- recessed part
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置、及びこの
半導体装置の製造に用いることができる基板上の凹部の
埋め込み方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for filling a recess on a substrate which can be used for manufacturing the semiconductor device.
【０００２】[0002]
【従来の技術】半導体装置等の形成の際、基板に形成し
た凹部に埋め込み材料を埋め込み、各種の構造を形成す
ることが行われている。例えば、トレンチアイソレーシ
ョンの形成、トレンチキャパシタの形成、埋め込み配線
（プラグ）の形成などである。2. Description of the Related Art When a semiconductor device or the like is formed, a recess material formed in a substrate is filled with a filling material to form various structures. For example, formation of trench isolation, formation of trench capacitor, formation of embedded wiring (plug), and the like.
【０００３】ところで、基板には各種の処理、例えばイ
オン注入などの処理が施される。更に、基板には熱処理
が行われることが多い。By the way, the substrate is subjected to various treatments such as ion implantation. Further, the substrate is often heat treated.
【０００４】ところが、上記のように凹部を埋め込む構
成のものについては、上記基板処理、及び熱処理によ
り、凹部に欠陥が生じることがある。However, in the case of the structure in which the recess is filled as described above, defects may occur in the recess due to the substrate processing and the heat treatment.
【０００５】以下に、この問題について、アスペクト比
の大きいトレンチ（溝）を埋め込んで素子分離を行う構
成の半導体基板を形成する場合で、かつ、基板には基板
処理としてイオン注入を行い、更に熱処理を行う場合を
例にとって説明する。With respect to this problem, in the case of forming a semiconductor substrate having a structure in which a trench (groove) having a large aspect ratio is filled up for element isolation, and the substrate is subjected to ion implantation as a substrate treatment and further heat treatment is performed. The case of performing will be described as an example.
【０００６】図５（ａ）に示すように、基板１上に形成
した凹部２（トレンチ）を絶縁材で埋め込んで埋め込み
部３を形成し、これを素子分離として用いる場合、ソー
ス／ドレイン（Ｓ／Ｄ）形成のためのイオン注入（図５
（ａ））を行った後、熱処理（アニール）を行う（図５
（ｂ））と、図５（ｂ）に略示するように、凹部２のコ
ーナー部に欠陥Ｄが生じることがある（なお図中、６は
ゲート、６１はＬＤＤ形成用のサイドウォールであ
る）。即ち、一般に半導体装置形成の際に行われている
ように、通常のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造のトランジスタを形成後、ソース／ド
レイン領域形成のための高濃度の不純物の注入（イオン
注入）を行い、シリコンのアモルファス化した部分５を
形成し（図５（ａ）参照）、その後拡散層活性化のため
のアニール（回復アニール）を行うと、トレンチコーナ
ーのエッヂに図５（ｂ）に示したように欠陥Ｄが発生す
る傾向がある。この原因は、以下の理由によるものと考
えられる。As shown in FIG. 5A, when a recess 2 (trench) formed on a substrate 1 is filled with an insulating material to form a buried portion 3 and this is used as element isolation, the source / drain (S) is formed. / D) ion implantation for formation (FIG. 5)
After performing (a)), heat treatment (annealing) is performed (FIG. 5).
As shown in FIG. 5B and FIG. 5B, a defect D may occur at the corner of the recess 2 (in the figure, 6 is a gate and 61 is a sidewall for forming LDD). ). That is, as is generally performed when forming a semiconductor device, a normal LDD (Lightly Doped) is used.
After forming the drain (Drain) structure transistor, high-concentration impurity implantation (ion implantation) for forming source / drain regions is performed to form an amorphous portion 5 of silicon (see FIG. 5A). When annealing (recovery annealing) for activating the diffusion layer is performed, defects D tend to occur in the edge of the trench corner as shown in FIG. 5B. The cause is considered to be as follows.
【０００７】ソース／ドレインイオン注入時のダメー
ジと、埋め込み材料（例えばＳｉＯ2 ）の応力の相乗に
より、欠陥が生じる。 固相成長過程で、結晶方位（例えば（１００）の方向
での成長）であるとか、結晶性の問題で、アモルファス
化する部分５において、トレンチコーナーのエッヂが最
後に固相成長するため、ここでミスフィット、つまりア
モルファス化する時にエッヂ部がしわよせを受ける如く
成長することになる現象を起こし、これが欠陥となる。Defects occur due to the synergistic effect of damage at the time of source / drain ion implantation and the stress of the filling material (for example, SiO 2 ). In the solid-phase growth process, the edge of the trench corner is solid-phase-grown at the end in the portion 5 to be amorphized due to the crystal orientation (for example, growth in the (100) direction) or the problem of crystallinity. Then, a misfit occurs, that is, a phenomenon in which the edge portion grows so as to be wrinkled when it becomes amorphous, which becomes a defect.
【０００８】このため、この欠陥部Ｄでリーク電流が発
生しやすくなる。一般に、上記のように凹部２を埋め込
んで素子分離を行う構成にあっては、リーク電流は、通
常のＬＯＣＯＳ構造の素子分離に比べ、１〜２桁多い。Therefore, a leak current is likely to occur in the defective portion D. In general, in the configuration in which the recess 2 is filled in to perform element isolation as described above, the leakage current is one to two orders of magnitude higher than that in the element isolation of the normal LOCOS structure.
【０００９】[0009]
【発明の目的】本発明は、上記問題点を解決して、各種
の基板処理、例えばイオン注入などの処理を行った後、
熱処理を行う場合についても、凹部近傍に欠陥が生じ
ず、リーク電流が大きくなるなどの不都合の生じない半
導体装置、及び基板の凹部の埋め込み方法を提供しよう
とするものである。It is an object of the present invention to solve the above problems and to perform various substrate treatments such as ion implantation,
It is an object of the present invention to provide a semiconductor device and a method for burying a recess in a substrate, which does not cause a defect in the vicinity of the recess even when heat treatment is performed and causes no inconvenience such as an increase in leak current.
【００１０】[0010]
【問題点を解決するための手段】本出願の請求項１の発
明は、基板上の凹部に埋め込み材料を埋め込んで埋め込
み部を形成した半導体装置であって、該埋め込み部は凹
部の開口上面よりも突出する構成で形成し、該突出部の
側部にはサイドウォールを形成した構成であることを特
徴とする半導体装置であって、これにより上記目的を達
成するものである。The invention according to claim 1 of the present application is a semiconductor device in which a burying material is buried in a recess on a substrate to form a buried portion, and the buried portion is formed from an upper surface of an opening of the recess. Also, the semiconductor device is characterized in that it is formed so as to project, and a sidewall is formed on a side portion of the projecting portion, whereby the above object is achieved.
【００１１】本出願の請求項２の発明は、基板上の凹部
に埋め込み材料を埋め込む工程を行った後、基板処理を
行い、その後熱処理を施す工程を備える基板上の凹部の
埋め込み方法において、埋め込み材料を凹部の開口上面
よりも突出する構成で形成し、この突出部の側部に下地
保護部を形成し、その後基板処理を行うことを特徴とす
る基板上の凹部の埋め込み方法であって、これにより上
記目的を達成するものである。According to the invention of claim 2 of the present application, in the method of filling a recess on a substrate, which comprises a step of performing a step of filling a recess on the substrate with an embedding material, a substrate treatment, and a heat treatment thereafter. A method of embedding a recess on a substrate, characterized in that the material is formed so as to protrude from the upper surface of the opening of the recess, a base protection part is formed on the side of this protrusion, and then the substrate is processed. This achieves the above object.
【００１２】[0012]
【作用】本発明によれば、埋め込み部の突出部の側壁に
サイドウォールを形成し、これが下地保護部となるの
で、基板処理の際にその下地部分が欠陥を生じ得る状態
になることが防がれる。この結果、欠陥の生じないよう
に凹部の埋め込み７が達成され、また欠陥のない半導体
装置が得られる。According to the present invention, since the side wall is formed on the side wall of the projecting portion of the buried portion and serves as a base protection portion, it is possible to prevent the base portion from being in a state where defects may occur during substrate processing. Get off. As a result, the filling of the recess 7 is achieved so that no defect occurs, and a defect-free semiconductor device is obtained.
【００１３】[0013]
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定を受けるものではない。Embodiments of the present invention will be described below with reference to the drawings. However, as a matter of course, the present invention is not limited to the following examples.
【００１４】実施例１ 本実施例は、凹部の埋め込みによりトレンチアイソレー
ション（溝型素子分離）を形成する場合であって、か
つ、基板処理としてソース／ドレイン領域形成用のイオ
ン注入を行い、更に熱処理として回復アニールを行う場
合について、本発明を適用したものである。Example 1 This example is a case where trench isolation (groove type element isolation) is formed by filling a recess, and ion implantation for forming source / drain regions is performed as substrate processing. The present invention is applied to the case where recovery annealing is performed as heat treatment.
【００１５】図１を参照する。本実施例の方法にあって
は、基板１上の凹部２に埋め込み材料を埋め込む工程を
行って埋め込み部３を形成した後、ここではイオン注入
である基板処理を行い（図１（ａ））、その後熱処理
（ここではアニール、図１（ｂ））を施す工程を備える
基板１上の凹部２の埋め込み方法において、埋め込み材
料を凹部２の開口上面２１よりも突出する構成で形成し
て埋め込み部３を形成し、この埋め込み部３の突出部３
１の側部に下地保護部（サイドウォール）４を形成し、
その後イオン注入である基板処理や、アニールである熱
処理を行うものである。Referring to FIG. In the method of the present embodiment, a step of burying the burying material in the recess 2 on the substrate 1 is performed to form the burying portion 3, and then the substrate processing, which is ion implantation, is performed here (FIG. 1A). In the method of filling the recess 2 on the substrate 1 including the step of performing a heat treatment (annealing here, FIG. 1B) after that, the filling material is formed so as to project from the opening upper surface 21 of the recess 2. 3 to form the protruding portion 3 of the embedded portion 3.
1. Form a base protection part (sidewall) 4 on the side of 1,
After that, a substrate treatment that is ion implantation and a heat treatment that is annealing are performed.
【００１６】得られた半導体装置は、図１（ｂ）に示す
ように、基板１上の凹部２に埋め込み材料を埋め込んで
埋め込み部３を形成した半導体装置であって、該埋め込
み部３は凹部２の開口上面２１よりも突出する構成で形
成し、該突出部３１の側部にはサイドウォール４を形成
した構成になる。As shown in FIG. 1B, the obtained semiconductor device is a semiconductor device in which a recessed portion 2 on a substrate 1 is filled with a filling material to form a buried portion 3, and the buried portion 3 is a recessed portion. 2 is formed so as to protrude from the upper surface 21 of the opening, and the side wall 4 is formed on the side of the protruding portion 31.
【００１７】本実施例は、凹部２であるトレンチコーナ
ーのエッヂ１１にソース／ドレイン領域形成用イオン注
入時のダメージが加わらないようにするものであり、具
体的には上記したように、トレンチの埋め込みＳｉＯ2
（埋め込み材料３）の高さが、Ｓｉ基板表面（凹部開口
２１）より高くなるように形成し、ＬＤＤ構造のトラン
ジスタを作るとき、トレンチの埋め込みＳｉＯ2 の側面
にも、同時にサイドウォールを形成する。こうすれば、
ソース／ドレイン領域形成のためのイオン注入時に、ト
レンチコーナーのエッヂにはダメージが加わらず、アモ
ルファス化もしないので、結晶回復時に欠陥も発生しな
い。なおこの例のように、ＬＤＤ形成のためのサイドウ
ォール形成と保護部としてのサイドウォール４形成とを
同時に行うことは、好ましい態様である。In this embodiment, the edge 11 of the trench corner which is the recess 2 is prevented from being damaged by the ion implantation for forming the source / drain regions. Specifically, as described above, Embedded SiO 2
When the (embedding material 3) is formed to have a height higher than that of the surface of the Si substrate (recess opening 21) and a transistor having an LDD structure is formed, sidewalls are simultaneously formed also on the side surfaces of the SiO 2 embedded in the trench. . This way
At the time of ion implantation for forming the source / drain regions, the edge of the trench corner is not damaged and is not amorphized, so that no defect occurs during crystal recovery. Note that, as in this example, it is a preferable mode to perform the sidewall formation for LDD formation and the sidewall 4 formation as a protective portion at the same time.
【００１８】本実施例により、図２（Ａ）に示すような
アモルファス化部分５が形成され、コーナー部に不都合
をもたらすおそれのある図２（Ｂ）に示すアモルファス
化部分５（コーナー部１１にかかる）の生成が防止でき
る。According to this embodiment, the amorphized portion 5 as shown in FIG. 2A is formed, and the amorphized portion 5 (at the corner portion 11) shown in FIG. This can be prevented.
【００１９】このように図１（ａ）の如くトレンチの埋
め込みＳｉＯ2 （埋め込み部３）の高さがＳｉ基板１表
面より高くなるように形成し、ＬＤＤ構造のトランジス
タを作る時、埋め込みＳｉＯ2 の側面にも同時にサイド
ウォールを形成するようにしたので、次の作用がもたら
される。As shown in FIG. 1A, when the buried SiO 2 (buried portion 3) of the trench is formed to have a height higher than that of the surface of the Si substrate 1, the buried SiO 2 is formed when a transistor having an LDD structure is manufactured. Since the side wall is formed on the side surface of the at the same time, the following action is brought about.
【００２０】（１）トレンチコーナー１１は、イオン注
入時のダメージが無いので、当然欠陥は発生しない。 （２）イオン注入後の固相成長では、トレンチコーナー
の単結晶部分が種結晶となるので、アモルファス領域は
単結晶で回復する。(1) Since the trench corner 11 is not damaged at the time of ion implantation, naturally no defect occurs. (2) In the solid phase growth after ion implantation, the single crystal part at the trench corner becomes a seed crystal, so the amorphous region is recovered as a single crystal.
【００２１】より具体的には、本実施例においては、図
２（ａ）〜（ｈ）に示す工程を行った。More specifically, in this example, the steps shown in FIGS. 2A to 2H were performed.
【００２２】まず、図３（ａ）に示すように、基板１で
あるＳｉ基板上に、熱酸化により酸化膜１２を形成し
（例えば１０〜２０ｎｍ）、更にＣＶＤ等により、Ｐｏ
ｌｙＳｉ１３を形成する（例えば１００〜３００ｎ
ｍ）。First, as shown in FIG. 3A, an oxide film 12 (for example, 10 to 20 nm) is formed on a Si substrate which is the substrate 1 by thermal oxidation, and then, by CVD or the like, a Po film is formed.
lySi13 is formed (for example, 100 to 300n)
m).
【００２３】次に、通常のリソグラフィー技術を用い
て、ＲＩＥにより、素子分離領域形成用の凹部２（トレ
ンチ）を形成し、図３（ｂ）の構造とする。Next, the recess 2 (trench) for forming the element isolation region is formed by RIE by using the ordinary lithography technique, and the structure shown in FIG. 3B is obtained.
【００２４】次に、埋め込み材料を埋め込んで埋め込み
部３を形成し、図３（ｃ）の構造とする。埋め込み材料
は、トレンチアイソレーションを形成できるものなら任
意であり、ＳｉＯ2 やＢＰＳＧその他の不純物含有ガラ
ス（平坦化材料）を用いることができ、例えばバイアス
ＥＣＲ−ＣＶＤでＳｉＯ2 を埋め込んだり、あるいは各
種手段でポリＳｉや不純物含有ガラスを埋め込み、平坦
化することができる。ここではＳｉＯ2 を埋め込んで、
図３（ｃ）の構造とした。Next, the embedded material is embedded to form the embedded portion 3 to form the structure shown in FIG. Any filling material can be used as long as it can form trench isolation, and SiO 2 or BPSG or other glass containing impurities (planarization material) can be used. For example, SiO 2 is filled by bias ECR-CVD, or various kinds of filling materials are used. It is possible to embed poly-Si or glass containing impurities by means to flatten the surface. Here, by embedding SiO 2 ,
The structure is shown in FIG.
【００２５】次に、ＲＩＥにより、ＰｏｌｙＳｉ１３、
酸化膜１２であるＳｉＯ2 を除去する。これにより、図
３（ｄ）に示すように、埋め込み部３が、基板１の表面
である凹部２の開口上面２１よりも高く、突出部３１を
有する構成で得られる。突出部の突出の大きさ、つまり
開口上面２１より上に出っぱる高さは、ＰｏｌｙＳｉ１
３の膜厚により調整できる。Next, by RIE, PolySi13,
The SiO 2 that is the oxide film 12 is removed. As a result, as shown in FIG. 3D, the embedded portion 3 is higher than the opening upper surface 21 of the concave portion 2 which is the surface of the substrate 1 and is obtained with the configuration having the protruding portion 31. The size of the protrusion of the protrusion, that is, the height of the protrusion protruding above the upper surface 21 of the opening is PolySi1.
It can be adjusted by the film thickness of 3.
【００２６】次に、熱酸化膜１４、ＰｏｌｙＳｉＣＶＤ
膜を形成し、更にフォトリソグラフィー工程、つまりレ
ジスト工程及びＲＩＥにより、通常のポリシリコンゲー
ト電極１５を形成する。これによって、図３（ｅ）の構
造を得る。Next, the thermal oxide film 14, PolySiCVD
A film is formed, and then a normal polysilicon gate electrode 15 is formed by a photolithography process, that is, a resist process and RIE. As a result, the structure shown in FIG. 3E is obtained.
【００２７】次に、一般的な手法に従い、ＳｉＯ2 −Ｃ
ＶＤとＲＩＥにより、ゲート電極をなすＰｏｌｙＳｉ１
５の側壁に通常のサイドウォール４１を形成する。この
時、素子分離のＳｉＯ2 である埋め込み材料３は、突出
部３１が形成されている結果、ゲート電極と同程度位、
上に出っぱっているので、この横にもサイドウォール４
が形成される。このサイドウォールを、下地保護部とし
て用いる。Next, according to a general method, SiO 2 --C
PolySi1 forming the gate electrode by VD and RIE
A normal side wall 41 is formed on the side wall of No. 5. At this time, the embedding material 3 which is the element isolation SiO 2 has the same degree as the gate electrode as a result of the protrusion 31 being formed.
Sidewall 4 also beside this because it is protruding above
Is formed. This sidewall is used as a base protection part.
【００２８】即ち、上記保護部４となるサイドウォー
ル、及びポリシリコン電極１５のサイドウォールー４１
形成後、通常のソース／ドレイン領域形成用イオン注入
を行うと、図３（ｇ）に示すように、アモルファス領域
となったアモルファス部５が形成される。ここで、下地
保護部４となるサイドウォールが形成されているので、
図の（Ａ）の領域（トレンチコーナーのエッヂ）は、イ
オン注入によるダメージを受けず、完全な単結晶のまま
である。That is, the side wall to be the protective portion 4 and the side wall-41 of the polysilicon electrode 15.
After the formation, when the normal ion implantation for forming the source / drain regions is performed, as shown in FIG. 3 (g), the amorphous portion 5 which becomes the amorphous region is formed. Here, since the side wall which will be the base protection part 4 is formed,
The region (edge) of the trench (A) in the figure is not damaged by the ion implantation and remains a perfect single crystal.
【００２９】その後、熱処理である回復アニールを行
う。図３（ｈ）に示すように、５′で示す如く結晶の回
復が行われ、上記図３（ｇ）で説明したところから、欠
陥の無い構造が得られることになる。After that, recovery annealing, which is heat treatment, is performed. As shown in FIG. 3 (h), the crystal is recovered as shown by 5 ', and the structure having no defect can be obtained from the description in FIG. 3 (g).
【００３０】ここで、埋め込み部３の突出部３１の高
さ、つまりここでは埋め込みＳｉＯ2の高さ（Ｓｉ基板
表面から出っぱる高さ）の適正値は、ソース／ドレイン
領域形成用イオン注入の条件（イオン種、エネルギー、
ドーズ量）により異なる。一般に、このイオン注入によ
りＳｉ基板がアモルファス化される深さより、高くすれ
ば良い。Here, the height of the protruding portion 31 of the buried portion 3, that is, the proper value of the height of the buried SiO 2 (height protruding from the surface of the Si substrate) here is the ion implantation for forming the source / drain regions. Conditions (ion species, energy,
Dose amount). Generally, the depth may be higher than the depth at which the Si substrate is made amorphous by this ion implantation.
【００３１】例えば、以下の表１に示す如くである。For example, as shown in Table 1 below.
【表１】 [Table 1]
【００３２】実施例２ 本実施例では、埋め込み材料として、ＰｏｌｙＳｉを用
いた。即ち図４に示すように、ＰｏｌｙＳｉから成る埋
め込み部３ｂを凹部２内に形成し、その周囲はＳｉＯ2
部３ａとした。その他は実施例１と同様にして、同様の
効果を得た。Example 2 In this example, PolySi was used as the filling material. That is, as shown in FIG. 4, a buried portion 3b made of PolySi is formed in the recess 2 and the periphery thereof is formed of SiO 2.
It is referred to as part 3a. Others were the same as in Example 1, and similar effects were obtained.
【００３３】[0033]
【発明の効果】本出願の発明によると、凹部の埋め込み
構造を備える構成の基板について各種の基板処理、例え
ば、イオン注入などの処理を行った後、熱処理を行う場
合についても、凹部近傍に欠陥が生じず、リーク電流が
大きくなるなどの不都合の生じない半導体装置、及び基
板の凹部の埋め込み方法を提供することができる。According to the invention of the present application, when a substrate having a structure having a recess embedded structure is subjected to various substrate treatments such as ion implantation and then heat treatment, defects near the recess are formed. It is possible to provide a semiconductor device and a method of filling a recess in a substrate, which does not cause a problem such as an increase in leak current.
【図１】実施例１の工程の概略を示す図である。FIG. 1 is a diagram showing an outline of a process of Example 1.
【図２】本発明の作用説明のための図である。FIG. 2 is a diagram for explaining the operation of the present invention.
【図３】実施例１の工程を示す図である。FIG. 3 is a diagram showing a process of Example 1.
【図４】実施例２を示す図である。FIG. 4 is a diagram showing a second embodiment.
【図５】従来技術を示す図である。FIG. 5 is a diagram showing a conventional technique.
１ 基板 ２ 凹部 ３，３ａ，３ｂ 埋め込み部 ３１ 突出部 ４ 下地保護部（サイドウォール） ５ アモルファス部分 DESCRIPTION OF SYMBOLS 1 Substrate 2 Recessed parts 3, 3a, 3b Embedded part 31 Protruding part 4 Base protection part (sidewall) 5 Amorphous part
Claims (2)
埋め込み部を形成した半導体装置であって、 該埋め込み部は凹部の開口上面よりも突出する構成で形
成し、 該突出部の側部にはサイドウォールを形成した構成であ
ることを特徴とする半導体装置。1. A semiconductor device in which a recessed portion on a substrate is filled with an embedding material to form a recessed portion, wherein the recessed portion is formed so as to project from an upper surface of an opening of the recessed portion, and a side portion of the protruding portion is formed. Is a semiconductor device having a structure in which a sidewall is formed.
程を行った後、基板処理を行い、その後熱処理を施す工
程を備える基板上の凹部の埋め込み方法において、 埋め込み材料を凹部の開口上面よりも突出する構成で形
成し、 この突出部の側部に下地保護部を形成し、 その後基板処理を行うことを特徴とする基板上の凹部の
埋め込み方法。2. A method of burying a recess on a substrate, comprising: performing a step of burying a burying material in a recess on a substrate, then performing a substrate treatment, and then performing a heat treatment. A method for filling a recess on a substrate, which is characterized in that the substrate is formed in a protruding structure, a base protection part is formed on a side part of the protruding part, and then the substrate is processed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07834892A JP3277383B2 (en) | 1992-02-28 | 1992-02-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07834892A JP3277383B2 (en) | 1992-02-28 | 1992-02-28 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621208A true JPH0621208A (en) | 1994-01-28 |
| JP3277383B2 JP3277383B2 (en) | 2002-04-22 |
Family
ID=13659488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07834892A Expired - Fee Related JP3277383B2 (en) | 1992-02-28 | 1992-02-28 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277383B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705778A (en) * | 1994-12-14 | 1998-01-06 | Matsushita Electric Industrial Co., Ltd. | Rotary and pushbutton switch operating mechanism including flexible connection arrangement located between rotor and shaft |
| US7126174B2 (en) | 1995-07-27 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008085230A (en) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | Aging device and method of manufacturing the same |
-
1992
- 1992-02-28 JP JP07834892A patent/JP3277383B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705778A (en) * | 1994-12-14 | 1998-01-06 | Matsushita Electric Industrial Co., Ltd. | Rotary and pushbutton switch operating mechanism including flexible connection arrangement located between rotor and shaft |
| US7126174B2 (en) | 1995-07-27 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008085230A (en) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | Aging device and method of manufacturing the same |
| US8120090B2 (en) | 2006-09-28 | 2012-02-21 | Kabushiki Kaisha Toshiba | Aging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3277383B2 (en) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350662B1 (en) | Method to reduce defects in shallow trench isolations by post liner anneal | |
| US6979631B2 (en) | Methods of forming semiconductor circuitry | |
| US6245639B1 (en) | Method to reduce a reverse narrow channel effect for MOSFET devices | |
| JPH0513566A (en) | Manufacture of semiconductor device | |
| JP2957757B2 (en) | Transistor fabrication method | |
| JP2735486B2 (en) | Method of manufacturing MOSFET | |
| JPH0279445A (en) | Forming method of element isolating region | |
| JPH07193121A (en) | Production of semiconductor device | |
| JPH05198543A (en) | Manufacture of semiconductor device and semiconductor substrate | |
| JPH0766427A (en) | Manufacture of thin film transistor | |
| US20040207024A1 (en) | Semiconductor device with an STI structure which is capable of suppressing inverse narrow channel effect, and method of manufacturing the same | |
| JPH02260660A (en) | Manufacture of mos type semiconductor device | |
| US7271066B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH06232253A (en) | Element-isolation method of semiconductor device | |
| US5943589A (en) | Method of fabricating semiconductor device with a trench isolation | |
| JPH0621208A (en) | Semiconductor device and burying method of recessed part on substrate | |
| JP3441259B2 (en) | Semiconductor device | |
| JP2924016B2 (en) | Manufacturing method of MIS type semiconductor device | |
| JP3382092B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3307149B2 (en) | Method for manufacturing semiconductor device | |
| JP3265836B2 (en) | Method for manufacturing semiconductor device | |
| JPH02306665A (en) | Semiconductor device and manufacture thereof | |
| JP3103903B2 (en) | Method for manufacturing semiconductor device | |
| JP2803925B2 (en) | Method for manufacturing semiconductor device | |
| JP3109121B2 (en) | Semiconductor substrate manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |