JPH0621048A - Selective formation method of silicon nitride film - Google Patents

Selective formation method of silicon nitride film

Info

Publication number
JPH0621048A
JPH0621048A JP4195991A JP19599192A JPH0621048A JP H0621048 A JPH0621048 A JP H0621048A JP 4195991 A JP4195991 A JP 4195991A JP 19599192 A JP19599192 A JP 19599192A JP H0621048 A JPH0621048 A JP H0621048A
Authority
JP
Japan
Prior art keywords
silicon
nitride film
silicon nitride
stack capacitor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4195991A
Other languages
Japanese (ja)
Inventor
Akihiko Ishitani
明彦 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4195991A priority Critical patent/JPH0621048A/en
Publication of JPH0621048A publication Critical patent/JPH0621048A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To greatly reduce the number of manufacturing processes and a manufacturing cost by enabling selective formation of a silicon nitride film and by adopting a method for formation of a stack capacitor. CONSTITUTION:After a silicon oxide film 1 is selectively formed in a silicon substrate 2, a polycrystalline(e silicon 3 is selectively formed on a surface of the silicon substrate 2. A silicon nitride film 4 is selectively formed on a surface of the polycrystalline silicon 3 and a polycrystalline silicon 5 is selectively formed on a surface of the silicon nitride film 4 to form a stack capacitor. Selective formation technique of the silicon nitride film 4 is to carry out reaction using hydrazine, dichlorosilane and hydrogen chloride as raw gas and to form a silicon nitride film selectively on a surface of silicon alone. It is desirable to make volume ratio of hydrazine, dichlorosilane and hydrogen chloride in a reaction tube 20 to 40%, 30 to 50% and 10 to 50%, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にスタックキャパシタの絶縁膜に用いられるシ
リコン窒化膜の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a silicon nitride film used as an insulating film of a stack capacitor.

【0002】[0002]

【従来の技術】ダイナミックランダムアクセスメモリー
のセル部には、スタックキャパシタが用いられている。
スタックキャパシタの製造工程の概略を図2に示す。先
ず、図2(a)のように、シリコン基板2にロコス(L
OCOS)素子分離技術を用いて熱酸化膜1を選択的に
形成し、この熱酸化膜1の間にスタックキャパシタの下
部電極と導通をとるための開口部を形成する。次いで、
図2(b)のように、全面にCVD法によって多結晶シ
リコン3を堆積する。続いて、図2(c)のように、フ
ォトリソグラフィー技術とドライエッチング技術によっ
て多結晶シリコン3を選択エッチングし、スタックキャ
パシタの下部電極を形成する。
2. Description of the Related Art A stack capacitor is used in a cell portion of a dynamic random access memory.
The outline of the manufacturing process of the stack capacitor is shown in FIG. First, as shown in FIG.
The thermal oxide film 1 is selectively formed by using the OCOS) element isolation technique, and an opening for establishing conduction with the lower electrode of the stack capacitor is formed between the thermal oxide films 1. Then
As shown in FIG. 2B, the polycrystalline silicon 3 is deposited on the entire surface by the CVD method. Subsequently, as shown in FIG. 2C, the polycrystalline silicon 3 is selectively etched by a photolithography technique and a dry etching technique to form a lower electrode of the stack capacitor.

【0003】次いで、図2(d)のように、CVD法に
よってシリコン窒化膜4を基板全面に堆積する。更に、
図2(e)のように、CVD法によって多結晶シリコン
5を基板全面に堆積させた後、フォトリソグラフィー技
術とドライエッチング技術によって前記多結晶シリコン
5とシリコン窒化膜4を同時にパターニングし、図2
(f)のようなスタックキャパシタを完成する。尚、実
際の製造方法では、フォトリソグラフィー技術とドライ
エッチング技術の外に、洗浄,レジスト塗布,ベーキン
グ,露光,ドライエッチング,レジスト除去などが含ま
れる。
Then, as shown in FIG. 2D, a silicon nitride film 4 is deposited on the entire surface of the substrate by the CVD method. Furthermore,
As shown in FIG. 2E, after the polycrystalline silicon 5 is deposited on the entire surface of the substrate by the CVD method, the polycrystalline silicon 5 and the silicon nitride film 4 are simultaneously patterned by the photolithography technique and the dry etching technique.
The stack capacitor as shown in (f) is completed. Incidentally, in the actual manufacturing method, in addition to the photolithography technique and the dry etching technique, cleaning, resist coating, baking, exposure, dry etching, resist removal, etc. are included.

【0004】[0004]

【発明が解決しようとする課題】最近、多結晶シリコン
の選択成長技術が開発され、スタックキャパシタの下部
電極を選択多結晶シリコン成長法で形成することができ
るようになった。多結晶シリコンの選択成長技術は、特
願平2-215544号公報で述べられている。多結晶シリコン
の選択成長技術では、表面がシリコンと酸化シリコンか
らなる基板上に、多結晶シリコンが成長する条件でシリ
コン膜を形成する際に、塩化水素ガスを添加することに
より、酸化シリコン上に核発生するシリコンをエッチン
グ除去し、シリコン表面上にのみシリコン膜を成長させ
る。
Recently, a technique for selectively growing polycrystalline silicon has been developed so that the lower electrode of a stack capacitor can be formed by the selective polycrystalline silicon growth method. The selective growth technique for polycrystalline silicon is described in Japanese Patent Application No. 2-215544. In the selective growth technology of polycrystalline silicon, when a silicon film is formed on a substrate whose surface is made of silicon and silicon oxide under the conditions that the polycrystalline silicon grows, hydrogen chloride gas is added to the silicon oxide so that the silicon oxide is formed on the silicon oxide. The nucleated silicon is removed by etching, and a silicon film is grown only on the silicon surface.

【0005】この多結晶シリコンの選択成長技術を用い
れば、図2(b)および(c)の工程を簡略化すること
ができ、スタックキャパシタ製造工程の簡略化を図るこ
とができる。しかし、誘電体膜としてのシリコン窒化膜
4を選択成長ができないため、上部電極としての多結晶
シリコン電極の選択成長を行うことができず、前記した
多結晶シリコンの選択成長技術を有効に利用できないと
いう問題がある。即ち、シリコン窒化膜の選択成長が可
能であれば、その上に形成する多結晶シリコン電極の選
択成長も可能になり、図2(e)および(f)に示した
スタックキャパシタ製造工程からリソグラフィー工程と
ドライエッチング工程を簡略化することができる。本発
明の目的は、シリコン窒化膜の選択成長を可能とし、こ
の方法をスタックキャパシタの形成に利用することで、
その製造工数及び製造コストの大幅な削減を可能にした
シリコン窒化膜の選択成長方法を提供することにある。
By using this polycrystalline silicon selective growth technique, the steps of FIGS. 2B and 2C can be simplified, and the stack capacitor manufacturing step can be simplified. However, since the silicon nitride film 4 as the dielectric film cannot be selectively grown, the polycrystalline silicon electrode as the upper electrode cannot be selectively grown, and the above-described selective growth technique of polycrystalline silicon cannot be effectively used. There is a problem. That is, if the selective growth of the silicon nitride film is possible, the selective growth of the polycrystalline silicon electrode formed thereon is also possible. From the stack capacitor manufacturing process shown in FIGS. 2E and 2F to the lithography process. Therefore, the dry etching process can be simplified. An object of the present invention is to enable selective growth of a silicon nitride film, and by utilizing this method for forming a stack capacitor,
It is an object of the present invention to provide a method for selectively growing a silicon nitride film, which is capable of significantly reducing the number of manufacturing steps and the manufacturing cost.

【0006】[0006]

【課題を解決するための手段】本発明は、ヒドラジンと
ジクロルシランと塩化水素とを原料ガスとして反応を行
い、シリコンの表面にのみ選択的にシリコン窒化膜を成
長させる。ヒドラジンとジクロルシランと塩化水素の反
応管中における体積比を、それぞれ20〜40%,30
〜50%,10〜50%とする。
According to the present invention, hydrazine, dichlorosilane, and hydrogen chloride are reacted as source gases to selectively grow a silicon nitride film only on the surface of silicon. The volume ratio of hydrazine, dichlorosilane, and hydrogen chloride in the reaction tube was 20 to 40% and 30%, respectively.
-50%, 10-50%.

【0007】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明にかかるシリコン窒化膜の選択成長技
術を用いて、スタックキャパシタを構成するプロセスを
工程順に示す断面図である。先ず、図1(a)のよう
に、シリコン基板2の表面にLOCOS素子分離技術で
厚さ 200nmのシリコン酸化膜2を選択的に形成する。次
いで、図1(b)のように、選択多結晶シリコン成長技
術により、シリコン酸化膜2の間のシリコン基板2の表
面に厚さ 400nmのスタックキャパシタの下部電極として
の多結晶シリコン3を選択的に形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. 1A to 1C are cross-sectional views showing a process of forming a stack capacitor in the order of steps by using the selective growth technique for a silicon nitride film according to the present invention. First, as shown in FIG. 1A, a silicon oxide film 2 having a thickness of 200 nm is selectively formed on the surface of a silicon substrate 2 by a LOCOS element isolation technique. Then, as shown in FIG. 1B, the polycrystalline silicon 3 as a lower electrode of the stack capacitor having a thickness of 400 nm is selectively formed on the surface of the silicon substrate 2 between the silicon oxide films 2 by the selective polycrystalline silicon growth technique. To form.

【0008】次に、図1(c)のように、本発明による
選択シリコン窒化膜成長技術によって、多結晶シリコン
3の表面上にのみ厚さ10nmのシリコン窒化膜4を形成す
る。この選択シリコン窒化膜成長技術については後述す
る。次に、図1(d)のように、シリコン窒化膜4の表
面上にのみ選択多結晶シリコン成長技術によって厚さ 2
00nmのスタックキャパシタの上部電極としての多結晶シ
リコン5を形成し、スタックキャパシタを形成する。し
たがって、このスタックキャパシタの製造方法では、選
択シリコン窒化膜成長記述を用いることにより、誘電体
膜および上部電極を形成する際のフォトリソグラフィー
工程およびエッチング工程が省略でき、製造工数の削減
が可能となる。
Next, as shown in FIG. 1C, a silicon nitride film 4 having a thickness of 10 nm is formed only on the surface of the polycrystalline silicon 3 by the selective silicon nitride film growth technique according to the present invention. This selective silicon nitride film growth technique will be described later. Next, as shown in FIG. 1 (d), the thickness of the silicon nitride film 4 is reduced only on the surface thereof by the selective polycrystalline silicon growth technique.
Polycrystalline silicon 5 is formed as an upper electrode of a stack capacitor of 00 nm to form a stack capacitor. Therefore, in this stack capacitor manufacturing method, by using the selective silicon nitride film growth description, the photolithography step and the etching step when forming the dielectric film and the upper electrode can be omitted, and the manufacturing man-hour can be reduced. .

【0009】前記選択シリコン窒化膜の成長技術は、ヒ
ドラジン,ジクロルシラン,塩化水素を原料ガスとした
化学的気相成長法であり、各ガスの組成をここでは 100
/400/500sccmとし、かつ成長圧力は0.18Torr,成長温度
は 800℃とする。ジクロルシランの濃度を体積比50%と
すると、気相でシリコンを多量に含む窒化シリコンの核
発生が起き、選択性が失われる。また、30%以下とする
と、成長速度が遅くなり実用性に欠ける。ヒドラジンの
濃度を高くすると成長速度は増すが、40%以上にすると
爆発の危険性が高まるので実用的でない。塩化水素の濃
度を10%以下とすると選択性が失われ、50%以上とする
とエッチング作用が増してシリコン窒化膜が成長しな
い。
The selective silicon nitride film growth technique is a chemical vapor deposition method using hydrazine, dichlorosilane and hydrogen chloride as source gases, and the composition of each gas is 100.
/ 400 / 500sccm, growth pressure 0.18Torr, growth temperature 800 ℃. When the concentration of dichlorosilane is 50% by volume, nucleation of silicon nitride containing a large amount of silicon occurs in the gas phase, resulting in loss of selectivity. On the other hand, if it is 30% or less, the growth rate becomes slow and the practicality is lacking. Higher concentrations of hydrazine increase the growth rate, but higher than 40% increases the risk of explosion and is not practical. When the concentration of hydrogen chloride is 10% or less, the selectivity is lost, and when it is 50% or more, the etching action is increased and the silicon nitride film does not grow.

【0010】また、成長圧力を低くすると、凹凸のある
表面上でも一様な膜厚の窒化シリコンを形成できるが、
排気系の設備が大型になり、装置コストが上昇する。成
長速度は成長圧力が低くなるとともに低下するが、 0.1
Torr以上であれば、1A/min以上の成長速度が得られ
た。選択成長は、このガス組成で、 700〜850 ℃の範囲
で可能であった。 850℃以上では、アミノシランの分解
が促進され、気相で窒化シリコンの核発生が起きた。 7
00℃以下では、成長速度が1A/min以下となった。
Further, when the growth pressure is lowered, a silicon nitride film having a uniform thickness can be formed even on a surface having irregularities.
The equipment of the exhaust system becomes large and the device cost rises. Although the growth rate decreases as the growth pressure decreases,
If it was Torr or higher, a growth rate of 1 A / min or higher was obtained. Selective growth was possible with this gas composition in the range of 700-850 ° C. Above 850 ℃, the decomposition of aminosilane was promoted, and nucleation of silicon nitride occurred in the gas phase. 7
At 00 ° C or lower, the growth rate was 1 A / min or lower.

【0011】結局、実用的な成長速度を5A/minとする
とき、凹凸のある基板に対しても膜厚の変動が10%以下
で、かつ選択性を失わずにシリコン窒化膜を成長させる
ためには、図3に示すガス組成を用いれば良い。すなわ
ち、ヒドラジンとジクロルシランと塩化水素の反応管中
における体積比を、それぞれ20〜40%、30〜50%、10〜
50%とし、成長圧力を 0.1−1Torrとし、成長温度を 7
50−800 ℃とすることが望ましい。
After all, when the practical growth rate is set to 5 A / min, the variation of the film thickness is 10% or less even for the uneven substrate, and the silicon nitride film is grown without losing the selectivity. For this, the gas composition shown in FIG. 3 may be used. That is, the volume ratios of hydrazine, dichlorosilane and hydrogen chloride in the reaction tube are 20 to 40%, 30 to 50% and 10 to respectively.
50%, growth pressure 0.1-1 Torr, growth temperature 7
A temperature of 50-800 ° C is desirable.

【0012】[0012]

【発明の効果】以上説明したように本発明は、シリコン
上へのシリコン窒化膜の選択成長が可能となるため、例
えばシリコン窒化膜を誘電体膜とするスタックキャパシ
タを製造する際にフォトリソグラフィー工程とドライエ
ッチング工程を省くことができる。又、これらの工程に
含まれる洗浄,レジスト塗布,ベーキング,露光,ドラ
イエッチング,レジスト除去等の工程も省略できるとと
もに、これらの工程において発生する偶発的な事故や良
品率低下をも低減でき、大幅な工数削減およびコスト低
減が実現できる効果がある。
As described above, according to the present invention, a silicon nitride film can be selectively grown on silicon. Therefore, for example, a photolithography process is performed when manufacturing a stack capacitor having a silicon nitride film as a dielectric film. Therefore, the dry etching process can be omitted. Further, the steps of cleaning, resist coating, baking, exposure, dry etching, resist removal and the like included in these steps can be omitted, and accidental accidents and reduction in non-defective product rate that occur in these steps can be reduced. This has the effect of reducing the number of man-hours and costs.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の選択シリコン窒化膜成長技術を利用し
たスタックキャパシタの製造方法を工程順に示す断面図
である。
FIG. 1 is a cross-sectional view showing a method of manufacturing a stack capacitor using a selective silicon nitride film growth technique of the present invention in the order of steps.

【図2】従来のスタックキャパシタの製造方法を工程順
に示す断面図である。
FIG. 2 is a cross-sectional view showing a method of manufacturing a conventional stack capacitor in the order of steps.

【図3】本発明方法で用いられる原料ガスの組成比を示
す図である。
FIG. 3 is a diagram showing a composition ratio of a raw material gas used in the method of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン酸化膜(熱酸化膜) 2 シリコン基板 3 多結晶シリコン(下部電極) 4 シリコン窒化膜 5 多結晶シリコン(上部電極) 1 silicon oxide film (thermal oxide film) 2 silicon substrate 3 polycrystalline silicon (lower electrode) 4 silicon nitride film 5 polycrystalline silicon (upper electrode)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 表面に酸化シリコン膜とシリコンとを有
する基板上に、化学気層成長法によりシリコン窒化膜を
形成する方法において、ヒドラジンとジクロルシランと
塩化水素とを原料ガスとして反応を行い、前記シリコン
の表面にのみ選択的にシリコン窒化膜を成長することを
特徴としたシリコン窒化膜の選択成長方法。
1. A method for forming a silicon nitride film by a chemical vapor deposition method on a substrate having a silicon oxide film and silicon on the surface thereof, wherein hydrazine, dichlorosilane and hydrogen chloride are used as source gases to react, and A method for selectively growing a silicon nitride film, which comprises selectively growing a silicon nitride film only on the surface of silicon.
【請求項2】 ヒドラジンとジクロルシランと塩化水素
の反応管中における体積比を、それぞれ20〜40%,
30〜50%,10〜50%とする請求項1のシリコン
窒化膜の選択成長方法。
2. The volume ratio of hydrazine, dichlorosilane and hydrogen chloride in the reaction tube is 20 to 40%, respectively.
The selective growth method for a silicon nitride film according to claim 1, wherein the amount is 30 to 50% and 10 to 50%.
JP4195991A 1992-06-30 1992-06-30 Selective formation method of silicon nitride film Pending JPH0621048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4195991A JPH0621048A (en) 1992-06-30 1992-06-30 Selective formation method of silicon nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4195991A JPH0621048A (en) 1992-06-30 1992-06-30 Selective formation method of silicon nitride film

Publications (1)

Publication Number Publication Date
JPH0621048A true JPH0621048A (en) 1994-01-28

Family

ID=16350404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4195991A Pending JPH0621048A (en) 1992-06-30 1992-06-30 Selective formation method of silicon nitride film

Country Status (1)

Country Link
JP (1) JPH0621048A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365231B2 (en) * 1998-06-26 2002-04-02 Kabushiki Kaisha Toshiba Ammonium halide eliminator, chemical vapor deposition system and chemical vapor deposition process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365231B2 (en) * 1998-06-26 2002-04-02 Kabushiki Kaisha Toshiba Ammonium halide eliminator, chemical vapor deposition system and chemical vapor deposition process

Similar Documents

Publication Publication Date Title
US5786027A (en) Method for depositing polysilicon with discontinuous grain boundaries
US4698316A (en) Method of depositing uniformly thick selective epitaxial silicon
JPH05183121A (en) Semiconductor and manufacture thereof
JPS61174196A (en) Single silicon coating process
JPH0579164B2 (en)
JP2687758B2 (en) Method for manufacturing semiconductor device
JPH07249618A (en) Manufacture of semiconductor device
JPH05259297A (en) Manufacture of semiconductor device
US9217209B2 (en) Methods for epitaxial silicon growth
JPH0621048A (en) Selective formation method of silicon nitride film
JP3116517B2 (en) Method for manufacturing semiconductor device
JP3018408B2 (en) Method for manufacturing semiconductor device
JP3240847B2 (en) Manufacturing method of SOI structure
JP3206943B2 (en) Method of manufacturing SOI substrate and semiconductor device
JPH0529470A (en) Forming method of wiring
JP3157280B2 (en) Method for manufacturing semiconductor device
JPH04294532A (en) Method for forming tungsten silicide film
JPH05182925A (en) Manufacturing method and device of semiconductor device
KR100252874B1 (en) Method for manufacturing semiconductor device
JPH0258248A (en) Manufacture of semiconductor device
JPH0620990A (en) Production of semiconductor device
JPH08227994A (en) Manufacture of semiconductor device
JP2003528443A5 (en)
JP2701722B2 (en) Method for manufacturing semiconductor device
JPS60158672A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees