JPH06209042A - Dicing tape for semiconductor wafer and separating method for chip - Google Patents

Dicing tape for semiconductor wafer and separating method for chip

Info

Publication number
JPH06209042A
JPH06209042A JP303693A JP303693A JPH06209042A JP H06209042 A JPH06209042 A JP H06209042A JP 303693 A JP303693 A JP 303693A JP 303693 A JP303693 A JP 303693A JP H06209042 A JPH06209042 A JP H06209042A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
tape
dicing
adhesive
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP303693A
Other languages
Japanese (ja)
Inventor
Kei Goto
慶 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP303693A priority Critical patent/JPH06209042A/en
Publication of JPH06209042A publication Critical patent/JPH06209042A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PURPOSE:To obtain a dicing tape which can separate wafers into chips without using any conductive paste, etc., by making an electric current to flow to the wafers from a dicing blade. CONSTITUTION:This dicing tape used for holding semiconductor wafers stuck to the tape is constituted in such a way that a conductive high polymer layer 8a having conductivity in the direction of the sticking surface of the layer 8a is provided below a bonding agent layer 8b and, when semiconductor wafers are stuck to the tape, the wafers can be directly grounded through the high polymer layer 8a. Therefore, when the semiconductor wafers are cut by making an electric current flow to the wafers from a dicing blade, a discharging effect can be effectively obtained and the semiconductor wafers can be easily cut and, at the same time, the chip separating process can be simplified and the yield of chips can be improved, since no resistance exists other than that between the wafers and dicing blade.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体ウエハをチップ
ごとに分離する際に、ウエハを保持するために用いられ
る半導体ウエハのダイシングテープ、及びこれを用いた
チップ分離方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer dicing tape which is used to hold a semiconductor wafer when the semiconductor wafer is separated into chips, and a chip separating method using the dicing tape.

【0002】[0002]

【従来の技術】図3は半導体ウエハをチップごとに分離
する際に、該ウエハを保持するのに用いられるダイシン
グテープと呼ばれる保持テープの断面図である。図3に
おいて、1はテープ本体を示し、絶縁性材料からなるテ
ープ材1aの表面に紫外光感光性接着剤、もしくは低粘
着性接着剤1bが塗布された構造となっている。この接
着剤1bは数μmの厚さを持ち、半導体ウエハを保持す
るのに十分な接着力となっている。
2. Description of the Related Art FIG. 3 is a sectional view of a holding tape called a dicing tape used to hold a semiconductor wafer when the wafer is separated into chips. In FIG. 3, reference numeral 1 denotes a tape body, which has a structure in which an ultraviolet light photosensitive adhesive or a low-adhesive adhesive 1b is applied to the surface of a tape material 1a made of an insulating material. The adhesive 1b has a thickness of several μm and has sufficient adhesive force to hold the semiconductor wafer.

【0003】また、図4は図3に示すダイシングテープ
の使用状態を示す上面図であり、図において、1はダイ
シングテープ、2はダイシングテープ1の周縁部に接着
されたダイシングテープ1の周縁部を固定するためのテ
ープ固定リングである。3はダイシングテープ1の中央
部に接着された半導体ウエハ、4はウエハ3の周囲から
リング2の外までグランドを引き出すための導電性ペー
ストである。
FIG. 4 is a top view showing a state of use of the dicing tape shown in FIG. 3, in which 1 is a dicing tape and 2 is a peripheral edge of the dicing tape 1 adhered to the peripheral edge of the dicing tape 1. Is a tape fixing ring for fixing. Reference numeral 3 is a semiconductor wafer adhered to the central portion of the dicing tape 1, and 4 is a conductive paste for drawing a ground from the periphery of the wafer 3 to the outside of the ring 2.

【0004】次に動作について説明する。図5に示すよ
うに、テープ固定リング2とともに、半導体ウエハ3を
ダイシングテープ1表面に接着し、該テープ1をダイシ
ングマシンのテーブル5に真空引きにより吸着させ、導
電性ペースト4を用いてウエハ3周囲からリング2を回
り込んでテーブル5にグランドを落とし、外部パルス電
源7の(−)マイナス極を接続されたダイシングブレー
ド6にてウエハ3に電流を流しながらチップ分離を行
う。
Next, the operation will be described. As shown in FIG. 5, together with the tape fixing ring 2, the semiconductor wafer 3 is adhered to the surface of the dicing tape 1 and the tape 1 is attracted to the table 5 of the dicing machine by vacuuming. The ring 2 is circulated from the surroundings to drop the ground on the table 5, and the dicing blade 6 connected to the (-) negative pole of the external pulse power source 7 applies a current to the wafer 3 to separate the chips.

【0005】[0005]

【発明が解決しようとする課題】従来の半導体ウエハの
保持テープは以上のように構成されており、ウエハに電
流を流してカットするチップ分離方法に用いる場合、導
電性ペースト4によってグランドを引き出すようにして
いるため、ダイシングブレードとグランド間の導電性が
低く、ウエハがカットされにくいという問題点があっ
た。
The conventional semiconductor wafer holding tape is constructed as described above, and when it is used in a chip separating method in which an electric current is applied to the wafer to cut it, the conductive paste 4 is used to draw out the ground. Therefore, there is a problem that the conductivity between the dicing blade and the ground is low and the wafer is difficult to be cut.

【0006】また、ウエハ3表面の周縁部に導電性ペー
ストを塗布して電極をとっているためウエハ3が汚染さ
れたり、ウエハ1枚ごとに導電性ペーストを塗布する作
業が必要となるため自動化が困難であるなどの問題点が
あった。
Further, since the conductive paste is applied to the peripheral portion of the surface of the wafer 3 to form the electrodes, the wafer 3 is contaminated, and the work of applying the conductive paste for each wafer is required, which is automated. There was a problem that it was difficult.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、ダイシングテープ表面に接着し
た半導体ウエハを、導電性ペースト等を用いることなし
にダイシングブレードからウエハに電流を流してチップ
ごとに分離することができるダイシングテープ、及びこ
れを用いたウエハ分離方法を提供することを目的とす
る。
The present invention has been made to solve the above problems, and a semiconductor wafer adhered to the surface of a dicing tape is supplied with an electric current from a dicing blade to the wafer without using a conductive paste or the like. An object of the present invention is to provide a dicing tape that can be separated into individual chips, and a wafer separating method using the dicing tape.

【0008】[0008]

【課題を解決するための手段】この発明に係る半導体ウ
エハのダイシングテープは、半導体ウエハを接着して保
持するためのダイシングテープにおいて、接着剤の下層
に接着面に垂直方向に導電性を持った導電性高分子を備
えたものである。
A dicing tape for a semiconductor wafer according to the present invention is a dicing tape for adhering and holding a semiconductor wafer, which is electrically conductive in a lower layer of an adhesive in a direction perpendicular to the adhering surface. It is provided with a conductive polymer.

【0009】また、この発明に係るダイシングテープ
は、さらに上記接着剤を紫外光に感光することにより接
着力が低下する接着剤としたものである。
Further, the dicing tape according to the present invention is an adhesive whose adhesive force is lowered by exposing the above adhesive to ultraviolet light.

【0010】さらに、半導体ウエハのチップ分離方法
は、接着剤の下層に、接着面に垂直方向に導電性を持っ
た導電性高分子を有する保持テープを用いて半導体ウエ
ハを接着し、該保持テープをグランドとすることによ
り、ダイシングブレードからウエハに電流を流してチッ
プごとに分離するようにしたものである。
Further, in the method of separating the chips of the semiconductor wafer, a semiconductor tape is adhered to a lower layer of the adhesive by using a holding tape having a conductive polymer having conductivity in a direction perpendicular to the bonding surface, and the holding tape is attached. With the ground as the ground, a current is passed from the dicing blade to the wafer to separate the chips.

【0011】[0011]

【作用】この発明におけるダイシングテープは、接着面
に垂直方向に導電性を持たせたから、ダイシングブレー
ドからウエハに電流を流してカットする方式で半導体ウ
エハをカットする場合に、ダイシングブレードとグラン
ド間の導電性が低いためウエハのカットを容易とでき、
また、導電性ペーストを用いる必要がないので、ウエハ
が汚染されることを防止できるとともに、ダイシング工
程の自動化を容易とできる。
Since the dicing tape according to the present invention has conductivity in the direction perpendicular to the bonding surface, when a semiconductor wafer is cut by a method of passing a current from the dicing blade to the wafer, the dicing tape and the ground are separated from each other. Low conductivity makes wafers easy to cut,
Further, since it is not necessary to use the conductive paste, it is possible to prevent the wafer from being contaminated, and it is possible to easily automate the dicing process.

【0012】また、この発明におけるダイシングテープ
は、さらに接着剤を紫外光に感光することにより接着力
が低下する接着剤としたので、ダイシング工程後のチッ
プの剥離を容易とできる。
Further, in the dicing tape according to the present invention, since the adhesive is an adhesive whose adhesive strength is reduced by exposing it to ultraviolet light, the chips can be easily peeled off after the dicing step.

【0013】また、この発明における半導体ウエハのチ
ップ分離方法によれば、接着剤の下層に、接着面に垂直
方向に導電性を持った導電性高分子を有する保持テープ
を用いて半導体ウエハを接着し、該保持テープをグラン
ドとすることにより、ダイシングブレードからウエハに
電流を流してチップごとに分離するようにしたから、ウ
エハがカットされやすくなり、ダイシングブレードから
ウエハに電流を流して半導体ウエハをカットする方法を
用いたチップ分離工程の歩留りを向上することができ
る。
Further, according to the semiconductor wafer chip separating method of the present invention, the semiconductor wafer is bonded by using the holding tape having the conductive polymer having conductivity in the direction perpendicular to the bonding surface as the lower layer of the adhesive. Then, by using the holding tape as a ground, an electric current is passed from the dicing blade to the wafer to separate the chips, so that the wafer is easily cut, and an electric current is passed from the dicing blade to the wafer to separate the semiconductor wafer. The yield of the chip separation process using the cutting method can be improved.

【0014】[0014]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1は本発明の第1の実施例によるダイシングテ
ープの断面図であり、8は保持テープ本体であり、接着
剤8aの下層に接着面に垂直方向に導電性を持った、材
質として、例えばポリチオフェン,ポリ−3−メチルチ
オフェン,ポリアセチレン等の導電性高分子8bを用い
た構造となっている。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of a dicing tape according to a first embodiment of the present invention. Reference numeral 8 denotes a holding tape body, which is a lower layer of the adhesive 8a and which has conductivity in a direction perpendicular to the bonding surface. It has a structure using a conductive polymer 8b such as polythiophene, poly-3-methylthiophene, and polyacetylene.

【0015】次に動作について説明する。図2に示すよ
うに、テープ固定リング2とともに、半導体ウエハ3を
ダイシングテープ8表面に接着し、該テープをダイシン
グマシンの予めグランドに落とされたテーブル5に真空
引きにより吸着させる。
Next, the operation will be described. As shown in FIG. 2, together with the tape fixing ring 2, the semiconductor wafer 3 is adhered to the surface of the dicing tape 8 and the tape is attracted to the table 5 of the dicing machine which has been dropped to the ground by vacuuming.

【0016】次に、外部パルス電源7の(−)マイナス
極を接続された、例えばNiを主材としたダイシングブ
レード6にてウエハ3にパルス電流を流しながらチップ
分離を行う。
Next, chip separation is performed while applying a pulse current to the wafer 3 by the dicing blade 6 which is connected to the (-) negative electrode of the external pulse power source 7 and which is made of, for example, Ni as a main material.

【0017】ここで、接着剤8bは数μmの厚さを持
ち、半導体ウエハを保持するのに十分な接着力となって
いる。通常この接着剤8bは完全にテープ材を覆ってい
るのではなく、むらがあるので、テープ上に接着された
半導体ウエハ3の裏面は導電性高分子8bに、むらの部
分で直接接触することとなる。半導体ウエハ3の裏面に
は金メッキ等により電極が形成されているので、この電
極は導電性高分子8bによりダイシングテーブル5にグ
ランドされる。したがって、本実施例では、従来のよう
に導電性ペーストにより周囲からグランドされる場合に
比してダイシングブレードとグランド間の導電性は低く
なり、半導体ウエハは効率よくカットされることとな
る。
Here, the adhesive 8b has a thickness of several .mu.m and has sufficient adhesive force to hold the semiconductor wafer. Usually, the adhesive 8b does not completely cover the tape material but has unevenness. Therefore, the back surface of the semiconductor wafer 3 adhered on the tape should be in direct contact with the conductive polymer 8b at the uneven portion. Becomes Since an electrode is formed on the back surface of the semiconductor wafer 3 by gold plating or the like, this electrode is grounded to the dicing table 5 by the conductive polymer 8b. Therefore, in this embodiment, the conductivity between the dicing blade and the ground is lower than in the conventional case where the conductive paste is used to ground the periphery, and the semiconductor wafer is efficiently cut.

【0018】このように、本実施例によれば、接着剤下
層に接着面に垂直に導電性を持った構造としたから、ダ
イシング時のパルス電流はウエハとダイシングブレード
間にのみ抵抗を持ち、有効に放電の効果が得られ、工程
の歩留りを大幅に向上することができる。また、ウエハ
表面の周囲から導電性ペースト等を用いてウエハ1枚ご
とに塗布して電極をとる必要がないので、ウエハが汚染
されることがなく、ウエハに汚染防止処理を施す工程を
削減でき、またダイシング工程の自動化も導電性ペース
トの塗布作業がないので容易に実現可能である。
As described above, according to this embodiment, since the lower layer of the adhesive has a structure having conductivity perpendicular to the bonding surface, the pulse current during dicing has resistance only between the wafer and the dicing blade, The discharge effect can be effectively obtained, and the process yield can be significantly improved. Further, since it is not necessary to apply electrodes from the periphery of the wafer surface by using a conductive paste or the like for each wafer, the wafer is not contaminated, and the process of performing the contamination prevention process on the wafer can be reduced. Also, automation of the dicing process can be easily realized because there is no conductive paste application work.

【0019】実施例2.なお、図1に示すダイシングテ
ープ8において、接着剤8aとして、紫外光に感光する
ことにより接着力が低下する接着剤を用いた場合には、
ダイシング工程終了後に、紫外光を照射することによ
り、分離されたチップを容易にダイシングテープから剥
離することができ、作業性を向上できる。
Example 2. In addition, in the dicing tape 8 shown in FIG. 1, when an adhesive whose adhesive strength is reduced by being exposed to ultraviolet light is used as the adhesive 8a,
By irradiating with ultraviolet light after the completion of the dicing process, the separated chips can be easily peeled off from the dicing tape, and the workability can be improved.

【0020】[0020]

【発明の効果】以上のように、この発明によれば、ダイ
シングテープを接着剤下層に接着面に垂直に導電性を持
った構造としたので、ダイシングブレードからウエハに
電流を流してカットする方式で半導体ウエハをカットす
る場合に、ウエハとダイシングブレード間以外に抵抗が
存在せず、有効に放電の効果が得られ、半導体ウエハの
カットを容易とできるとともに、ウエハに汚染防止処理
等を行う必要がなくなるため、チップ分離工程を簡略化
でき、さらに自動化も容易に実現でき、チップ分離工程
の歩留を向上することができる効果がある。
As described above, according to the present invention, since the dicing tape has a structure in which the adhesive lower layer has conductivity perpendicular to the adhesive surface, a method of cutting by applying an electric current from the dicing blade to the wafer is used. When cutting a semiconductor wafer with, there is no resistance other than between the wafer and the dicing blade, effective discharge effect can be obtained, the semiconductor wafer can be easily cut, and it is necessary to perform contamination prevention processing etc. on the wafer. As a result, the chip separation process can be simplified, automation can be easily realized, and the yield of the chip separation process can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】導電性ダイシングテープ断面図。FIG. 1 is a cross-sectional view of a conductive dicing tape.

【図2】導電性ダイシングテープを用いたカッティング
状態図。
FIG. 2 is a cutting state diagram using a conductive dicing tape.

【図3】ダイシングテープ断面図。FIG. 3 is a sectional view of a dicing tape.

【図4】導電性ペーストを用いたグランド引き出し状態
図。
FIG. 4 is a diagram showing a state in which a ground is drawn using a conductive paste.

【図5】導電性ペーストを用いたカッティング状態図。FIG. 5 is a cutting state diagram using a conductive paste.

【符号の説明】[Explanation of symbols]

1 ダイシングテープ 1a テープ材 1b 接着剤 2 テープ固定リング 3 半導体ウエハ 4 導電性ペースト 5 ダイシングテーブル 6 ダイシングブレード 7 外部パルス電源 8 導電性ダイシングテープ 8a 導電性高分子 8b 接着剤 1 Dicing Tape 1a Tape Material 1b Adhesive 2 Tape Fixing Ring 3 Semiconductor Wafer 4 Conductive Paste 5 Dicing Table 6 Dicing Blade 7 External Pulse Power Supply 8 Conductive Dicing Tape 8a Conductive Polymer 8b Adhesive

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウエハを表面に接着し、該半導体
ウエハをカッティングするための半導体ウエハのダイシ
ングテープにおいて、 上記ダイシングテープは、 上記半導体ウエハを保持するための接着剤と、 該接着剤の下層に設けられ、該接着面に垂直方向に導電
性を持たせるための導電性高分子とを備えていることを
特徴とする半導体ウエハのダイシングテープ。
1. A dicing tape of a semiconductor wafer for adhering a semiconductor wafer to a surface and cutting the semiconductor wafer, wherein the dicing tape comprises an adhesive for holding the semiconductor wafer, and a lower layer of the adhesive. A dicing tape for a semiconductor wafer, comprising: a conductive polymer, which is provided on the adhesive surface and has a conductive polymer in a direction perpendicular to the adhesive surface.
【請求項2】 請求項1記載の半導体ウエハの保持テー
プにおいて、 上記接着剤を、紫外光に感光することにより接着力が低
下する接着剤としたことを特徴とする半導体ウエハのダ
イシングテープ。
2. The semiconductor wafer holding tape according to claim 1, wherein the adhesive is an adhesive whose adhesive strength is reduced by exposure to ultraviolet light.
【請求項3】 半導体ウエハをチップごとに分離するチ
ップ分離方法において、 接着剤下層に、該接着面に垂直方向に導電性を持たせる
ための導電性高分子を有するダイシングテープを用いて
半導体ウエハを接着保持する工程と、 該ダイシングテープをグランド電位として、ダイシング
ブレードから上記半導体ウエハに電流を流して該ウエハ
をチップごとに分離する工程とを含むことを特徴とする
チップ分離方法。
3. A chip separating method for separating a semiconductor wafer into chips, wherein a dicing tape having an adhesive lower layer and a conductive polymer for giving conductivity in a direction perpendicular to the adhesive surface is used. And a step of applying a current from a dicing blade to the semiconductor wafer to separate the wafer into chips by using the dicing tape as a ground potential.
JP303693A 1993-01-12 1993-01-12 Dicing tape for semiconductor wafer and separating method for chip Pending JPH06209042A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP303693A JPH06209042A (en) 1993-01-12 1993-01-12 Dicing tape for semiconductor wafer and separating method for chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP303693A JPH06209042A (en) 1993-01-12 1993-01-12 Dicing tape for semiconductor wafer and separating method for chip

Publications (1)

Publication Number Publication Date
JPH06209042A true JPH06209042A (en) 1994-07-26

Family

ID=11546089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP303693A Pending JPH06209042A (en) 1993-01-12 1993-01-12 Dicing tape for semiconductor wafer and separating method for chip

Country Status (1)

Country Link
JP (1) JPH06209042A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471585B2 (en) 2009-08-27 2013-06-25 Tokyo Electron Limited Method for evaluating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471585B2 (en) 2009-08-27 2013-06-25 Tokyo Electron Limited Method for evaluating semiconductor device

Similar Documents

Publication Publication Date Title
TWI283457B (en) Manufacturing method of semiconductor device
JPH025447A (en) Manufacture of semiconductor device and construction of flexible wafer used for the manufacture
TW201701341A (en) Method of manufacturing semiconductor device
US10847403B2 (en) Method of manufacturing device chips and pick up apparatus
JP2015233077A (en) Method for processing wafer
WO2004030053A1 (en) Thin semiconductor chip manufacturing method
JPH08148452A (en) Substrate surface protecting tape and substrate backside grinding method
JPH06209042A (en) Dicing tape for semiconductor wafer and separating method for chip
JP2007048876A (en) Manufacturing method for semiconductor device
JPH05291397A (en) Manufacture of collet and semiconductor device
JPH04367250A (en) Manufacture of semiconductor chip
JPS6048104B2 (en) How to divide semiconductor wafers
JPH0645436A (en) Bonding method for semiconductor substrate
JPH09115863A (en) Method and apparatus for adhering surface protective tape
JP2829064B2 (en) Method for manufacturing semiconductor device
JPH03132056A (en) Diciding of semiconductor wafer
JPH0621219A (en) Manufacture of semiconductor device
JP2005093964A (en) Method for manufacturing semiconductor device
JP2859412B2 (en) Method for manufacturing semiconductor device
JPS59134849A (en) Dicing method and adhesive sheet
JPH0974076A (en) Individual separation method for light-emitting semiconductor wafer
JPS6399543A (en) Dicing sheet and dicing method
JPH05114643A (en) Holding method for wafer sheet of semiconductor wafer
JPH05315445A (en) Assembling method of solid-state imaging device
JPH0447960Y2 (en)