JPH06208103A - 液晶表示装置の駆動方法 - Google Patents

液晶表示装置の駆動方法

Info

Publication number
JPH06208103A
JPH06208103A JP23098893A JP23098893A JPH06208103A JP H06208103 A JPH06208103 A JP H06208103A JP 23098893 A JP23098893 A JP 23098893A JP 23098893 A JP23098893 A JP 23098893A JP H06208103 A JPH06208103 A JP H06208103A
Authority
JP
Japan
Prior art keywords
selection
potential
liquid crystal
voltage
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23098893A
Other languages
English (en)
Other versions
JP2563883B2 (ja
Inventor
Shuji Maezawa
修爾 前沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5230988A priority Critical patent/JP2563883B2/ja
Publication of JPH06208103A publication Critical patent/JPH06208103A/ja
Application granted granted Critical
Publication of JP2563883B2 publication Critical patent/JP2563883B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 非選択期間に非線形素子を高抵抗として、情
報がリークすることを抑制し、かつ、電源電圧及び駆動
回路の耐電圧を低下すること。 【構成】 液晶層に正極性の電圧を充電する選択期間と
それに引き続く非選択期間とから成る正フィールドと、
負極性の電圧を充電する選択期間とそれに引き続く非選
択期間とから成る負フィールドを有する。正フィールド
及び負フィールドの各期間でデータ信号のON電位とO
FF電位との中間電位VN ,VM が互いに異なる電位と
なる。選択期間には、それぞれ非線形素子の両端に印加
される電圧を高電圧領域とする選択電位となり、正極性
及び負極性の非選択期間では互いに異なる電位を示す非
選択電位となる。選択期間直後の各非選択期間の各非選
択電位VG ,VH を、それぞれ対応する極性の選択電位
VD ,VE と、データ信号のON,OFF電位の中間電
位VM ,VN との間の電位に設定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示式受像装置の
構成と、その表示装置の駆動方法に関する。ここでいう
受像装置は、テレビジョンのビデオ信号あるいはコンピ
ュータ類のビデオ信号等の影像信号を入力し、画像とし
て表示する装置を意味する。もちろん、映像検波以前の
回路を含むチューナー部分と、音声出力装置を組合わせ
て、テレビジョンを構成することも可能であるし、コン
ピュータに画像モニターとして組込むことも可能であ
る。
【0002】
【従来の技術】従来、こういった分野のものはテレビモ
ニターとかモニターディスプレイと呼ばれており、表示
装置はCRTが主流であった。CRTは明るく鮮明な表
示が可能である反面、重い,大きい,高電圧を使用す
る,電力消費が多い,目が疲れる,といった欠点を有し
ている。CRTに対抗する表示装置として液晶表示装置
が、その技術的進歩とあいまって脚光をあびて来てい
る。液晶表示装置はCRTに比べ、軽い,薄型,低電
圧,低電力,受光型のため目が疲れない,といった長所
がある。しかしながら一般に液晶表示装置は、画素数が
多くなると多数の駆動電極を必要とし、マルチプレック
ス駆動を行ってもその多重度(デューティ比の逆数)は
限界があり、高々60程度である。小型のテレビ受像機
としても走査線数は240前後、あるいは120前後を
必要とするので、そのままのマルチプレックス駆動は技
術的に困難である。さらに映像としては黒白の中間調を
表現しなければならないので、その制御で困難性が増
す。
【0003】これらの困難を回避するために、アクティ
ブマトリクス表示装置やいわゆる多重マトリクス方式が
考えられた。アクティブマトリクス表示装置はさらに分
類してTFT型とシリコン基板型がある。TFT型は透
明な基板上にポリシリコンやアモルファスシリコンを形
成し、そこにスイッチングトランジスタを配置するが、
高度なIC技術を必要とし、多数の画素を欠陥なく製造
するのは難しく、完成しても価格の高いものとなってい
る。シリコン基板型はやや製造は容易となるが、不透明
であるため、ツイスティッド・ネマティック(TN)型
が採用できずに、液晶はGH型やDSM型を使用し、良
いコントラストが得られない。またアクティブマトリク
ス表示装置は大型表示装置とはなり得ないのも欠点であ
る。いわゆる多重マトリクス方式は、実質的に走査電極
の数を1/2あるいは1/4とし、そのかわりに信号電
極の数を2倍,4倍とする方式である。信号電極数が極
端に増えて駆動回路に負担が生じるのみならず、2ない
し4走査線分を同時に選択するために、画像情報を相当
分格納する必要があり、AD変換やメモリー回路も付加
しなければならない。結果的に技術的困難と価格上昇を
招く。
【0004】液晶表示装置の表示型式としては、ダイナ
ミック・スキャッタリング・モード(DSM)やゲスト
・ホスト(G・H)型や、ツイスティッド・ネマティッ
ク(TN)型があるが、消費電力が低く、コントラスト
の良いものとしてはTN型が優れている。そのため液晶
表示装置と単に呼ぶ場合はTN型を指し、主流製品とな
っている。TN型(他の型式でも同様であるが)にとっ
ての欠点として、多重度の多いマルチプレックス駆動が
困難になることである。その特性上の原因は、電圧対コ
ントラストの特性上のしきい値電圧と飽和電圧の差が大
きく、だらだらと立ち上がっていく性質にある。マルチ
プレックス駆動のONとOFFの実効電圧値の差は、デ
ューティ比が小さくなると、小さくなり、充分なコント
ラス・マージンがとれなくなる。この困難を解決する手
段として、非線形素子を少なくとも一方の画素電極側に
配置する液晶表示装置が考えられる。
【0005】非線形素子とは、バリスタ素子,金属−絶
縁体−金属(以下MIMと略)素子,ダイオード素子,
放電管素子等を指し、低電圧領域で高抵抗,高電圧領域
で低抵抗となる非線形特性を有するものである。非線形
素子を各画素毎に配置することにより、マルチプレック
ス駆動の多重度を極端に増やすことが可能となる。
【0006】
【発明が解決しようとする課題】ところで、データ信号
用の例えば列電極と走査信号用の行電極とを用いて液晶
表示装置を駆動する場合、同一の列電極がデータ信号供
給用電極として兼用される一列上の多数の画素は、行電
極への走査信号により各画素を構成する非線形素子を順
次択一的にON(低抵抗とすること)させて、白、黒な
どの選択情報を選択期間内に書き込み(液晶層に充電す
ること)している。また、非選択期間では非線形素子を
高抵抗に維持して書き込まれた情報を保持させる必要が
ある。
【0007】しかし、従来では直前に選択期間であった
現非選択画素より、選択期間内に書き込まれた情報がリ
ークして、画質を劣化させる問題があった。
【0008】また、一般に液晶層へ正、負の電荷を交互
に蓄えるように、行電極への走査信号は、正極性の選択
期間及び非選択期間と、負極性の選択期間及び非選択期
間を有している。このとき、正極性の選択期間での選択
電位を例えば20Vとすれば、負極性の選択期間の選択
電位は−20Vとなり、トータルで40Vもの高い電源
電圧を必要とし、ドライバ回路も高耐電圧の回路構成と
しなければならない。
【0009】そこで、本発明の目的とするところは、選
択期間に書き込まれた情報が非選択期間に消失してしま
うことを防止することで画質を向上させ、さらに交流駆
動を行いながらも電源電圧を低下し、液晶ドライバ回路
の耐電圧を低下させることのできる、液晶表示装置の駆
動方法を提供することにある。
【0010】
【課題を解決するための手段】本発明は、一対の基板間
に液晶が挟持され、該一対の基板の一方の基板上には複
数本の第1電極、複数の非線形素子、及び複数の画素電
極が形成され、前記一対の基板の他方の基板上には、複
数本の第2の電極が形成され、前記第1電極と前記第2
電極の間に前記非線形素子、前記画素電極及び前記液晶
層が電気的に順次接続されて画素が構成され、前記非線
形素子は、その両端に印加される電圧が、高電圧領域で
低抵抗となり、低電圧領域で高抵抗となり、前記第1電
極又は前記第2電極の一方に走査信号が入力され、他方
にデータ信号が入力され、前記各画素を構成する前記液
晶層に正極性の電圧を充電する正極性の選択期間とそれ
に引き続く正極性の非選択期間とから成る正フィールド
を有し、前記各画素を構成する前記液晶層に負極性の電
圧を充電する負極性の選択期間とそれに引き続く負極性
の非選択期間とから成る負フィールドを有し、前記デー
タ信号は前記各画素を構成する前記液晶層に充電すべき
電圧に応じてON電位とOFF電位との間で変化し、前
記走査信号は、前記正極性及び負極性の選択期間にはそ
れぞれ選択電位に設定され、前記正極性及び負極性の非
選択期間ではそれぞれ非選択電位に設定される液晶表示
装置の駆動方法において、前記正フィールド及び負フィ
ールドの各期間で前記データ信号の前記ON電位とOF
F電位との中間電位が互いに異なる電位となり、前記正
極性及び負極性の選択期間には、それぞれ前記非線形素
子の両端に印加される電圧を前記高電圧領域とする前記
選択電位となり、前記正極性及び負極性の非選択期間で
は互いに異なる電位を示す非選択電位となり、前記正極
性及び負極性の選択期間直後の前記各非選択期間の前記
各非選択電位を、それぞれ対応する極性の前記選択電位
と前記データ信号の前記中間電位との間の電位に設定さ
れる、ことを特徴とする。
【0011】
【作用】本発明によれば、液晶層を交流駆動するにあた
り、正フィールド、負フィールドにてON,OFF電位
の中間電位を互いに異なる電位に設定しているため、
正、負のフィールドに亘る走査信号の選択電位の振幅を
小さくでき、液晶表示装置のための電源電圧を低下さ
せ、ドライバ回路の耐電圧を下げることができる。
【0012】さらに、正極性及び負極性の選択期間直後
の各非選択期間の各非選択電位を、それぞれ対応する極
性の選択電位とデータ信号の中間電位との間の電位に設
定することで、当該非選択期間に非線形素子の両端に印
加される電圧であって、当該非線形素子に接続された前
記液晶層に充電された電圧に応じて変動する電圧を、そ
れぞれ非線形素子を高抵抗とする低電圧領域に設定でき
る。従って、非選択期間に非選択画素を構成する非線形
素子がONすることで生ずるクロストークを抑制するこ
とができる。
【0013】
【実施例】以下、本発明の一実施例を図面を参照して具
体的に説明する。
【0014】図1はMIM素子を用いた液晶表示装置の
構造を示しており、11は上偏光板、12は上基板、1
3は上基板透明電極、14は液晶層、15は表面酸化処
理された金属電極、16は画素透明電極、17は金属電
極15の表面と画素透明電極16を結合する結合金属電
極、18は下基板、19は下偏光板である。MIM素子
は表面酸化された金属電極15と結合金属電極17の接
合部分に形成されている。金属電極15は材料としては
タンタル、また結合金属電極17の材料としては金及び
ニクロムが用いられることが多い。
【0015】図2は、MIM素子を用いた液晶表示装置
を正面から見た図であり、図中の番号は第1図のものと
対応している。図では、上基板透明電極13を走査電極
とし、金属電極15と画素透明電極16を信号電極とし
ているが、縦横の関係を逆として走査電極と信号電極と
を交換してもよく、上下の関係を逆にしても同等であ
る。
【0016】ここで、このMIM素子の特性が、例え
ば、「IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.ED
-28,NO.6,JUNE 1981」に示されている。このMIM素子
は、プール・フランケルの式にて電流−電圧特性が近似
され、この電流−電圧特性から明確なしきい値を一点で
定めることが困難なものである。
【0017】図3は、1画素すなわち1走査電極と1信
号電極の交差する部分の等価回路図である。非線形素子
の等価容量(CM )22,等価抵抗(RM )21,液晶
層の容量(CL )24,抵抗(RL )23,それに画素
に至るまでの配線抵抗(RK)25から構成される。こ
のうちRM は非線形であり、印加電圧により変化する。
【0018】図4は、実施例の液晶表示装置の電極と画
素の配置の模式図である。X1 ,X2 ,……,Xi ,…
…,Xn -1,Xn は信号電極であり、n はその総数であ
り、i は任意番号である。Y1 ,Y2 ,……Yj ,……
Ym -1,Ym は走査電極であり、m はその総数であり、
j は任意番号である。P11,P21,……,Pij……,P
n -1,m ,Pn ,m は各画素であり、総数はn ・m とな
る。
【0019】図5(a)は、走査電極信号に関係する部
分の従来例の回路構成である。入力信号の例としてテレ
ビのビデオ信号を採用している。ビデオ信号VIDは周
知の同期分離回路41に入力され、回路41は水平同期
信号HSPと垂直同期信号VSPとを出力する。信号H
SPは多段シフトレジスター43のクロック信号として
利用される。このシフトレジスターの第1段の出力でリ
セットされ、信号VSPでリセットされる信号SCQ
は、多段シフトレジスター43のデータ入力となる。多
段シフトレジスターの各出力は各走査電極Y1 〜Ym に
対応する選択電位期間を定めることになる。この従来例
では、第2段目以降の出力は、デュアルアナログスイッ
チ群44の各コントロール信号となる。コントロール信
号が“0”の時は非選択電位信号NELが、“1”の時
は選択電位信号SELがアナログスイッチの出力、すな
わち走査電極信号となる。
【0020】フリップフロップ46は信号VSPの反転
信号をクロック信号として、これを分周して交流信号A
CSを出力する。信号ACSはデュアル・アナログスイ
ッチ47,48のコントロール信号であり、第1フィー
ルドの非選択電位VM と第2フィールドの非選択電位V
N を切換えて、非選択電位信号を出力する。V−5V電
圧平均化法相当で、電圧幅を20Vとすれば、各電位
は、VE =0V,VD =20V,VM =4V,VN =1
6V程度となる。通常のテレビの走査方式では、フィー
ルド周波数は60Hzで、第1フィールドで262.5
本を走査し、飛び越し走査をし、第2フィールドで1フ
レームとしている。この従来例では1走査期間と1選択
期間は同等であり、走査電極数は260本以下で上下端
の走査は使用されないので、240本程度が必要とな
る。また、2走査期間を1選択期間としてもよく、その
場合は120本程度の走査電極数となる。
【0021】図5(b)には、主要な信号の波形を示し
た。信号VSP〜信号ASCは制御系の2値の信号であ
り、走査電極信号Y1 ,Yj はVE ,VD ,VN ,VM
をとる4値の信号である。
【0022】図6は、実施例の回路構成の信号電極信号
に関係する部分である。発振回路51は周知のものであ
り、8MHz〜12MHz程度の周波数を持つ。分周回
路52は2段から4段の分周を行い、2MHz〜6MH
zのクロック信号PSPを出力する。これはまた、走査
系のクロック信号HSQの反転信号でリセットされる。
この信号でセットされ、多段シフトレジスター53の第
1段の出力でリセットされる信号は、多段シフトレジス
ター53のデータ入力となる。信号PSPはそのクロッ
ク信号となり、一定間隔で順次にシフトレジスター53
の出力を“1”とする。各出力は個別にアナログスイッ
チ54のコントロール信号となり、その出力はそれぞれ
信号電極信号X1 〜Xn となる。アナログスイッチ54
の入力信号は交流ビデオ信号AVOであり、X1 〜Xn
には順次短時間に信号AVOが印加されることになる。
【0023】図6左下部に信号AVOの形成の回路が示
されている。この信号の特徴は、電位VD とVS の間で
負極性のビデオ信号があって、これを交流信号ACSで
切換えるものである。ここで電位VS とVF は選択画素
を完全にOFFとする電位であり、前例でいえばVS =
12V,VF =8V程度となる。ビデオ信号VIDはコ
ンデンサーを介してトランジスター61のベース入力と
なり、これはエミッタフォロア型により、そのまま電流
増幅となる。この出力は可変抵抗により適当に規格化さ
れ次の入力となる。このときベース入力のバイアス電位
を適当に設定することにより、ビデオ信号に含まれる帰
線消却期間の同期パルスを押さえて画像情報を主に取り
出すことにする。トランジスタ62の構成はエミッタ接
地型であり、逆転し、VD とVS の間に増幅された信号
がコレクターに出力される。さらにこれをエミッタフォ
ロア型のトランジスタ63により電流増幅し、負極性の
ビデオ信号とする。一方、ビデオ信号VIDはコンデン
サーを介してトランジスタ64に入力される。これはエ
ミッタ接地型であり、コレクタ出力は逆転したものであ
る。これは負帰還を充分かけたものにしておき、増幅率
は1以下であるが、コレクタ抵抗を可変にして適当に規
格化する。なお、ベース入力のバイアス電圧の設定によ
り、同期パルスを押さえておく。次に、トランジスタ6
5により、さらに逆転し、正極性に戻し、VF とVE の
間に増幅された信号をコレクターに出力する。これをエ
ミッタフォロア型のトランジスタ66により電流増幅
し、正極性のビデオ信号とする。こうして得られた2系
統のビデオ信号をデュアルアナログスイッチ67に入力
し、交流信号ACSで走査系信号と同期して切換え、交
流ビデオ信号AVOを出力し、アナログスイッチ群54
の入力とする。
【0024】交流ビデオ信号AVOの形成については、
通常のトランジスタ構成としたが、直線性や帯域特性を
向上させるために、OPアンプ構成とするのもよい方法
である。
【0025】この表示装置は非線形素子は有するが、ラ
ッチ回路を有するアクティブマトリクスではなく、さら
にAD変換等を利用して画像情報をメモリーし、通常の
電圧平均化法により260分の1デューティ比の駆動を
行うものでもない。スイッチングトランジスタを配置す
るアクティブマトリクスでないのにもかかわらず、情報
をメモリーせずに直接に影像を書込み表示する全く新規
の方法であり装置である。この方法が可能であること
を、次に動作原理として説明する。もちろん、実験的に
既に充分確認されている。
【0026】図7は総合して、動作原理を説明する図で
ある。原理であるので、任意の1画素について説明し、
また交流動作の前半と後半は極性の変化であり同等の動
作なので交流の考慮は特にしない。図7(a)は、これ
から相当する画像情報を書込もうとしている画素の等価
回路である。CM は非線形素子の容量,RM はその抵
抗、CL は液晶層の容量、RL はその抵抗、RK は配線
抵抗、Eは画像出力電位、VL は液晶相に印加される電
圧である。書込みのクロック信号PSPの周波数が3M
Hzであれば、書込み時間(WT )は3×10-7秒程度
となる。図でのスイッチの閉じる時間である。初期には
CM ,CL に電荷がなかったとして過度現象を解くと次
のようになる。ただし、RK <<RM ,RL として近似
した。
【数1】
【数2】
【数3】 各定数のオーダーを調べると、CM は10-13 F,RM
はON時には106 〜109 Ω,CL は10-12 F,R
L は109 Ω、RK は104 Ω以下である。τA は10
-9秒以下で、τB は10-6秒以上となる。t=WT では
第1項は残り、第2項はほとんど0である。すなわち次
の通りである。
【数4】 アナログスッチはOFFとなっても出力端子と電極間に
電荷は蓄えられている。これは通常のCMOS型のもの
で5pF程度の容量である。書込み時間以後の画素に対
する書込みはこれによって行われる。この等価回路を図
7(b)に示す。この場合は(a)に比べ、長い時間を
問題とするのでRK は無視した。該当画素における残り
の選択走査時間をST とする。書込み時間以後の過渡現
象を解くと次のようになる。t=0でVL =ECM /
(CL +CM )とし、適当に近似する。
【数5】 上記式にて、τB は前と同じであり、τC =CK (RL
+RM )、τC は10-3以上であり、また非選択画素へ
の電荷の移動はほとんどないので、走査期間満了時の状
態は次の通りである。
【数6】 ここで、CM /(CL +CM )は0.1以下であり、R
L /(RL +RM )は初期にはほとんど1に近い。した
がってVL は時間とともに、RL /(RL +RM )に近
づきながら増大する。しかし、RM はE−VL が減少す
ると増加し、RL /(RL +RM )は減少し、バランス
のとれた値に定まる。これをαとする。すなわちVL の
最大値はαEとなる。一方、τB は10-6秒から10-4
秒まで遅くなってゆく。通常のビデオ信号の1走査期間
(1H)は6.35×10-5秒であり、τB のオーダー
と近い。左端の画素については1Hがほぼ走査時間とな
る。右端の画素については0.2Hの走査時間が残され
0.8H分は1本前の選択画素情報が混じるが、通常の
画像では実用上の問題は生じない。こうして次の非選択
書込みまでにVL =αEとなる。
【0027】図7(c)はすぐ次の非選択時の書込み時
の等価回路である。この場合にはRM は1010Ω以上で
あり、他の定数に比べ無限大として扱い、図中も省略し
た。EN は非選択時の書込み電位である。t=0で、V
L =αE,VM =(1−α)Eとして過渡現象を解くと
次のようになる。
【数7】 t=WT では第2項のみ残る。非選択の書込み時間以後
は、この第2項をもってVL の式としてよい。なぜな
ら、CL の電荷はCM を通してのみ流れ込むが、CM は
CL よりかなり小さく、ほとんど無視できる。その次の
非選択時の書込みとその後は同様の考察より次の通りと
なる。
【数8】 ただし、EN'は新しい書込み電位である。近似的にはE
N については相殺されてしまう。結局大雑把な式として
は次の通りである。tは画素に対する選択書込み時から
計るものとする。En (t)はその都度の非選択の書込
み電位であり、RM (E)値は選択時に落ち着いた値で
ある。
【数9】 τB が1フィールド周期の1/10程度であり、RM は
RL と同程度で、CMがCL よりかなり小さければ、充
分のコントラストを得ると同時に、非選択の影響を押さ
えることができる。
【0028】さらに、第1,第2フィールドで、データ
信号のON,OFF電位の中間電位を異ならせること
で、走査信号の波形のみにて液晶層に蓄えられる電荷の
極性反転を行う従来と比較して、第1,第2フィールド
に亘る走査信号の選択電位の振幅を小さくできる。この
ため、液晶駆動装置の電源電圧を低下させ、かつ、ドラ
イバ回路の耐電圧を低下させることができる。
【0029】ところが、以上の説明で見落とされていた
近傍画素の情報漏れが存在することが判明した。非選択
の電位信号NELの設定は、従来例ではEN の平均が0
となるようにするのがよいとされている。しかし、直前
に選択され書き込まれたところの現非選択画素について
は、液晶層に電荷が蓄えられたために、当該非選択画素
に接続されているMIM素子の両端に印加される電位が
変動し、バイアス電位として余分に印加されてしまう。
充分に放電された非選択画素に比較し、充電された非選
択画素のMIM素子に高めの逆電圧が印加され、RM が
低くなり、選択期間に蓄えられた電荷が、非選択期間に
リークしてしまう。表示装置を駆動した状態で見ると、
画面の下の映像が上へ尾をひく現象となる。260本走
査構成で20〜40本に渡って生じることが観測され
た。
【0030】さらに、第7図に従い、具体的な電圧値を
用いて説明する。半周期、すなわち一方の極性で説明す
るが、他の半周期は極性を変えれば同等である。各画素
の両端に、選択期間中に印加される書込み電圧が12V
以上例えば20〜12Vであり、20VでON(ノーマ
リホワイトでは黒)表示、12VでOFF(ノーマリホ
ワイトでは白)表示とする。
【0031】図7(a)の選択書込み時に、黒表示が書
込まれたとする。E=VM +VL =20Vであり、前述
したように、初期的にはVM が高く、RM が低抵抗とな
って、電荷が液晶層に流入していく。(b)の選択書込
み終了時に、液晶層CL には流入した電荷により、9V
程度の電圧が生じている。ただし、正確な電圧は具体的
に各要素の物理特性を定めることで得られる。
【0032】(c)の非選択時は、他の走査電極の選択
時であり、白表示が書込まれているとすると、この画素
には、EN =VM +VL =- 4V が印加される。とこ
ろが、VL =9V であるためVM =- 4V- VL =-
13Vとなり、非線形素子に- 13V が印加されてし
まう。非線形素子は半導通状態になり、液晶層から放電
しやすくなり、黒表示が白っぽく変化する。すなわち、
別の言い方では非選択情報が混入しやすい。
【0033】本発明はこの欠点を改善するものである。
第5図(b)で説明した走査電極信号を改良する。すな
わち走査電極に印加する駆動信号は、選択期間は選択電
位を取り、非選択期間は選択期間の前後で異なる非選択
電位を取ることとする。図8(a)に本発明にかかわる
実施例の走査電極信号に関する回路構成を示す。ビデオ
信号VIDは同期分離回路81に入力され、水平同期信
号HSPと垂直同期信号VSPを出力する。信号HSP
は2系統の多段シフトレジスター82,83のクロック
信号として入力される。シフトレジスター82の第1段
の出力QYOでリセットされ、信号VSPでセットされ
る信号SCQは、シフトレジスター82のデータ入力と
なる。またシフトレジスター83の第21段の出力TY
20でリセットされ、信号VSPでセットされる信号S
CTは、シフトレジスター83のデータ入力となる。シ
フトレジスター82の各出力は各走査電極のY1 〜Ym
に対応する選択電位期間を定める。各選択期間では、ア
ナログスイッチ84を通じて、選択電位信号SELが各
走査電極に出力される。
【0034】フリップフロップ86は信号VSPの反転
信号をクロック信号として、これを分周して交流信号A
CSを出力する。信号ACSはデュアル・アナログスイ
ッチ87,88,89のコントロール信号であり、第1
フィールドの選択電位VD と第2フィールドの選択電位
VE を切換えて、選択電位信号SELをアナログスイッ
チ87は出力し、非選択電位VG とVH を切換えて、第
2非選択電位信号HELをアナログスイッチ89は出力
する。ここでVG はVD とVM の間の電位であり、VH
はVE とVN の間の電位である。
【0035】シフトレジスター83の各出力TY1 〜T
Ym は、各走査電極に対応する第2非選択期間を定め
る。この期間は選択期間後20Hを保つが、これは一例
であり、MIM表示素子の特性により適当に設計する必
要がある。また電位VG とVHも素子の特性により適当
に設定する必要がある。TYj は選択期間中も“1”と
なっているが、アナログスイッチ84で選択電位SEL
が優先選択されるので問題はない。結局、アナログスイ
ッチ84の出力は、選択期間前では第1非選択電位信号
NELが各走査電極に出力され、選択期間後では第2非
選択電位信号HELが出力される。第2非選択電位のV
G ,VH は、画像が書込まれた直後の画素のMIM素子
に印加される電位差が平均して最低となるように設定さ
れれば、先に説明したところの、映像が上へ尾を引く現
象を消滅または抑圧することができる。
【0036】換言すれば、各非選択電位VG ,VH は、
第1,第2フィールドの各選択期間直後の非選択期間に
走査電極に入力される電位である。そして、直前に選択
され書き込まれたところの現非選択画素の両端には、こ
の非選択電位VG 又はVH と、現選択画素に対するデー
タ信号との電位差が印加されることになる。上記の現非
選択画素は、直前の選択期間にデータ信号(選択情報)
に基づき液晶層に電荷が蓄えられている。従って、選択
情報の相違に起因して、液晶層に蓄えられた電荷、すな
わち液晶層の充電電圧は異なっており、このため、上記
の現非選択画素に接続されたMIM素子の両端に印加さ
れる電圧が変動するのである。本実施例では、直前に選
択され書き込まれたところの現非選択画素続の液晶層に
充電された電圧に応じて変動するMIM素子への印加電
圧の平均が、最低に近付くように、上記の非選択電位V
G 及びVH を設定しているのである。
【0037】このように、選択期間直後の非選択電位V
G ,VH を設定することで、現非選択画素の液晶層の充
電電圧が高い場合であっても、従来のようにMIM素子
に高めの逆電圧が印加されることがなくなり、MIM素
子の抵抗RM は高抵抗を維持できるため、選択画素の情
報が現非選択画素に書き込まれてしまうことがなくな
る。
【0038】図8(b)には、図8(a)にかかわる主
要な信号の波形を示した。信号VSP〜TY18は制御系
の2値の信号であり、走査電極信号Y1 ,Yj ,VE と
VDの間で変化する階段状のアナログ信号である。
【0039】この第8図(b)の波形を、第5図(b)
の波形と比較して説明する。各図の波形のいずれを用い
る場合にも、データ信号は第6図の駆動回路より出力さ
れている。従って、各図の第2フィールドでは、データ
信号はVD =20V,VS =12Vの間で変化し、VN
=16Vがデータ信号の中間電位となる。この第2フィ
ールドでは、選択電位VE =0Vであるので、選択画素
への書き込み電圧は12V〜20Vとなる。第1フィー
ルドでも同様に、データ信号はVE =0V,VS =8V
の間で変化し、VM =4Vがデータ信号の中間電位とな
る。この第1フィールドでの選択電位VD =20Vであ
るので、選択画素への書き込み電位は−12V〜−20
Vとなる。このように、選択画素への書き込み電位は1
2V以上となり、比較的高いしきい値電圧を持つMIM
素子を選択期間に低抵抗とし、液晶層に所望の電圧を充
電することができる。
【0040】第8図(b)が第5図(b)と相違する点
は、第1,第2フィールドの選択期間の直後の第2非選
択電位VG ,VH を設定している点である。
【0041】このため、第8図(b)の場合は、第5図
(b)の場合と比較して、第1フィールドでは(VG −
VM )、第2フィールドでは(VN −VH )の電位だ
け、選択期間直後の現非選択画素の両端に印加される電
圧が増加する。第5図(b)の場合は現非選択画素の両
端に±4V印加されることでMIM素子に高めの高電圧
が印加されてリークが生じていた現象を、第8図(B)
の波形によりリークを抑制するものである。
【0042】この第2非選択電位VG ,VH の設定とし
て、VM <VG <VD 、VE <VH<VN を満たす任意
のVG ,VH を設定し、データ信号をON電位〜OFF
電位にそれぞれ変化させて液晶層に充電させ、その直後
の非選択期間の非選択画素のMIM素子の両端に印加さ
れる電圧の平均を求める。同様にして、VG ,VH を種
々設定して平均電圧を求めてゆき、その中で平均電圧が
最低に近付いた場合のVG,VH を第2非選択電位に決定
すれば良い。
【0043】こうして、本発明では明確なしきい値を一
点に定めることが困難なMIM素子を用いながらも、選
択期間直後の非選択電位VG ,VH を、現非選択画素の
MIM素子に印加される電圧の平均が最低値に近付くよ
うに設定することで、非選択画素のMIM素子の抵抗R
M が低抵抗となって情報がリークすることを抑制し、鮮
明な映像が液晶表示装置に表示できる。また、回路構成
の付加も比較的簡便なもので効果が大きい。
【0044】また、選択期間直後の非選択電位VG ,V
H を上述のように設定することで、非選択期間にMIM
素子の両端に印加される電圧を低電圧領域に設定できる
駆動マージンが拡がり、MIM素子のI−V特性にプー
ル・フランケルの近似式にて示されるような温度依存性
が有っても、また、たとえ素子特性に一様性がなくて
も、非選択画素からの情報リークを防止できる。
【0045】図8(b)での説明からも明らかなよう
に、第1フイールドでのデータ信号のON電位VE =0
VとOFF電位VF =8Vの中間電位はVN =4Vとな
り、第2フィールドでのON電位VD =20VとOFF
電位VS =12Vの中間電位はVN =16Vとなり、第
1,第2フィールドにてデータ信号の中間電位が互いに
異なる電位となっている。さらに、前述の説明から明ら
かなように、図8(b)に示す第1,第2フィールドの
各非選択電位VG ,VH は、対応するフィールドでの各
選択電位VD ,VE と、各フィールドでのデータ信号の
ON,OFF電位の中間電位VM ,VN との間の電位に
それぞれ設定されている。
【0046】なお、図8では、選択期間後20Hで非選
択電位が選択期間の前の電位に戻るような例であるが、
液晶層の電荷が放電したことを想定したものである。放
電が余りなければ選択期間後の電位のままでもよい。
【0047】
【発明の効果】以上説明したように、本発明によれば選
択期間直後の非選択期間の非選択電位の設定により、直
前に書き込まれた現非選択画素から情報がリークするこ
とを防止でき、しかも、データ信号のON,OFFの中
間電位を正フィールド、負フィールドで異ならせること
で、走査信号の振幅を小さくして電源電圧及び駆動回路
の耐電圧を低下させることができる。
【図面の簡単な説明】
【図1】MIM素子を用いた液晶表示装置の構造を示す
図である。
【図2】図1の液晶表示装置の正面図である。
【図3】1画素の等価回路図である。
【図4】本発明実施例の液晶表示装置の電極と画素の配
置の模式図である。
【図5】(a),(b)は従来例の走査電極信号に関す
る回路構成および信号波形を示す図である。
【図6】実施例の信号電極信号に関する回路構成を示す
図である。
【図7】(a),(b),(c)は動作原理を説明する
図である。
【図8】(a)は実施例の走査電極信号に関する回路構
成を示し、(b)はその主要な信号波形図である。
【符号の説明】
11 上偏光板 12 上基板 13 上基板透明電極 14 液晶層 15 表面酸化処理された金属電極 16 画素透明電極 17 結合金属電極 18 下基板 19 下偏光板 21 非線形素子の容量 22 その抵抗 23 液晶層の容量 24 その抵抗 25 配線抵抗 X1 ,……,Xn 信号電極 Y1 ,……,Ym 走査電極 P11,……,Pnm 画素

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 一対の基板間に液晶が挟持され、該一対
    の基板の一方の基板上には複数本の第1電極、複数の非
    線形素子、及び複数の画素電極が形成され、前記一対の
    基板の他方の基板上には、複数本の第2の電極が形成さ
    れ、前記第1電極と前記第2電極の間に前記非線形素
    子、前記画素電極及び前記液晶層が電気的に順次接続さ
    れて画素が構成され、 前記非線形素子は、その両端に印加される電圧が、高電
    圧領域で低抵抗となり、低電圧領域で高抵抗となり、 前記第1電極又は前記第2電極の一方に走査信号が入力
    され、他方にデータ信号が入力され、 前記各画素を構成する前記液晶層に正極性の電圧を充電
    する正極性の選択期間とそれに引き続く正極性の非選択
    期間とから成る正フィールドを有し、前記各画素を構成
    する前記液晶層に負極性の電圧を充電する負極性の選択
    期間とそれに引き続く負極性の非選択期間とから成る負
    フィールドを有し、 前記データ信号は前記各画素を構成する前記液晶層に充
    電すべき電圧に応じてON電位とOFF電位との間で変
    化し、前記走査信号は、前記正極性及び負極性の選択期
    間にはそれぞれ選択電位に設定され、前記正極性及び負
    極性の非選択期間ではそれぞれ非選択電位に設定される
    液晶表示装置の駆動方法において、 前記正フィールド及び負フィールドの各期間で前記デー
    タ信号の前記ON電位とOFF電位との中間電位が互い
    に異なる電位となり、 前記正極性及び負極性の選択期間には、それぞれ前記非
    線形素子の両端に印加される電圧を前記高電圧領域とす
    る前記選択電位となり、前記正極性及び負極性の非選択
    期間では互いに異なる電位を示す非選択電位となり、 前記正極性及び負極性の選択期間直後の前記各非選択期
    間の前記各非選択電位が、それぞれ対応する極性の前記
    選択電位と前記データ信号の前記中間電位との間の電位
    に設定される、ことを特徴とする液晶表示装置の駆動方
    法。
JP5230988A 1993-08-23 1993-08-23 液晶表示装置の駆動方法 Expired - Lifetime JP2563883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5230988A JP2563883B2 (ja) 1993-08-23 1993-08-23 液晶表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5230988A JP2563883B2 (ja) 1993-08-23 1993-08-23 液晶表示装置の駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21800282A Division JPS59107328A (ja) 1982-12-13 1982-12-13 液晶表示式受像装置の駆動方式

Publications (2)

Publication Number Publication Date
JPH06208103A true JPH06208103A (ja) 1994-07-26
JP2563883B2 JP2563883B2 (ja) 1996-12-18

Family

ID=16916479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230988A Expired - Lifetime JP2563883B2 (ja) 1993-08-23 1993-08-23 液晶表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2563883B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957288A (ja) * 1982-09-27 1984-04-02 シチズン時計株式会社 マトリクス表示装置の駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957288A (ja) * 1982-09-27 1984-04-02 シチズン時計株式会社 マトリクス表示装置の駆動方法

Also Published As

Publication number Publication date
JP2563883B2 (ja) 1996-12-18

Similar Documents

Publication Publication Date Title
JP4083258B2 (ja) ディスプレイ装置及びその行選択ラインスキャナ
US6961042B2 (en) Liquid crystal display
US5598180A (en) Active matrix type display apparatus
JP2683914B2 (ja) 表示装置
US10121429B2 (en) Active matrix substrate, display panel, and display device including the same
JP2537810B2 (ja) 表示装置
US6172663B1 (en) Driver circuit
US5379050A (en) Method of driving a matrix display device and a matrix display device operable by such a method
JPH0364875B2 (ja)
JP3405579B2 (ja) 液晶表示装置
US6483494B1 (en) Multistage charging circuit for driving liquid crystal displays
US7019725B1 (en) Reset method and apparatus for liquid crystal display
US20050068282A1 (en) Display, driver device for same, and display method for same
JP2001091973A (ja) 液晶表示素子および液晶表示素子の駆動方法
JPH11296143A (ja) アナログバッファおよび表示装置
JP2563883B2 (ja) 液晶表示装置の駆動方法
JP2563882B2 (ja) 液晶表示装置の駆動方法
JPS59107328A (ja) 液晶表示式受像装置の駆動方式
JPH05134628A (ja) 液晶表示体駆動装置
JP3339119B2 (ja) アクティブマトリクス型の液晶表示装置
JP3160143B2 (ja) 液晶表示装置
JPH08297302A (ja) 液晶表示装置の駆動方法
JPS5917782A (ja) 液晶表示式受像装置
JPS59111622A (ja) 液晶表示式受像装置
US20240169882A1 (en) Display device