JPH06204410A - Protection circuit for insulated-gate control transistor - Google Patents
Protection circuit for insulated-gate control transistorInfo
- Publication number
- JPH06204410A JPH06204410A JP143493A JP143493A JPH06204410A JP H06204410 A JPH06204410 A JP H06204410A JP 143493 A JP143493 A JP 143493A JP 143493 A JP143493 A JP 143493A JP H06204410 A JPH06204410 A JP H06204410A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- gate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は絶縁ゲートバイポーラト
ランジスタや電界効果トランジスタ等の絶縁ゲートを備
え駆動回路によるゲート駆動によってそのオンオフ状態
が制御される絶縁ゲート制御トランジスタをその1対の
主端子間に掛かる過電圧から保護するための保護回路に
関する。BACKGROUND OF THE INVENTION The present invention relates to an insulated gate control transistor having an insulated gate such as an insulated gate bipolar transistor or a field effect transistor, the on / off state of which is controlled by a gate drive by a drive circuit, between the pair of main terminals. The present invention relates to a protection circuit for protecting against applied overvoltage.
【0002】[0002]
【従来の技術】上述の絶縁ゲート制御トランジスタは数
百〜1000Vの高耐圧と数十〜数百Aの大電流容量をもち
数百Vの回路電圧下で種々の負荷の高速制御に用いられ
るが、負荷の種類によってとくにオフ状態で大きな過電
圧が掛かることがあり、これによりアバランシェ降伏が
発生して大きなアバランシェ電流が流れると局部加熱に
よって損傷や破壊が起こるおそれがある。保護回路はか
かるトラブルを防止するためのものであるが、従前のよ
うに過電圧を吸収する回路素子を用いるかわりに最近で
は過電圧が掛かったときに絶縁ゲート制御トランジスタ
をむしろ一時的にオン動作させてそのアバランシェ降伏
を防止するいわゆるダイナミッククランプ方式が採用さ
れることが多い。本発明はこの種の保護回路に関し、そ
の従来例を図5を参照して簡単に説明する。2. Description of the Related Art The above-mentioned insulated gate control transistor has a high withstand voltage of several hundred to 1,000 V and a large current capacity of several tens to several hundred A and is used for high speed control of various loads under a circuit voltage of several hundred V. Depending on the type of load, a large overvoltage may be applied especially in the off state, and if avalanche breakdown occurs and a large avalanche current flows, damage or destruction may occur due to local heating. The protection circuit is to prevent such trouble, but instead of using a circuit element that absorbs overvoltage as in the past, recently, when the overvoltage is applied, the insulated gate control transistor is rather turned on temporarily. A so-called dynamic clamp method is often adopted to prevent the avalanche breakdown. The present invention relates to this type of protection circuit, and a conventional example thereof will be briefly described with reference to FIG.
【0003】図5(a) の右側に示す絶縁ゲート制御トラ
ンジスタ10は絶縁ゲートバイポーラトランジスタであ
り、そのゲートが左側に示す駆動回路20によりゲート抵
抗10を介して駆動される。駆動回路20は図の例ではバイ
ポーラ形の相補な1対のトランジスタ21と22からなり、
それらのベースに受ける図5(b) の入力信号Siの状態に
応じて両トランジスタ21と22が交互にオンオフするイン
バータ形の回路である。図5(b) の入力信号Siがハイで
駆動回路20のトランジスタ22がオンのとき、絶縁ゲート
制御トランジスタ10が図5(c) に示すようにオフする
が、このオフ状態で主端子の電圧Vcが過大になったとき
のアバランシェ降伏を防止するために、図の例では絶縁
ゲート制御トランジスタ10のコレクタ側とゲートの間に
保護用のダイオード30を接続する。An insulated gate control transistor 10 shown on the right side of FIG. 5 (a) is an insulated gate bipolar transistor, and its gate is driven by a drive circuit 20 shown on the left side through a gate resistor 10. The drive circuit 20 is composed of a pair of bipolar type complementary transistors 21 and 22 in the example shown in the figure.
It is an inverter type circuit in which both transistors 21 and 22 are alternately turned on and off according to the state of the input signal Si of FIG. When the input signal Si in Fig. 5 (b) is high and the transistor 22 of the drive circuit 20 is on, the insulated gate control transistor 10 turns off as shown in Fig. 5 (c). In order to prevent avalanche breakdown when Vc becomes excessive, in the illustrated example, a protective diode 30 is connected between the collector side and the gate of the insulated gate control transistor 10.
【0004】このダイオード30のアバランシェ降伏電圧
は絶縁ゲート制御トランジスタ10の1対の主端子間の耐
圧値より数十V程度低く設定され、このダイオード30が
降伏したときにゲート抵抗10aに流れる電流による電圧
降下分だけゲート電圧を持ち上げて絶縁ゲート制御トラ
ンジスタ10を図5(c) に示すよう一時的にオンさせてそ
の主端子相互間のアバランシェ降伏による損傷や破壊を
防止する。なお、絶縁ゲート制御トランジスタ10をオン
動作させるためゲート駆動電圧を掛けたときにダイオー
ド30が順方向に導通しないよう、別のダイオード31を図
のようにそれと逆直列に接続しておくのが通例である。The avalanche breakdown voltage of the diode 30 is set lower than the withstand voltage value between the pair of main terminals of the insulated gate control transistor 10 by about several tens of volts, and depends on the current flowing through the gate resistor 10a when the diode 30 breaks down. The gate voltage is raised by the amount of the voltage drop and the insulated gate control transistor 10 is temporarily turned on as shown in FIG. 5 (c) to prevent damage or destruction due to avalanche breakdown between its main terminals. To prevent the diode 30 from conducting in the forward direction when a gate drive voltage is applied to turn on the insulated gate control transistor 10, another diode 31 is usually connected in anti-series with it as shown in the figure. Is.
【0005】[0005]
【発明が解決しようとする課題】上述のように絶縁ゲー
ト制御トランジスタを過電圧が掛かる主端子とゲートの
間に接続したダイオードで保護するダイナミッククラン
プ方式はいわば過電圧を保護対象自体に吸収させる利点
をもつが、その動作原理上から保護ダイオードをアバラ
ンシェ降伏させるのでそれにアバランシェ電流に充分耐
え得る電流容量を賦与する必要があり、かつ数百Vの高
いアバランシェ降伏電圧をもたせる必要があるためにそ
のサイズがかなり大きくなる問題がある。As described above, the dynamic clamp method in which the insulated gate control transistor is protected by the diode connected between the main terminal to which the overvoltage is applied and the gate has the advantage that the overvoltage is absorbed by the object to be protected. However, because of its operating principle, the protection diode is avalanche-breakdown, so it is necessary to give it a current capacity that can sufficiently withstand the avalanche current, and its size is considerably large because it is necessary to have a high avalanche breakdown voltage of several hundred volts. There is a growing problem.
【0006】例えば、図5(a) のゲート抵抗10aが5Ω
で絶縁ゲート制御トランジスタ10のゲート動作しきい値
が3Vの場合、ダイオード30に最低で3V/5Ω= O.6
Aの電流容量をもたせる必要があり、かつそのアバラン
シェ開始電圧の付近でゲート抵抗10aに3V以上の電圧
降下を確実に発生させるにはこの最低電流容量に対しか
なりの余裕を見る必要があるので、ダイオード30の実際
のサイズないし面積は相当大きくする必要がある。ゲー
ト抵抗10aの抵抗値を上げればダイオード30に要する電
流容量を減少させることができるが、絶縁ゲート制御ト
ランジスタ10のオン動作速度が低下して来るので抵抗値
をふつう上述の数Ω程度以上にむやみに上げることは許
されない。For example, the gate resistance 10a in FIG. 5 (a) is 5Ω.
When the gate operation threshold of the insulated gate control transistor 10 is 3V, the diode 30 has a minimum of 3V / 5Ω = O.6.
Since it is necessary to have a current capacity of A, and in order to reliably generate a voltage drop of 3 V or more in the gate resistance 10a in the vicinity of the avalanche starting voltage, it is necessary to allow a considerable margin for this minimum current capacity. The actual size or area of diode 30 should be quite large. If the resistance value of the gate resistor 10a is increased, the current capacity required for the diode 30 can be reduced, but since the ON operation speed of the insulated gate control transistor 10 is reduced, the resistance value is usually more than the above several Ω. It is not allowed to raise to.
【0007】本発明の目的はかかる問題点を解決して、
ダイナミッククランプ方式の上述の利点を活かしながら
保護回路に用いるダイオードに要する電流容量を減少さ
せてその小形化を図ることにある。The object of the present invention is to solve the above problems,
It is to reduce the current capacity required for a diode used in a protection circuit and to reduce the size thereof while taking advantage of the above-mentioned advantages of the dynamic clamp method.
【0008】[0008]
【課題を解決するための手段】本件の第1発明では、駆
動回路によりゲート駆動される前述の絶縁ゲート制御ト
ランジスタをその主端子に掛かる過電圧から保護するた
めの保護回路として、トランジスタの1対の主端子間の
耐圧より低い降伏電圧をもちゲートと主端子の間に接続
されたダイオードと,ゲートと駆動回路の間に接続され
た電流飽和性の非線形素子とを設けることにより上述の
目的を達成する。なお、非線形素子には常時導通形の小
形トランジスタを用いるのがよく、とくにディプリーシ
ョン形や常時オンの状態にゲートがバイアスされたエン
ハンスメント形の電界効果トランジスタを用いるのが有
利であり、かつその内部pn接合がトランジスタのオン時
に導通する方向に接続するのがよい。According to the first invention of the present application, a pair of transistors is provided as a protection circuit for protecting the above-mentioned insulated gate control transistor whose gate is driven by a drive circuit from an overvoltage applied to its main terminal. The above object is achieved by providing a diode having a breakdown voltage lower than the withstand voltage between the main terminals and connected between the gate and the main terminal, and a current-saturating nonlinear element connected between the gate and the drive circuit. To do. It should be noted that it is preferable to use a small-sized transistor that is always conducting as the non-linear element. In particular, it is advantageous to use a depletion-type or enhancement-type field-effect transistor in which the gate is biased in the always-on state. It is preferable that the internal pn junction is connected in a direction in which it conducts when the transistor is turned on.
【0009】本件の第2発明では上記のダイオードに駆
動回路の動作を制御する制御回路を組み合わせて、駆動
回路内のトランジスタに対するオフ操作用の回路要素の
インピーダンスを制御回路によりトランジスタのターン
オフ動作の開始時に低めその短時間後に高めることによ
り前述の目的を達成する。この第2発明における制御回
路には一定のパルス幅の制御信号を発生する例えばワン
ショット回路を用いて駆動回路内のオフ操作回路要素を
制御させるのがよく、これに発生させるパルス幅は保護
すべきトランジスタの負荷の条件によりもちろん異なる
がふつう1μS程度とすることでよい。また、オフ操作
回路要素に対して並列に抵抗を接続するようにし、かつ
絶縁ゲート制御トランジスタのゲートにツェナーダイオ
ード等の定電圧素子を接続してそれを保護するのがこの
第2発明による保護回路の動作を安定化させる上で有利
である。In the second aspect of the present invention, the diode is combined with a control circuit for controlling the operation of the drive circuit, and the impedance of the circuit element for turning off the transistor in the drive circuit is controlled by the control circuit to start the turn-off operation of the transistor. The objective described above is achieved by sometimes lowering and then raising after a short time. It is preferable that the control circuit in the second aspect of the invention controls the off operation circuit element in the drive circuit by using, for example, a one-shot circuit that generates a control signal having a constant pulse width, and the pulse width generated in this is protected. Of course, it depends on the load condition of the transistor, but it is usually about 1 μS. A protection circuit according to the second aspect of the present invention is such that a resistance is connected in parallel to the OFF operation circuit element, and a constant voltage element such as a Zener diode is connected to the gate of the insulated gate control transistor to protect it. This is advantageous in stabilizing the operation of.
【0010】本件の第3発明では上述の保護ダイオード
に駆動回路に接続された電圧回路を組み合わせて、トラ
ンジスタのターンオフ動作の開始時にそのゲートに対し
電圧回路により駆動回路内のオフ操作回路要素を介して
ターンオフを促進する電圧を与えてその短時間後に電圧
回路を高インピーダンス状態にすることにより前述の問
題を解決する。電圧回路には例えば充放電回路を用いて
常時はこれを充電しておき、トランジスタのターンオフ
時にこれを放電させてオフ動作を促進した後にオフ期間
中は充電抵抗に相当する高インピーダンス状態にして保
護ダイオードが降伏した時のアバランシェ電流を制限さ
せるのがよい。また、この第3発明でも絶縁ゲート制御
トランジスタのゲートにその保護用の定電圧素子を接続
するのが保護回路の動作を安定化させる上で有利であ
る。In the third aspect of the present invention, the above-mentioned protection diode is combined with a voltage circuit connected to the drive circuit, and at the start of the turn-off operation of the transistor, the voltage circuit is applied to the gate of the transistor via the off operation circuit element in the drive circuit. The above-mentioned problem is solved by applying a voltage that promotes turn-off and placing the voltage circuit in a high impedance state shortly thereafter. For example, a charging / discharging circuit is used for the voltage circuit, which is always charged, and when the transistor is turned off, this is discharged to promote the off operation, and then the high impedance state corresponding to the charging resistance is protected during the off period. It is good practice to limit the avalanche current when the diode breaks down. Also in the third invention, it is advantageous to connect the gate of the insulated gate control transistor to the constant voltage element for protection thereof in order to stabilize the operation of the protection circuit.
【0011】なお、第1発明では必要に応じ,第2およ
び第3発明ではとくに、比較的低い抵抗値をもつゲート
抵抗を従来と同様に絶縁ゲート制御トランジスタのゲー
トと駆動回路の間に接続しておくのが、トランジスタに
掛かる過電圧をその一時的なオン動作により確実に吸収
する上で有利である。また、いずれの発明でも従来と同
じく保護ダイオードに別のダイオードを逆直列に接続す
るのがトランジスタのオン期間の動作を確実にする上で
有利であり、さらにこれら2個の逆直列接続のダイオー
ドのかわりにオープンベースのバイポーラトランジスタ
を利用するのが回路構成を簡単化する上でとくに有利で
ある。In the first and second inventions, a gate resistor having a relatively low resistance value is connected between the gate of the insulated gate control transistor and the drive circuit as in the conventional case, if necessary in the first and second inventions. It is advantageous to surely absorb the overvoltage applied to the transistor by the temporary ON operation. Further, in any of the inventions, it is advantageous to connect another diode to the protection diode in anti-series in the same manner as in the prior art in order to ensure the operation during the ON period of the transistor, and further to connect the two diodes in anti-series connection. It is particularly advantageous to use an open-base bipolar transistor instead to simplify the circuit structure.
【0012】[0012]
【作用】本件の上記第1〜第3発明のいずれも、保護対
象である絶縁ゲート制御トランジスタの1対の主端子間
の耐圧値より低い降伏電圧をもつ保護ダイオードをその
ゲートと主端子との間に接続するのは同じであるが、第
1発明では電流飽和性の非線形素子をゲートと駆動回路
の間に接続してそれに流れ得る電流を飽和電流値以下に
制限させ,第2発明では制御回路を駆動回路に接続して
そのオフ操作用の回路要素のインピーダンスをトランジ
スタのターンオフ時には低めて短時間後に高めるように
制御させ,第3発明では電圧回路を駆動回路に接続して
ターンオフ時にその促進電圧を与えて短時間後に高イン
ピーダンス状態にすることにより、いずれの発明も保護
対象トランジスタのターンオフ動作時にはそれを速めな
いし促進しながら、トランジスタのオフ時に掛かる過電
圧によって保護ダイオードがアバランシェ降伏しトラン
ジスタが一時的にオンして過電圧を吸収している間にダ
イオードに流れるアバランシェ電流を上述の飽和電流値
や高インピーダンスにより従来の数分の1程度以下に制
限するものである。In any of the first to third inventions of the present application, a protection diode having a breakdown voltage lower than the withstand voltage value between the pair of main terminals of the insulated gate control transistor to be protected is provided between the gate and the main terminal. Although the same is connected between them, in the first invention, a current-saturating non-linear element is connected between the gate and the drive circuit to limit the current that can flow therethrough to a saturation current value or less. The circuit is connected to the drive circuit to control the impedance of the circuit element for the OFF operation so as to be lowered at the time of turning off the transistor and to be increased after a short time. In the third invention, the voltage circuit is connected to the drive circuit to accelerate the turn-off. By applying a voltage and setting it in a high impedance state after a short time, both inventions accelerate or accelerate the turn-off operation of the transistor to be protected. The protection diode avalanche breakdown due to the overvoltage applied when the transistor is off, and the avalanche current flowing through the diode while the transistor is temporarily on and absorbing the overvoltage causes the saturation current value and high impedance to reduce the avalanche current to a fraction of the conventional value. It is limited to below.
【0013】[0013]
【実施例】以下、図を参照しながら本件発明の実施例を
説明する。図1〜図3はそれぞれ本件の第1〜第3発明
の実施例を示し、図4は保護ダイオードにオープンベー
ス構造のバイポーラトランジスタを利用する実施例を示
す。なお、以下に説明する実施例では絶縁ゲート制御ト
ランジスタは絶縁ゲートバイポーラトランジスタとする
が、本発明はもちろんこれが電界効果トランジスタの場
合にも適用できる。また、駆動回路はバイポーラトラン
ジスタで構成されているものとするが、電界効果トラン
ジスタで構成しても差し支えない。Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 show embodiments of the first to third inventions of the present invention, and FIG. 4 shows an embodiment using a bipolar transistor having an open base structure as a protection diode. Although the insulated gate control transistor is an insulated gate bipolar transistor in the embodiments described below, the present invention is of course applicable to a field effect transistor. Further, the drive circuit is assumed to be composed of bipolar transistors, but it may be composed of field effect transistors.
【0014】図1(a) は第1発明の保護回路を組み込ん
だ状態を回路図で示す。絶縁ゲート制御トランジスタ10
はVcで示されたその一方の主端子に例えば共振形の負荷
1を介して数百Vの電源電圧Vを受け、Eで示された他
方の主端子を接地した状態で負荷1を駆動するために使
用される。図の左側に示す駆動回路20は前に説明した図
5と同様に相補なバイポーラトランジスタ21と22からな
るインバータ形回路であり、入力信号Siを受けて両トラ
ンジスタ21と22の相互接続点からの出力により絶縁ゲー
ト制御トランジスタ10を駆動する。FIG. 1 (a) is a circuit diagram showing a state in which the protection circuit of the first invention is incorporated. Insulated gate control transistor 10
Receives a power supply voltage V of several hundreds V via one of its main terminals indicated by Vc through a resonance type load 1, and drives the load 1 while the other main terminal indicated by E is grounded. Used for. The drive circuit 20 shown on the left side of the figure is an inverter type circuit composed of complementary bipolar transistors 21 and 22 as in the case of FIG. 5 described above, which receives an input signal Si from the interconnection point of both transistors 21 and 22. The output drives the insulated gate control transistor 10.
【0015】絶縁ゲートバイポーラトランジスタである
トランジスタ10に対する保護回路はこの実施例ではコレ
クタ側主端子とゲートとの間に接続されたダイオード30
と,ゲートと駆動回路20との間に接続された非線形素子
40とからなる。ダイオード30には従来と同様にトランジ
スタ10の1対の主端子間の耐圧値より数十V程度低いア
バランシェ電圧をもつものを用い、さらにこれに逆直列
にダイオード31を接続してトランジスタ10のオン時にダ
イオード30が順方向導通するのを防止するのがよい。ま
た、トランジスタ10のゲート保護用にそれとエミッタ側
の主端子の間に定電圧素子32, 例えばツェナー電圧が20
〜30Vの双方向性ツェナーダイオードを接続しておくの
がよい。なお、これらダイオード30〜32はトランジスタ
10と同じチップ内に作り込んでしまうのが有利である。In this embodiment, the protection circuit for the transistor 10 which is an insulated gate bipolar transistor is a diode 30 connected between the collector side main terminal and the gate.
And a non-linear element connected between the gate and the drive circuit 20.
It consists of 40 and. As in the conventional case, as the diode 30, a diode having an avalanche voltage lower than the withstand voltage value between the pair of main terminals of the transistor 10 by several tens of volts is used, and the diode 31 is connected in reverse series to the diode 30 to turn on the transistor 10. It is sometimes desirable to prevent diode 30 from conducting in the forward direction. In order to protect the gate of the transistor 10, a constant voltage element 32, for example, a Zener voltage of 20 is provided between it and the main terminal on the emitter side.
It is recommended to connect a ~ 30V bidirectional Zener diode. These diodes 30 to 32 are transistors
It is advantageous to build it in the same chip as 10.
【0016】非線形素子40には電流飽和性の素子を用い
るが、これもトランジスタ10と同じチップに組み込める
よう例えば図1(b) のディプリーション形の電界効果ト
ランジスタ41を利用するのが有利であり、あるいは図1
(c) のエンハンスメント形の電界効果トランジスタ42を
用いてゲートに電源43を接続して常時オン状態に保つよ
うにしてもよい。図1(d) はかかる非線形素子40の電圧
vと電流iの特性例を示し、線形特性Lと比べて図のよ
うに電流iが制限された飽和特性Sをもたせるようにす
る。トランジスタ41や42を用いる場合は、電流容量が小
さな小形素子として電圧vがトランジスタ10のゲートの
しきい値Vt以上の範囲で電流iを一定に飽和させる。な
お、トランジスタ41や42はチャネルと並列に寄生ダイオ
ードdで示すpn接合をもつのでこれがトランジスタ10の
オン時に順方向に導通する方向に非線形素子40を接続す
るのがよい。A current saturating element is used as the non-linear element 40, and it is advantageous to use, for example, the depletion type field effect transistor 41 shown in FIG. 1 (b) so that it can be incorporated in the same chip as the transistor 10. Yes, or Figure 1
The power supply 43 may be connected to the gate of the enhancement-type field effect transistor 42 of (c) so that it is always kept in the ON state. FIG. 1 (d) shows an example of the characteristics of the voltage v and the current i of the non-linear element 40. Compared with the linear characteristic L, the current i has a limited saturation characteristic S as shown in the figure. When the transistors 41 and 42 are used, the current i is constantly saturated within a range where the voltage v is equal to or higher than the threshold Vt of the gate of the transistor 10 as a small element having a small current capacity. Since the transistors 41 and 42 have a pn junction indicated by a parasitic diode d in parallel with the channel, it is preferable to connect the non-linear element 40 in a direction in which the transistor 41 and 42 conduct in the forward direction when the transistor 10 is turned on.
【0017】以上のように構成された保護回路の動作を
図1(e) 以降を参照して説明する。図1(e) にトランジ
スタ10の電圧Vcと電流Iの波形, 図1(f) にダイオード
20に流れるアバランシェ電流Idの波形, 図1(g) にトラ
ンジスタ10のゲート電圧Vgの波形をそれぞれ示し、図の
左側がトランジスタ10のオン時, 右側がオフ時の状態で
ある。オン時には図1(a) の駆動回路20のトランジスタ
21の方がオンしていてトランジスタ10のゲートには駆動
回路20の電源電圧Vdに相当するゲート電圧Vgが非線形素
子40を介して掛かり、トランジスタ10の主端子間には図
1(e) の左側のように大きな電流Iが流れごく低いオン
電圧Vnが掛かっている。The operation of the protection circuit configured as described above will be described with reference to FIG. The waveform of voltage Vc and current I of transistor 10 is shown in Fig. 1 (e), and the diode is shown in Fig. 1 (f).
The waveform of the avalanche current Id flowing in 20 and the waveform of the gate voltage Vg of the transistor 10 are shown in FIG. 1 (g). The left side of the figure is the ON state of the transistor 10 and the right side is the OFF state thereof. When turned on, the transistor of the drive circuit 20 in Fig. 1 (a)
21 is turned on, the gate voltage Vg corresponding to the power supply voltage Vd of the drive circuit 20 is applied to the gate of the transistor 10 through the non-linear element 40, and the gate of the transistor 10 is connected between the main terminals of the transistor 10 as shown in FIG. As shown on the left side, a large current I flows and a very low ON voltage Vn is applied.
【0018】駆動回路20のトランジスタ22の方がオンす
ると、ゲート電圧Vgが消失するのでトランジスタ10はタ
ーンオフして図1(e) のその電流Iは短時間内にごく僅
かないわゆるテール電流Itが流れた後に消失するが、図
1(a) の負荷1が例えば共振回路であるとトランジスタ
10の主端子間に掛かる電圧Vcはこのターンオフ動作に伴
って図1(e) の右側に示すように正弦波状に立ち上が
り、その最高値がトランジスタ10の耐圧値を越えてしま
うことがある。しかし、保護ダイオード20はその降伏電
圧Vaがトランジスタ10の耐圧値よりも低いので、電圧Vc
がそれに達すると降伏して図1(f) のそのアバランシェ
電流Idが図1(a) からわかるように非線形素子40と駆動
回路20のトランジスタ22に流れる。When the transistor 22 of the drive circuit 20 is turned on, the gate voltage Vg disappears, so that the transistor 10 is turned off and its current I in FIG. 1 (e) becomes a very small so-called tail current It within a short time. It disappears after flowing, but if the load 1 in Fig. 1 (a) is a resonant circuit, for example,
The voltage Vc applied between the main terminals of 10 rises sinusoidally as shown on the right side of FIG. 1 (e) with this turn-off operation, and the maximum value may exceed the withstand voltage value of the transistor 10. However, since the breakdown voltage Va of the protection diode 20 is lower than the withstand voltage value of the transistor 10, the voltage Vc
When it reaches that level, it breaks down and its avalanche current Id in FIG. 1 (f) flows through the non-linear element 40 and the transistor 22 of the drive circuit 20 as can be seen from FIG. 1 (a).
【0019】図1(d) のような電流飽和性をもつ非線形
素子40はこのアバランシェ電流Idが僅かに流れるだけで
図1(g) のようにトランジスタ10の動作しきい値Vtを越
えるゲート電圧Vgを発生するので、トランジスタ10は図
1(a) の電流Inで示すように一時的にオンして過電圧を
吸収する。このように第1発明ではトランジスタ10に掛
かる電圧Vcをダイオード30によってその降伏電圧Vaにク
ランプするとともに、過電圧を受けたときダイオード30
に流れるアバランシェ電流Idを非線形素子40によりその
飽和電流値に制限して、図1(f) に示す従来のアバラン
シェ電流Id1の数分の1に減少させることができる。In the non-linear element 40 having the current saturation property as shown in FIG. 1D, the gate voltage exceeding the operation threshold value Vt of the transistor 10 as shown in FIG. 1G is caused by a slight flow of the avalanche current Id. Since Vg is generated, the transistor 10 is temporarily turned on as shown by the current In in FIG. 1 (a) to absorb the overvoltage. As described above, according to the first aspect of the invention, the voltage Vc applied to the transistor 10 is clamped to the breakdown voltage Va by the diode 30, and when the diode 30 receives an overvoltage.
It is possible to limit the avalanche current Id flowing to the saturation current value by the non-linear element 40 to reduce it to a fraction of the conventional avalanche current Id1 shown in FIG. 1 (f).
【0020】図2(a) に第2発明による保護回路を組み
込んだ回路を示す。図のように保護対象トランジスタ10
のゲートに対するダイオード30, 31と定電圧素子32の接
続は図1(a) と同じであるが、この第2発明では制御回
路50を駆動回路20の入力側に接続してトランジスタ10に
対するオフ操作用の回路要素であるこの例ではトランジ
スタ22の動作を入力信号Siに応じて制御させる。この制
御回路50は図2(b) の入力信号Siの図の例では立ち上が
り応じて図2(b) のように所定のパルス幅τの制御信号
Snを発生する例えばワンショット回路とすることでよ
く、パルス幅τはトランジスタ10の負荷の種類によって
異なって来るがふつうは1μS程度に設定するのがよ
い。また、この第2発明では駆動回路20とトランジスタ
10のゲートの間に従来と同様に数Ω程度のゲート抵抗10
aを接続するのがよく、さらに図示のようにトランジス
タ22に対し並列に例えば1〜10kΩの比較的高い抵抗値
をもつ抵抗23を接続しておくのが望ましい。FIG. 2A shows a circuit incorporating the protection circuit according to the second invention. Protected transistor 10 as shown
The connection of the diodes 30, 31 and the constant voltage element 32 to the gate of the transistor is the same as in FIG. 1 (a), but in the second invention, the control circuit 50 is connected to the input side of the drive circuit 20 to turn off the transistor 10. In this example, which is a circuit element for use, the operation of the transistor 22 is controlled according to the input signal Si. In the example of the input signal Si of FIG. 2 (b), the control circuit 50 responds to the rising edge of the control signal with a predetermined pulse width τ as shown in FIG. 2 (b).
For example, a one-shot circuit that generates Sn may be used, and the pulse width τ varies depending on the type of load of the transistor 10, but is usually set to about 1 μS. Further, in the second invention, the drive circuit 20 and the transistor
Between the 10 gates, a gate resistance of about several Ω 10
It is preferable to connect a, and it is desirable to connect a resistor 23 having a relatively high resistance value of, for example, 1 to 10 kΩ in parallel to the transistor 22 as shown in the figure.
【0021】入力信号Siと制御信号Snがローのときは駆
動回路20のトランジスタ21がオン,トランジスタ22がオ
フなので、トランジスタ10はオン状態にある。入力信号
Siがハイになり, それに応じ制御信号Snもハイになる
と、トランジスタ21と22のオンオフ状態が逆になるので
トランジスタ10はターンオフ動作し、次に制御信号Snが
パルス幅τに相当する時間後にローになったときトラン
ジスタ22がオフするが、トランジスタ10はそのオフ状態
をそのまま維持し、この例では抵抗23がこのオフ状態の
維持を確実にする役目を果たす。容易にわかるように、
駆動回路20を電界効果トランジスタで構成すれば抵抗23
はとくに必要でない。When the input signal Si and the control signal Sn are low, the transistor 21 of the drive circuit 20 is on and the transistor 22 is off, so that the transistor 10 is on. input signal
When Si goes high and the control signal Sn goes high accordingly, the on / off states of the transistors 21 and 22 are reversed, so that the transistor 10 turns off, and then the control signal Sn goes low after a time corresponding to the pulse width τ. When this happens, the transistor 22 turns off, but the transistor 10 maintains its off state, and in this example the resistor 23 serves to ensure that this off state is maintained. As you can see,
If the drive circuit 20 is composed of field effect transistors, the resistance 23
Is not particularly necessary.
【0022】トランジスタ10がかかるオフ状態にある時
に過電圧が掛かるとダイオード30が降伏して図2(d) の
アバランシェ電流Idが流れ、トランジスタ10が一時オン
して過電圧を吸収するが、駆動回路20のオフ操作回路要
素としてのトランジスタ22や抵抗23が高抵抗の状態なの
でアバランシェ電流Idは従来の数分の1に減少する。図
1(e) からわかるようにトランジスタ10に掛かる電圧Vc
が耐圧値を越えるのはターンオフ開始から若干の時間が
経過した後なので、制御信号Snのパルス幅τをこの時間
よりも短く設定することによって過電圧が掛かる時まで
にオフ操作回路要素のインピーダンス値を高めておくこ
とができる。When an overvoltage is applied while the transistor 10 is in the off state, the diode 30 breaks down and the avalanche current Id shown in FIG. 2D flows, and the transistor 10 is turned on temporarily to absorb the overvoltage. Since the transistor 22 and the resistor 23 as the off-operation circuit element are in a high resistance state, the avalanche current Id is reduced to a fraction of the conventional value. As can be seen from Fig. 1 (e), the voltage Vc applied to the transistor 10
Exceeds the withstand voltage value after some time has elapsed from the start of turn-off, so by setting the pulse width τ of the control signal Sn shorter than this time, the impedance value of the off operation circuit element can be adjusted by the time overvoltage is applied. It can be raised.
【0023】このように、第2発明では制御回路50によ
り駆動回路20のオフ操作要素のインピーダンス値を下げ
てトランジスタ10のターンオフ動作を促進した後、過電
圧が掛かる時までにオフ操作要素のインピーダンス値を
高めてダイオード30に流れるアバランシェ電流Idを減少
させることができる。なおこの第2発明では、定電圧素
子32はこの高インピーダンス値によってトランジスタ10
のゲート電圧が上がり過ぎたときにゲートを保護する上
でとくに有用である。As described above, according to the second aspect of the present invention, the control circuit 50 lowers the impedance value of the off-operation element of the drive circuit 20 to promote the turn-off operation of the transistor 10, and then the impedance value of the off-operation element by the time when the overvoltage is applied. Can be increased to reduce the avalanche current Id flowing in the diode 30. According to the second aspect of the invention, the constant voltage element 32 has the high impedance value so that the transistor 10
Is especially useful in protecting the gate when the gate voltage of the gate rises too high.
【0024】図3(a) に第3発明による保護回路を示
す。トランジスタ10のゲートに対するダイオード30, 31
と定電圧素子32の接続は図のように第1発明と同じであ
るが、この第3発明では駆動回路20に電圧回路60, 図の
例では充放電回路を接続する。この電圧回路60は図示の
ようにキャパシタ61に対して5V程度の低圧の電源62と
0.1〜1kΩの充電抵抗63の直列回路を並列に接続して
なり、駆動回路20のオフ操作回路要素22の側に直列に,
かつオフ状態のトランジスタ10のゲートに対して電源62
から負電圧を賦与する方向に接続される。FIG. 3 (a) shows a protection circuit according to the third invention. Diode 30, 31 for the gate of transistor 10
The connection between the constant voltage element 32 and the constant voltage element 32 is the same as in the first invention as shown in the figure, but in the third invention, the voltage circuit 60, in the example shown in the figure, is connected to the drive circuit 20. The voltage circuit 60 includes a low-voltage power source 62 of about 5V with respect to the capacitor 61 as shown in the figure.
A series circuit of charging resistors 63 of 0.1 to 1 kΩ is connected in parallel, and is connected in series to the off operation circuit element 22 side of the drive circuit 20,
And the power supply 62 to the gate of the transistor 10 in the off state.
Is connected in the direction of applying a negative voltage from.
【0025】図3(b) の入力信号Siがローで, 従ってト
ランジスタ10がオンの状態のとき、駆動回路20のトラン
ジスタ22はもちろんオフで、電圧回路60内のキャパシタ
61は電源62の電圧に充電されている。入力信号Siがハイ
になると駆動回路20のトランジスタ22がオンしてトラン
ジスタ10がターンオフするが、このとき電圧回路60が接
続されてそのキャパシタ61の充電電圧が加わるので、ト
ランジスタ10のゲートから電荷を引き抜く図3(c) のゲ
ート電流Igが強められてこのターンオフ動作が促進され
る。なお、このトランジスタ10に対するターンオフ促進
効果を得るには電圧回路60内のキャパシタ61の静電容量
をトランジスタ10のゲートの静電容量の0.1〜2倍に設
定するのがよい。When the input signal Si of FIG. 3 (b) is low and therefore the transistor 10 is in the on state, the transistor 22 of the drive circuit 20 is of course off and the capacitor in the voltage circuit 60 is
61 is charged to the voltage of the power supply 62. When the input signal Si becomes high, the transistor 22 of the drive circuit 20 turns on and the transistor 10 turns off.At this time, since the voltage circuit 60 is connected and the charging voltage of the capacitor 61 is added, the charge is transferred from the gate of the transistor 10. The pull-out gate current Ig of FIG. 3 (c) is strengthened, and this turn-off operation is promoted. To obtain the turn-off promoting effect on the transistor 10, it is preferable to set the capacitance of the capacitor 61 in the voltage circuit 60 to 0.1 to 2 times the capacitance of the gate of the transistor 10.
【0026】このトランジスタ10のふつう1μS程度の
ターンオフ時間中にキャパシタ61は放電され、以後のト
ランジスタ10がオフの状態ではそのゲートに電圧回路60
内の電源62の負の電圧が掛かり、かつ高抵抗の充電抵抗
63がそれに接続される。このオフ状態のトランジスタ10
に過電圧が掛かってダイオード30が降伏すると、そのア
バランシェ電流Idが図3(d) のように流れトランジスタ
10が一時的にオンして過電圧を吸収するが、この第3発
明でも充電抵抗63の高抵抗によりアバランシェ電流Idを
従来の数分の1に制限できる。なお、キャパシタ61はこ
のアバランシェ電流Idが流れた後に充電され、この充電
状態を次のターンオフ動作が開始される時まで維持す
る。During the turn-off time of the transistor 10, which is generally about 1 μS, the capacitor 61 is discharged, and when the transistor 10 is turned off thereafter, the voltage circuit 60 is applied to its gate.
Negative voltage of the power supply 62 in the inside, and high resistance charging resistance
63 is connected to it. This off transistor 10
When the diode 30 breaks down due to overvoltage, its avalanche current Id flows as shown in Fig. 3 (d).
Although 10 temporarily turns on and absorbs the overvoltage, the avalanche current Id can be limited to a fraction of the conventional value by the high resistance of the charging resistor 63 in this third invention as well. The capacitor 61 is charged after the avalanche current Id flows, and maintains this charged state until the next turn-off operation is started.
【0027】このように第3発明では、トランジスタ10
のターンオンを電圧回路60の電圧により促進した後に電
圧回路60を高インピーダンスの状態にして過電圧が掛か
った時にダイオード30に流れるアバランシェ電流Idを減
少させる。この電圧回路60に充放電回路を用いる場合
は、キャパシタ61を電源62により充電しておき、トラン
ジスタ10のターンオフをその充電電圧により促進した
後、トランジスタ10のオフ状態では電圧回路60を充電抵
抗63による高インピーダンス状態に置いて過電圧により
保護ダイオード30が降伏した時のアバランシェ電流Idを
制限できる。また、電源62からトランジスタ10に負のゲ
ート電圧を与えることによりそのオフ状態を安定に維持
することができる。なお、この第3発明においてもトラ
ンジスタ10のゲートの保護用に定電圧素子32を接続して
おくのが保護回路の動作を安定化する上で有利である。As described above, in the third invention, the transistor 10
After the turn-on is accelerated by the voltage of the voltage circuit 60, the voltage circuit 60 is brought into a high impedance state to reduce the avalanche current Id flowing through the diode 30 when an overvoltage is applied. When a charge / discharge circuit is used for the voltage circuit 60, the capacitor 61 is charged by the power source 62, the turn-off of the transistor 10 is promoted by the charge voltage, and then the voltage circuit 60 is charged by the charging resistor 63 when the transistor 10 is off. It is possible to limit the avalanche current Id when the protection diode 30 breaks down due to overvoltage in a high impedance state due to. Further, by applying a negative gate voltage from the power supply 62 to the transistor 10, the off state can be stably maintained. Also in the third invention, it is advantageous to connect the constant voltage element 32 for protecting the gate of the transistor 10 in order to stabilize the operation of the protection circuit.
【0028】以上の実施例のいずれにおいても逆直列接
続される2個のダイオード30と31に適するオープンベー
ス構造のバイポーラトランジスタを図4に示す。図4
(a) の断面図に示すように、この pnp形のトランジスタ
70は強いp形の半導体基板71の図の表面にn形層72を高
不純物濃度で拡散した上でn形のエピタキシャル層73を
ベース用に所定の厚みに成長させ、その表面からp形層
74を高不純物濃度で拡散してそれと半導体基板71に接続
する電極膜75から端子をそれぞれ導出してなる。これに
より図4(b) のようにベースがオープンないしは接続さ
れない pnpトランジスタ70が得られるが、これを図4
(c) の等価回路に示すような2個の逆直列に接続された
ダイオード30と31として利用できる。An open base bipolar transistor suitable for two diodes 30 and 31 connected in anti-series in any of the above embodiments is shown in FIG. Figure 4
As shown in the cross-sectional view of (a), this pnp-type transistor
70 is a strong p-type semiconductor substrate 71, in which an n-type layer 72 is diffused at a high impurity concentration on the surface of the figure, and then an n-type epitaxial layer 73 is grown as a base to a predetermined thickness.
The terminals are led out from the electrode film 75 connected to the semiconductor substrate 71 by diffusing 74 with a high impurity concentration. As a result, a pnp transistor 70 whose base is not opened or connected is obtained as shown in FIG. 4 (b).
It can be used as two diodes 30 and 31 connected in anti-series as shown in the equivalent circuit of (c).
【0029】このダイオード30と31用のオープンベース
のバイポーラトランジスタ70は縦形構造なので、同じく
縦形構造の絶縁ゲート制御トランジスタ10のチップ内に
作り込むのに有利である。なお、ダイオード30に賦与す
べきアバランシェ降伏電圧は図4(a) のn形エピタキシ
ャル層73の厚みとp形層74の不純物濃度により正確に設
定できる。また、ベース用のエピタキシャル層73が厚い
いわゆるワイドベース構造のトランジスタ70は電流増幅
率が低いので、オープンベースで用いても導通ないしラ
ッチアップが発生するおそれはない。Since the open base bipolar transistor 70 for the diodes 30 and 31 has a vertical structure, it is advantageous to build it in the chip of the insulated gate control transistor 10 having the same vertical structure. The avalanche breakdown voltage to be given to the diode 30 can be accurately set by the thickness of the n-type epitaxial layer 73 and the impurity concentration of the p-type layer 74 shown in FIG. 4 (a). Further, since the transistor 70 having a so-called wide base structure in which the base epitaxial layer 73 is thick has a low current amplification factor, there is no possibility of conduction or latch-up even when used as an open base.
【0030】[0030]
【発明の効果】以上のように、本件の第1〜第3発明の
いずれでも保護対象である絶縁ゲート制御トランジスタ
に対しその主端子間の耐圧値より低い降伏電圧をもつ保
護ダイオードをゲートと主端子の間に接続し、第1発明
では電流飽和性の非線形素子をゲートと駆動回路の間に
接続してそれに流れる電流を飽和電流値以下に制限し、
第2発明では制御回路を駆動回路に接続してそのオフ操
作回路要素のインピーダンスをトランジスタのターンオ
フ時に低めて短時間後に高めるように制御させ、第3発
明では電圧回路を駆動回路に接続してターンオフ動作時
にその促進電圧を賦与した後に高インピーダンス状態と
するので、保護対象トランジスタに掛かる過電圧によっ
て保護ダイオードがアバランシェ降伏し、トランジスタ
が一時的にオンして過電圧を吸収している間に保護ダイ
オードに流れるアバランシェ電流を従来の数分の1以下
に制限して、保護ダイオードに必要な電流容量を減少さ
せてそれを小形化することができる。As described above, in any of the first to third inventions of the present invention, a protection diode having a breakdown voltage lower than the withstand voltage value between the main terminals of the insulated gate control transistor to be protected is mainly used as the gate. In the first aspect of the present invention, a current saturating non-linear element is connected between the gate and the drive circuit to limit the current flowing to the saturation current value or less.
In the second aspect of the invention, the control circuit is connected to the drive circuit to control the impedance of the off operation circuit element so as to be lowered at the time of turning off the transistor and to be increased after a short time. Since the high impedance state is applied after applying the acceleration voltage during operation, the protection diode avalanche breakdown due to the overvoltage applied to the transistor to be protected, and the protection diode flows to the protection diode while it is temporarily turned on and absorbing the overvoltage. It is possible to limit the avalanche current to a fraction of the conventional value or less, reduce the current capacity required for the protection diode, and miniaturize it.
【0031】さらに、(a) 保護ダイオードを小形化して
絶縁ゲート制御トランジスタと同じチップ内に組み込む
のが容易になり、(b) アバランシェ電流の減少によって
保護ダイオードの動作信頼性を長期に亘って向上させ、
(c) 保護ダイオードのアバランシェ電流から制約を受け
ることなく駆動回路によるゲート駆動力を強めて絶縁ゲ
ート制御トランジスタのターンオンおよびターンオフ時
の動作速度を高め得る等の効果を得ることができる。Furthermore, (a) it is easy to make the protection diode smaller and to incorporate it in the same chip as the insulated gate control transistor, and (b) the operation reliability of the protection diode is improved over a long period of time by reducing the avalanche current. Let
(c) It is possible to obtain the effect that the gate driving force by the drive circuit can be strengthened and the operating speed at turn-on and turn-off of the insulated gate control transistor can be increased without being restricted by the avalanche current of the protection diode.
【図1】本件の第1発明の実施例を示し、同図(a) は保
護回路を含む回路図、同図(b)および(c) は非線形素子
のそれぞれ異なる構成例を示す部分回路図、同図(d) は
非線形素子の特性線図、同図(e) は絶縁ゲート制御トラ
ンジスタの電圧と電流の波形図、同図(f) はそのゲート
電圧の波形図、同図(g) は保護ダイオードのアバランシ
ェ電流の波形図である。FIG. 1 shows an embodiment of the first invention of the present case, FIG. 1A is a circuit diagram including a protection circuit, and FIGS. 1B and 1C are partial circuit diagrams showing different configuration examples of nonlinear elements. , (D) is a characteristic diagram of a nonlinear element, (e) is a waveform diagram of voltage and current of an insulated gate control transistor, (f) is a waveform diagram of its gate voltage, and (g) is the same. FIG. 6 is a waveform diagram of an avalanche current of a protection diode.
【図2】第2発明の実施例を示し、同図(a) は保護回路
を含む回路図、同図(b) は駆動回路および制御回路の入
力信号の波形図、同図(c) は制御回路による制御信号の
波形図、同図(d) は保護ダイオードのアバランシェ電流
の波形図である。2 shows an embodiment of the second invention, FIG. 2 (a) is a circuit diagram including a protection circuit, FIG. 2 (b) is a waveform diagram of input signals of a driving circuit and a control circuit, and FIG. A waveform diagram of the control signal by the control circuit, and FIG. 6D is a waveform diagram of the avalanche current of the protection diode.
【図3】第3発明の実施例を示し、同図(a) は保護回路
を含む回路図、同図(b) は駆動回路の入力信号の波形
図、同図(c) は絶縁ゲート制御トランジスタのゲート電
流の波形図、同図(d) は保護ダイオードのアバランシェ
電流の波形図である。3A and 3B show an embodiment of the third invention, wherein FIG. 3A is a circuit diagram including a protection circuit, FIG. 3B is a waveform diagram of an input signal of a drive circuit, and FIG. 3C is an insulated gate control. Waveform diagram of the gate current of the transistor, Figure (d) is a waveform diagram of the avalanche current of the protection diode.
【図4】第1〜第3発明に用いる保護ダイオード等にオ
ープンベース構造のバイポーラトランジスタを利用する
実施例を示し、同図(a) はその断面構造図、同図(b) は
その回路図、同図(c) はその等価回路図である。FIG. 4 shows an embodiment in which a bipolar transistor having an open base structure is used as a protection diode or the like used in the first to third inventions. FIG. 4 (a) is its sectional structure view and FIG. 4 (b) is its circuit diagram. , (C) is an equivalent circuit diagram thereof.
【図5】従来の技術に関し、同図(a) は保護ダイオード
を含む回路図、同図(b) は駆動回路への入力信号の波形
図、同図(c) は絶縁ゲート制御トランジスタのオンオフ
動作図である。FIG. 5 is a circuit diagram including a protection diode, FIG. 5 (b) is a waveform diagram of an input signal to a driving circuit, and FIG. 5 (c) is an on / off state of an insulated gate control transistor in the related art. FIG.
1 絶縁ゲート制御トランジスタの負荷 10 絶縁ゲート制御トランジスタ 10a ゲート抵抗 20 駆動回路 30 保護用のダイオード 40 非線形素子 41 非線形素子用のディプリーション形電界効果ト
ランジスタ 42 非線形素子用のエンハンスメント形電界効果ト
ランジスタ 50 制御回路 60 電圧回路 70 オープンベースバイポーラトランジスタ I 絶縁ゲート制御トランジスタに流れる電流 Id 保護ダイオードのアバランシェ電流 Si 駆動回路の入力信号 Sn 制御回路による制御信号 Va 保護ダイオードのアバランシェ降伏電圧 Vc 絶縁ゲート制御トランジスタに掛かる電圧 Vg 絶縁ゲート制御トランジスタのゲート電圧1 Insulated gate control transistor load 10 Insulated gate control transistor 10a Gate resistance 20 Drive circuit 30 Protective diode 40 Non-linear element 41 Depletion type field effect transistor for non-linear element 42 Enhancement type field-effect transistor for non-linear element 50 Control Circuit 60 Voltage circuit 70 Open base bipolar transistor I Current flowing through insulated gate control transistor Id Avalanche current of protection diode Si drive circuit input signal Sn Control signal by control circuit Va Avalanche breakdown voltage of protection diode Vc Voltage applied to insulated gate control transistor Vg Insulated gate control transistor gate voltage
Claims (3)
ート制御形のトランジスタをその主端子に掛かる過電圧
から保護する回路であって、トランジスタの1対の主端
子間の耐圧より低い降伏電圧をもちゲートと主端子の間
に接続されたダイオードと、ゲートと駆動回路との間に
接続された電流飽和性の非線形素子とを備えることを特
徴とする絶縁ゲート制御トランジスタ用保護回路。1. A circuit for protecting an insulated gate control type transistor whose gate is driven by a drive circuit from an overvoltage applied to its main terminal, the circuit having a breakdown voltage lower than a withstand voltage between a pair of main terminals of the transistor. A protection circuit for an insulated gate control transistor, comprising: a diode connected between the gate and the main terminal; and a current-saturating non-linear element connected between the gate and the drive circuit.
ート制御形のトランジスタをその主端子に掛かる過電圧
から保護する回路であって、トランジスタの1対の主端
子間の耐圧より低い降伏電圧をもちゲートと主端子の間
に接続されたダイオードと、駆動回路の動作を制御する
制御回路とを備え、駆動回路内のオフ操作回路要素のイ
ンピーダンスをトランジスタのターンオフ動作の開始時
に制御回路により低めてその短時間後に高めるようにし
たことを特徴とする絶縁ゲート制御トランジスタ用保護
回路。2. A circuit for protecting an insulated gate control type transistor whose gate is driven by a drive circuit from an overvoltage applied to its main terminal, the circuit having a breakdown voltage lower than a withstand voltage between a pair of main terminals of the transistor. A diode connected between the gate and the main terminal and a control circuit for controlling the operation of the drive circuit are provided, and the impedance of the off operation circuit element in the drive circuit is lowered by the control circuit at the start of the turn-off operation of the transistor. A protection circuit for an insulated gate control transistor, characterized in that it is increased after a short time.
ート制御形のトランジスタをその主端子に掛かる過電圧
から保護する回路であって、トランジスタの1対の主端
子間の耐圧より低い降伏電圧をもちゲートと主端子の間
に接続されたダイオードと、駆動回路に接続された電圧
回路とを備え、トランジスタのターンオフ動作の開始時
にそのゲートに対し電圧回路により駆動回路内のオフ操
作回路要素を介しターンオフを促進する電圧を与えてそ
の短時間後に電圧回路を高インピーダンス状態にするよ
うにしたことを特徴とする絶縁ゲート制御トランジスタ
用保護回路。3. A circuit for protecting an insulated gate control type transistor whose gate is driven by a drive circuit from an overvoltage applied to its main terminal, the circuit having a breakdown voltage lower than a withstand voltage between a pair of main terminals of the transistor. A diode connected between the gate and the main terminal and a voltage circuit connected to the drive circuit are provided, and when the turn-off operation of the transistor is started, the voltage circuit turns off the gate through the off operation circuit element in the drive circuit. A protection circuit for an insulated gate control transistor, characterized in that a voltage circuit that accelerates the voltage is applied and the voltage circuit is placed in a high impedance state after a short time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP143493A JPH06204410A (en) | 1993-01-08 | 1993-01-08 | Protection circuit for insulated-gate control transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP143493A JPH06204410A (en) | 1993-01-08 | 1993-01-08 | Protection circuit for insulated-gate control transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06204410A true JPH06204410A (en) | 1994-07-22 |
Family
ID=11501345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP143493A Pending JPH06204410A (en) | 1993-01-08 | 1993-01-08 | Protection circuit for insulated-gate control transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06204410A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204717B1 (en) * | 1995-05-22 | 2001-03-20 | Hitachi, Ltd. | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
JP2003023769A (en) * | 2001-07-06 | 2003-01-24 | Sansha Electric Mfg Co Ltd | Semiconductor module for power |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
JP2014171132A (en) * | 2013-03-05 | 2014-09-18 | Hitachi Automotive Systems Ltd | Internal combustion engine control device |
-
1993
- 1993-01-08 JP JP143493A patent/JPH06204410A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204717B1 (en) * | 1995-05-22 | 2001-03-20 | Hitachi, Ltd. | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
US6414370B1 (en) | 1995-05-22 | 2002-07-02 | Hitachi, Ltd. | Semiconductor circuit preventing electromagnetic noise |
JP2003023769A (en) * | 2001-07-06 | 2003-01-24 | Sansha Electric Mfg Co Ltd | Semiconductor module for power |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
JP2014171132A (en) * | 2013-03-05 | 2014-09-18 | Hitachi Automotive Systems Ltd | Internal combustion engine control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
US4777387A (en) | Fast turn-off circuit for photovoltaic driven MOSFET | |
US5055721A (en) | Drive circuit for igbt device | |
JP2988859B2 (en) | Power MOSFET | |
US5166089A (en) | Method of making electrostatic discharge protection for semiconductor input devices | |
EP0115002B1 (en) | Voltage transient protection circuit | |
US5115369A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
JPH0521787A (en) | Insulation gate control semiconductor device | |
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
US5631588A (en) | Power output stage with limited current absorption during high-impedance phase | |
US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
JPS62231518A (en) | High speed switch-off circuit of conductivity modulated field effect transistor | |
US11831307B2 (en) | Power switch drive circuit and device | |
EP1137068B1 (en) | Power semiconductor device having a protection circuit | |
US6392463B1 (en) | Electrical load driving circuit with protection | |
JP3537061B2 (en) | Semiconductor device | |
JP4501178B2 (en) | Protective device for semiconductor device | |
Chen et al. | Bipolar SCR ESD protection circuit for high speed submicron bipolar/BiCMOS circuits | |
US7119586B2 (en) | Circuit arrangement for control of a semiconductor circuit | |
US4410809A (en) | Static induction transistor gate driving circuit | |
US5466952A (en) | Semiconductor device having an IGET and a control or protection component | |
JPH06204410A (en) | Protection circuit for insulated-gate control transistor | |
JPS61261920A (en) | Overcurrent protecting circuit for conductive modulation type mosfet | |
JPH04170815A (en) | High side switch circuit and semiconductor device | |
US5276370A (en) | MOS-type semiconductor device drive circuit |