JPH0620312B2 - Character multiple insertion device - Google Patents
Character multiple insertion deviceInfo
- Publication number
- JPH0620312B2 JPH0620312B2 JP62033983A JP3398387A JPH0620312B2 JP H0620312 B2 JPH0620312 B2 JP H0620312B2 JP 62033983 A JP62033983 A JP 62033983A JP 3398387 A JP3398387 A JP 3398387A JP H0620312 B2 JPH0620312 B2 JP H0620312B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase error
- input
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン信号伝送装置に関し、特にテレビ
ジョンプログラム信号に異種メディアの文字や図形の信
号をテレビジョンプログラム信号の垂直帰線消去期間に
重畳する文字多重インサータ装置に関する。Description: TECHNICAL FIELD The present invention relates to a television signal transmission device, and more particularly to a television program signal in which a character or graphic signal of a different medium is added to a television program signal during a vertical blanking period. The present invention relates to a superimposed character multiple inserter device.
第2図は、この種の文字多重インサータ装置の従来例の
回路構成を示すブロック図である。FIG. 2 is a block diagram showing a circuit configuration of a conventional example of this type of character multiplex inserter device.
利得制御回路4は、テレビジョンプログラム信号の複合
映像信号1と異種メディアの信号2を入力し、別途入力
されたキー信号の利得制御にしたがい異種メディアの信
号2を複合映像信号1の所定の場所に重畳して、複合映
像信号3として出力する。キー信号発生回路105は、
同期不連続検知回路106から入力された分離同期信号
と同期不連続状態の検知信号にしたがい、キー信号を出
力する。The gain control circuit 4 inputs the composite video signal 1 of the television program signal and the signal 2 of the different type of media, and outputs the signal 2 of the different type of media to a predetermined position of the composite image signal 1 according to the gain control of the separately input key signal. And is output as a composite video signal 3. The key signal generation circuit 105
A key signal is output according to the separated sync signal input from the sync discontinuity detection circuit 106 and the detection signal in the sync discontinuity state.
次に、同期不連続検知回路106の構成の概略を説明す
る。同期信号分離回路7は入力された複合映像信号1か
ら分離同期信号を生成し出力する。1H遅延回路8は同
期信号分離回路7から入力した分離同期信号を一水平走
査期間だけ遅延させて出力する。比較回路9は排他的論
理和回路で構成され、同期信号分離回路7から入力され
た分離同期信号と、1H遅延回路8から入力された一水
平走査期間だけ遅延された分離同期信号とを比較して、
両者が異なるとき、すなわち水平同期信号の不連続が発
生したとき出力する。パルス発生回路11は同期信号分
離回路7から分離同期信号を入力して、これに同期する
パルス信号を発生する。クロック発生回路110は複合
映像信号1中のカラーバーストから色信号を復調するた
めの色副搬送波信号(3.58MHz)を、その有するバ
ースト制御発振器(以下BCO回路と称する)により生
成する。記憶回路13は、複合映像信号1の垂直帰線消
去期間中の垂直同期信号とその前後(1Hから10H)
の期間中に比較回路9から出力される特異な信号パター
ンを記憶する。アドレスカウンタ12はパルス発生回路
11とクロック発生回路110の出力信号を入力し、複
合映像信号1の前記1Hから10Hの期間毎に記憶回路
13の記憶内容を読出す。比較回路15は排他的論理和
回路で構成され、比較回路9の出力と記憶回路13から
読出されたデータを常時比較することにより、両者が異
なったとき出力する。Next, the outline of the configuration of the synchronization discontinuity detection circuit 106 will be described. The sync signal separation circuit 7 generates and outputs a separation sync signal from the input composite video signal 1. The 1H delay circuit 8 delays the separated sync signal input from the sync signal separation circuit 7 by one horizontal scanning period and outputs the delayed sync signal. The comparison circuit 9 is composed of an exclusive OR circuit, and compares the separation synchronization signal input from the synchronization signal separation circuit 7 with the separation synchronization signal input from the 1H delay circuit 8 and delayed by one horizontal scanning period. hand,
It is output when the two are different, that is, when the discontinuity of the horizontal synchronizing signal occurs. The pulse generation circuit 11 receives the separated sync signal from the sync signal separation circuit 7 and generates a pulse signal synchronized with this. The clock generation circuit 110 generates a color subcarrier signal (3.58 MHz) for demodulating a color signal from a color burst in the composite video signal 1 by a burst control oscillator (hereinafter referred to as a BCO circuit) included therein. The storage circuit 13 stores the vertical synchronizing signal during the vertical blanking period of the composite video signal 1 and before and after the vertical synchronizing signal (1H to 10H).
The unique signal pattern output from the comparison circuit 9 during the period is stored. The address counter 12 inputs the output signals of the pulse generation circuit 11 and the clock generation circuit 110, and reads the stored contents of the storage circuit 13 for each period from 1H to 10H of the composite video signal 1. The comparison circuit 15 is composed of an exclusive OR circuit, and by constantly comparing the output of the comparison circuit 9 with the data read from the storage circuit 13, it outputs when they are different.
したがって、同期不連続検知回路106は、複合映像信
号1中の水平および垂直同期信号に不連続状態が発生し
たとき、これを検知して、その出力によりキー信号発生
回路5の出力するキー信号を停止するので、利得制御回
路4による異種メディアの信号の重畳が阻止される。Therefore, the sync discontinuity detection circuit 106 detects when a discontinuity occurs in the horizontal and vertical sync signals in the composite video signal 1 and detects the discontinuity, and outputs the key signal output from the key signal generation circuit 5. Since it is stopped, superposition of signals of different media by the gain control circuit 4 is prevented.
上述した従来の文字インサータ装置は、水平および垂直
同期信号の位相外れを検知しているが、色副搬送波信号
の位相外れは検知していないので、文字多重インサータ
装置としては不完全であるという欠点がある。The above-described conventional character inserter device detects the out-of-phase of the horizontal and vertical sync signals, but it does not detect the out-of-phase of the color subcarrier signal, and thus is incomplete as a character multiplex inserter device. There is.
本発明の文字多重インサータ装置は、同期不連続検知回
路に設けられ、入力した複合映像信号中のカラーバース
トから再生された色副搬送波信号の位相を検波して、位
相誤差が設定範囲から外れたとき検知信号を出力する色
副搬送波位相誤差検知手段と、該色副搬送波位相誤差検
知手段から出力された検知信号を入力したときにもキー
信号を停止して、異種メディアの信号の重畳を阻止する
キー信号発生回路を有している。The character multiplex inserter device of the present invention is provided in the sync discontinuity detection circuit, detects the phase of the color subcarrier signal reproduced from the color burst in the input composite video signal, and the phase error is out of the set range. When the color subcarrier phase error detection means for outputting the detection signal and the detection signal output from the color subcarrier phase error detection means are input, the key signal is stopped to prevent the superimposition of signals of different media. It has a key signal generating circuit.
したがって、複合映像信号中の水平および垂直同期信号
とカラーバーストの位相を常時監視して、それらの不連
続状態が発生したとき、直ちに検知して異種メディアの
信号の重畳を禁止する。Therefore, the phases of the horizontal and vertical sync signals and the color burst in the composite video signal are constantly monitored, and when a discontinuous state occurs, they are immediately detected and the superposition of signals of different media is prohibited.
次に、本発明の実施例を図面を参照して説明する。 Next, an embodiment of the present invention will be described with reference to the drawings.
第1図は本発明の文字多重インサータ装置の一実施例の
回路構成を示すブロック図である。FIG. 1 is a block diagram showing a circuit configuration of an embodiment of a character multiplex inserter device of the present invention.
本実施例は第2図に示した従来の文字多重インサータ装
置の同期不連続検知回路106にウインド−コンパレー
タ14を含む回路を追加し、かつ、これに対応する機能
を有するクロック発生回路10とキー信号発生回路5を
設置したものである。In this embodiment, a circuit including a window-comparator 14 is added to the synchronous discontinuity detecting circuit 106 of the conventional character multiplex inserter device shown in FIG. 2, and a clock generating circuit 10 and a key having a corresponding function are provided. The signal generation circuit 5 is installed.
クロック発生回路10は、そのBCO回路により色副搬
送波信号を再生するとともに、入力したカラーバースト
の位相と、この再生された連続する色副搬送波信号の位
相とを位相検波器で検知して、その位相差を誤差電圧と
して出力する。ウインド−コンパレータ14は2個のコ
ンパレータより構成され、それぞれ所定の上限値と下限
値が設定されており、クロック発生回路10から前記誤
差電圧を入力し、上限値と下限値の範囲を外れたとき検
知信号を出力する。キー信号発生回路5は、比較回路1
5の出力の他にこのウインド−コンパレータ14の検知
信号を入力したときも、キー信号の出力を停止する。The clock generation circuit 10 reproduces the color subcarrier signal by the BCO circuit, detects the phase of the input color burst and the phase of the reproduced continuous color subcarrier signal with the phase detector, and The phase difference is output as an error voltage. The window-comparator 14 is composed of two comparators, each of which has a predetermined upper limit value and a predetermined lower limit value. When the error voltage is input from the clock generation circuit 10 and is out of the range of the upper limit value and the lower limit value. Output a detection signal. The key signal generation circuit 5 is the comparison circuit 1
When the detection signal of the window-comparator 14 is input in addition to the output of 5, the output of the key signal is stopped.
したがって、本実施例は複合映像信号1中の水平および
垂直同期信号とカラーバーストを監視して、それらが乱
れた場合、異種メディアの信号2の重畳を阻止し、連続
性が復旧したとき、正規のタイミングでふたたび重畳を
可能とする。Therefore, the present embodiment monitors the horizontal and vertical sync signals and the color burst in the composite video signal 1, and when they are disturbed, prevents the superposition of the signals 2 of different media, and when the continuity is restored, normal It is possible to superimpose again at the timing of.
以上説明したように本発明は、同期不連続検知回路に色
副搬送波位相誤差検知手段を付加して、常時、水平およ
び垂直同期信号とカラーバーストの位相を監視すること
により、これらの信号の不連続が発生したとき検知し
て、異種メディアの信号の重畳を阻止することができる
効果がある。As described above, according to the present invention, by adding the color sub-carrier phase error detecting means to the sync discontinuity detecting circuit and constantly monitoring the phases of the horizontal and vertical sync signals and the color burst, the error of these signals is detected. There is an effect that it is possible to detect the occurrence of continuity and prevent the superposition of signals of different media.
第1図は本発明の文字多重インサータ装置の一実施例の
回路構成を示すブロック図、第2図は文字多重インサー
タ装置の従来例の回路構成を示すブロック図である。 1,3……複合映像信号、 2……異種メディアの信号、 4……利得制御回路、 5……キー信号発生回路、 6……同期不連続検知回路、 7……同期信号分離回路、 8……1H遅延回路、9,15……比較回路、 10……クロック発生回路、 11……パルス発生回路、 12……アドレスカウンタ、 13……記憶回路、 14……ウインド−コンパレータ。FIG. 1 is a block diagram showing a circuit configuration of an embodiment of a character multiplex inserter device of the present invention, and FIG. 2 is a block diagram showing a circuit configuration of a conventional example of a character multiplex inserter device. 1, 3 ... Composite video signal, 2 ... Heterogeneous media signal, 4 ... Gain control circuit, 5 ... Key signal generation circuit, 6 ... Sync discontinuity detection circuit, 7 ... Sync signal separation circuit, 8 ... 1H delay circuit, 9, 15 ... comparison circuit, 10 ... clock generation circuit, 11 ... pulse generation circuit, 12 ... address counter, 13 ... storage circuit, 14 ... window-comparator.
Claims (1)
複合映像信号と異種メディアの信号を入力して、キー信
号発生回路が出力したキー信号にしたがい入力された異
種メディアの信号を入力された複合映像信号の所定の位
置に重畳して出力し、同期不連続検知回路が複合映像信
号中の同期信号の不連続を検知したとき、該キー信号を
停止して異種メディアの信号の重畳を阻止する文字多重
インサータ装置において、 前記同期不連続検知回路に設けられ、入力した複合映像
信号中のカラーバーストから再生された色副搬送波信号
の位相を検波して、位相誤差が設定範囲から外れたとき
検知信号を出力する色副搬送波位相誤差検知手段と、 該色副搬送波位相誤差検知手段から出力された検知信号
を入力したときにもキー信号を停止して、異種メディア
の信号の重畳を阻止するキー信号発生回路を有すること
を特徴とする文字多重インサータ装置。1. A composite image in which a composite video signal of a television program and a signal of a heterogeneous medium are input to a gain control circuit, and the input signal of a heterogeneous medium is input according to a key signal output by a key signal generating circuit. A character that superimposes on a predetermined position of a signal and outputs, and when the sync discontinuity detection circuit detects discontinuity of the sync signal in the composite video signal, the key signal is stopped to prevent superposition of signals of different media. In the multiple inserter device, provided in the synchronous discontinuity detection circuit, detects the phase of the color subcarrier signal reproduced from the color burst in the input composite video signal, and detects the phase error when the phase error is out of the set range. And a color subcarrier phase error detecting means for outputting the color subcarrier phase error detecting means for outputting the color subcarrier phase error detecting means Teletext inserter characterized by having a key signal generating circuit to prevent superposition of media signals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62033983A JPH0620312B2 (en) | 1987-02-16 | 1987-02-16 | Character multiple insertion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62033983A JPH0620312B2 (en) | 1987-02-16 | 1987-02-16 | Character multiple insertion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63200690A JPS63200690A (en) | 1988-08-18 |
JPH0620312B2 true JPH0620312B2 (en) | 1994-03-16 |
Family
ID=12401717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62033983A Expired - Lifetime JPH0620312B2 (en) | 1987-02-16 | 1987-02-16 | Character multiple insertion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0620312B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5236593B2 (en) * | 1973-08-09 | 1977-09-16 | ||
JPS6139692A (en) * | 1984-07-30 | 1986-02-25 | Toshiba Corp | System switching circuit |
-
1987
- 1987-02-16 JP JP62033983A patent/JPH0620312B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63200690A (en) | 1988-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2579998B2 (en) | Synchronous signal reproduction circuit | |
JPH0620312B2 (en) | Character multiple insertion device | |
US4697207A (en) | System for generating a synchronizing signal in response to two timing reference signals | |
JP3710893B2 (en) | Clock generation circuit | |
KR920008154B1 (en) | Television receiver | |
JP3114180B2 (en) | Synchronous discontinuity detector | |
JP3632541B2 (en) | Synchronous processing circuit | |
EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
JP3515172B2 (en) | TV camera device | |
JP2960071B2 (en) | Television receiver | |
JP3401403B2 (en) | Video signal processing circuit | |
JPH0523018Y2 (en) | ||
JPH0644216Y2 (en) | Burst gate pulse creation circuit | |
JPS60163582A (en) | Super signal insertor | |
JP3283790B2 (en) | On-screen display circuit | |
JPH0614692B2 (en) | Synchronous circuit | |
JP3110196B2 (en) | Automatic comb filter adjustment circuit | |
JP2515097Y2 (en) | Color frame detection circuit | |
JPH0752963B2 (en) | Synchronous circuit of video disk device | |
JP2997013B2 (en) | Vertical synchronous playback circuit | |
JPH0724861Y2 (en) | Color burst PLL circuit | |
EP0970581B1 (en) | Method for detecting modified color burst signals to prevent the copying of a video program | |
JP2503618B2 (en) | Synchronous phase comparator | |
JPH0728775Y2 (en) | Synchronous pull-in circuit of television receiver | |
JPH0731655Y2 (en) | Automatic phase correction circuit for luminance and chrominance signals in video tape recorders |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |