JPH06202761A - Up-grade method for cpu - Google Patents

Up-grade method for cpu

Info

Publication number
JPH06202761A
JPH06202761A JP5000151A JP15193A JPH06202761A JP H06202761 A JPH06202761 A JP H06202761A JP 5000151 A JP5000151 A JP 5000151A JP 15193 A JP15193 A JP 15193A JP H06202761 A JPH06202761 A JP H06202761A
Authority
JP
Japan
Prior art keywords
cpu
board
sub
chip
cpu chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5000151A
Other languages
Japanese (ja)
Inventor
Tatsuya Nakagami
達也 仲上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5000151A priority Critical patent/JPH06202761A/en
Publication of JPH06202761A publication Critical patent/JPH06202761A/en
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PURPOSE:To provide the up-grade method of a CPU in which the limit of the package type of the CPU can be eased, a low cost can be attained, and reliability can be improved by exchanging or adding and mounting a sub-board in which the CPU for up-grade is mounted on a compact substrate. CONSTITUTION:A sub-board 100 in which a CPU chip 11 and connectors 13 and 14 which connect the CPU 11 with outside peripheral circuits 3 and 4 are mounted on a compact substrate 12 is prepared. Also, connectors 6 and 7 which connect and mount the sub-board are prepared on a CPU board 5 on which the outside peripheral circuits 3 and 4 integrated in a system are mounted. Then, the sub-board mounted on the CPU board 5 is exchanged with the sub- board on which the CPU chip for the up-grade is mounted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はCPUのアップグレード
方法に関し、特に現用CPUを上位互換の高性能CPU
にサブボードによるアップグレードする方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU upgrade method, and more particularly to a high-performance CPU that is upward compatible with the current CPU.
Regarding how to upgrade by sub board.

【0002】[0002]

【従来の技術】システムに既に実装されているCPUチ
ップよりも、数値演算速度が早かったり、演算精度が上
回っていたり、CPUが実行する処理全てにおいて、処
理能力が上回っている上位互換の高性能CPUチップを
実装する、すなわち、CPUをアップグレードすること
で、システム全体の処理能力を向上させることができ
る。
2. Description of the Related Art Upward-compatible high performance in which the numerical calculation speed is faster than the CPU chip already mounted in the system, the calculation accuracy is higher, and the processing capability is higher in all the processes executed by the CPU. By mounting the CPU chip, that is, by upgrading the CPU, the processing capacity of the entire system can be improved.

【0003】従来のCPUのアップグレード方法は、図
3に示すように、基板5上にICソケット2を実装して
おり、当初は、初期から実装されているCPUチップ1
と、2つのメモリチップ3と、CPU制御チップ4等と
から構成されるシステムで作動しており、処理能力向上
のためのCPUのアップグレードに際しては、上位互換
の高性能のアップグレード用のCPUチップをICソケ
ット2に実装することにより行なわれている。
In a conventional CPU upgrade method, as shown in FIG. 3, an IC socket 2 is mounted on a substrate 5, and initially, the CPU chip 1 mounted from the beginning is used.
It operates in a system composed of two memory chips 3, a CPU control chip 4, etc., and when upgrading the CPU to improve the processing capacity, a high-performance CPU chip for upgrade with upward compatibility is used. It is carried out by mounting it on the IC socket 2.

【0004】また、実開昭64−112号公報に記載さ
れているように、CPUボードをカートリッジ化し、本
体と着脱自在にしてCPUのアップグレードを行なって
いる。
Further, as described in Japanese Utility Model Laid-Open No. 64-112, the CPU board is made into a cartridge and is detachably attached to the main body to upgrade the CPU.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のCPU
のアップグレード方法は、必ず使用するCPUチップに
合ったICソケットが必要であり、システムの信頼性を
確保するためには高価なICソケットを使用する必要が
あるので、装置の価格が高価となってしまうという欠点
がある。
SUMMARY OF THE INVENTION The conventional CPU described above.
The upgrade method requires an IC socket suitable for the CPU chip to be used, and an expensive IC socket must be used to ensure system reliability, resulting in an expensive device price. It has the drawback of being lost.

【0006】またまったくの新規ICパッケージに封入
されたCPUを使用する場合には、目的とするCPUを
使用するためだけに専用のICソケットを開発する必要
が発生する場合があるという欠点がある。
Further, when using a CPU enclosed in a completely new IC package, there is a disadvantage that it may be necessary to develop a dedicated IC socket only for using the intended CPU.

【0007】また、今後コスト低減や、CPUチップ自
体の小型化、軽量化を実施するために主流となってくる
表面実装タイプのCPUを使用する場合にはCPUチッ
プとICソケット端子との接触不良が発生しやすいと
か、外部から加わる衝撃に弱い等のため、CPUアップ
グレード方式を検討する場合には、表面実装タイプのC
PUチップは、多くのメリットがあるにも拘わらず検討
初期の段階で実現困難であると判断され、CPUアップ
グレードのためのCPUチップには、安価な表面実装タ
イプが供給されているにも拘わらず、セラミックパッケ
ージ等の高価なパッケージに封入されたものしか使用で
きないという問題がある。
Further, in the case of using a surface mount type CPU which will be mainstream in the future to reduce the cost and reduce the size and weight of the CPU chip itself, a contact failure between the CPU chip and the IC socket terminal will occur. Is likely to occur or is vulnerable to external shocks, so when considering the CPU upgrade method, surface mount type C
Despite the many merits of PU chips, it has been determined that they are difficult to implement at the early stage of consideration, and despite the fact that inexpensive surface mount types are supplied to CPU chips for CPU upgrades. However, there is a problem that only those that are enclosed in expensive packages such as ceramic packages can be used.

【0008】前述の実開昭64−112号公報記載のカ
ートリッジタイプでは、カートリッジが高価であるこ
と、実装するためには大きな空間が必要となるといる欠
点がある。
The cartridge type described in Japanese Utility Model Laid-Open No. 64-112 has the drawbacks that the cartridge is expensive and that a large space is required for mounting.

【0009】本発明の目的は、上述の欠点を除去し、安
価にして、かつ信頼性が高く切替えの容易なCPUのア
ップグレード方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks, provide an inexpensive method of upgrading a CPU with high reliability and easy switching.

【0010】[0010]

【課題を解決するための手段】第1の発明のCPUのア
ップグレード方法は、CPUチップと前記CPUチップ
とその外部周辺回路との接続を行なうコネクタとを小型
の基板に搭載したサブボードを用意し、システムに組込
まれる前記外部周辺回路を搭載したCPUボードには前
記サブボードを接続搭載するコネクタを用意し、前記C
PUボードに搭載されているサブボードをアップグレー
ド用CPUチップを搭載したサブボードに交換すること
を特徴としている。
According to a first aspect of the present invention, there is provided a CPU upgrade method, which comprises preparing a sub board in which a CPU chip and a connector for connecting the CPU chip and its external peripheral circuit are mounted on a small board. A connector for connecting and mounting the sub board is prepared for the CPU board on which the external peripheral circuit incorporated in the system is mounted.
It is characterized in that the sub board mounted on the PU board is replaced with a sub board mounted with an upgrade CPU chip.

【0011】また、第2の発明のCPUのアップグレー
ド方法は、CPUチップと前記CPUチップとその外部
周辺回路との接続を行なうコネクタとを小型の基板に搭
載したサブボードを用意し、システムに組込まれる前記
外部周辺回路とCPUチップとを搭載したCPUボード
には前記サブボードを接続搭載するコネクタを用意し、
前記CPUボードにアップグレード用CPUチップを搭
載したサブボードを追加搭載することを特徴としてい
る。
According to the second aspect of the present invention, there is provided a sub-board in which a CPU chip and a connector for connecting the CPU chip and its external peripheral circuit are mounted on a small board and incorporated into the system. A connector for connecting and mounting the sub board is prepared for the CPU board on which the external peripheral circuit and the CPU chip are mounted.
It is characterized in that a sub board having an upgrade CPU chip is additionally mounted on the CPU board.

【0012】[0012]

【実施例】次に、本発明の第1の実施例について図面を
参照して説明する。
Next, a first embodiment of the present invention will be described with reference to the drawings.

【0013】図1は本発明のCPUのアップグレード方
法の第1の実施例を示す斜視図である。
FIG. 1 is a perspective view showing a first embodiment of a CPU upgrade method according to the present invention.

【0014】第1の実施例では、まず、図1に示すよう
に、CPUチップ11とこのCPUチップ11と外部周
辺回路との接続を行なうコネクタ13および14とを小
型の基板12に搭載したサブボード100を用意する。
In the first embodiment, first, as shown in FIG. 1, a sub-chip in which a CPU chip 11 and connectors 13 and 14 for connecting the CPU chip 11 and an external peripheral circuit are mounted on a small-sized board 12 is provided. Prepare the board 100.

【0015】一方メモリチップ3、CPU制御チップ4
等の周辺回路を搭載し、システムに組込まれている基板
5には、サブボード100のコネクタ13および14に
対応してこれらと結合接続するコネクタ6および7が設
けられており、当初は性能の低いCPUチップ11を搭
載したサブボード100が基板5に搭載されてシステム
に組み込まれている。
On the other hand, the memory chip 3 and the CPU control chip 4
Substrates 5 in which peripheral circuits such as the above are mounted and incorporated in the system are provided with connectors 6 and 7 corresponding to the connectors 13 and 14 of the sub-board 100, which are connected and connected to the connectors 13 and 14, respectively. A sub board 100 having a low CPU chip 11 is mounted on a substrate 5 and incorporated in the system.

【0016】第1の実施例のCPUのアップグレード方
法は、システムに組込まれている基板5に搭載されてい
るCPUチップ11を搭載したサブボード100をこの
CPUチップ11より高性能で上位互換のCPUチップ
を搭載したサブボードと交換することにより行なわれ
る。
According to the first embodiment of the CPU upgrade method, the sub board 100 having the CPU chip 11 mounted on the board 5 incorporated in the system is provided with a CPU having higher performance and higher compatibility than the CPU chip 11. It is performed by replacing the chip with a sub board.

【0017】この方法を採用することにより、従来では
使用することができなかった表面実装タイプのICパッ
ケージに封入されたCPUチップを使用することが可能
となる。
By adopting this method, it becomes possible to use a CPU chip enclosed in a surface mount type IC package, which could not be used conventionally.

【0018】また、CPUには色々なパッケージ形状が
あるが、CPUのパッケージ形状の変更に際してもサブ
ボードへの搭載変更を行なうだけですみ、システムへの
インパクトが最小限に抑えることができる。
Although the CPU has various package shapes, when changing the package shape of the CPU, it is only necessary to change the mounting on the sub board, and the impact on the system can be minimized.

【0019】次に第2の実施例について図2を参照して
説明する。
Next, a second embodiment will be described with reference to FIG.

【0020】図2は本発明のCPUのアップグレード方
法の第2の実施例を示す斜視図である。
FIG. 2 is a perspective view showing a second embodiment of the CPU upgrade method of the present invention.

【0021】第2の実施例では、第1の実施例と同様、
まず、図2に示すように、CPUチップ11とこのCP
Uチップ11と外部周辺回路との接続を行なうコネクタ
13および14とを小型の基板12に搭載したサブボー
ド100を用意する。
In the second embodiment, similar to the first embodiment,
First, as shown in FIG. 2, the CPU chip 11 and this CP
A sub board 100 is prepared in which a U-chip 11 and connectors 13 and 14 for connecting an external peripheral circuit are mounted on a small board 12.

【0022】一方メモリチップ3、CPU制御チップ4
等の周辺回路を搭載し、システムに組込まれている基板
5には、サブボード100のコネクタ13および14に
対応してこれらと結合接続するコネクタ6および7が設
けられており、かつ、当初は性能の低いCPUチップ1
を基板5に搭載してシステムに組み込まれている。
On the other hand, the memory chip 3 and the CPU control chip 4
Substrates 5 in which peripheral circuits such as are mounted and which are incorporated in the system are provided with connectors 6 and 7 corresponding to the connectors 13 and 14 of the sub-board 100 so as to be connected to them, and initially, CPU chip 1 with low performance
Is mounted on the substrate 5 and incorporated in the system.

【0023】第2の実施例のCPUのアップグレード方
法は、システムに組込まれている基板5に搭載されてい
るCPUチップ1より高性能で上位互換のCPUチップ
11を搭載したサブボード100をコネクタによりシス
テムに組込まれている基板5に追加搭載することにより
行なわれる。
The CPU upgrade method of the second embodiment is such that a sub board 100 having a CPU chip 11 having higher performance and higher compatibility than the CPU chip 1 mounted on the board 5 incorporated in the system is mounted by a connector. This is performed by additionally mounting on the board 5 incorporated in the system.

【0024】[0024]

【発明の効果】以上説明したように、本発明のCPUの
アップグレード方法は、アップグレード用のCPUを小
型の基板に実装したサブボードの交換またはそれを追加
実装して行なうことにより、CPUのパッケージタイプ
の制限を緩和し、安価で、信頼性を向上できるという効
果を有する。
As described above, according to the CPU upgrade method of the present invention, the CPU package type is replaced by replacing the sub-board in which the upgrade CPU is mounted on a small board or additionally mounting it. There is an effect that the restriction can be relaxed, the cost can be reduced, and the reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のCPUのアップグレード方法の第1の
実施例を示す斜視図である。
FIG. 1 is a perspective view showing a first embodiment of a CPU upgrade method of the present invention.

【図2】本発明のCPUのアップグレード方法の第2の
実施例を示す斜視図である。
FIG. 2 is a perspective view showing a second embodiment of the CPU upgrade method of the present invention.

【図3】従来のCPUアップグレード用ICソケットを
備えた基板を示す斜視図である。
FIG. 3 is a perspective view showing a substrate provided with a conventional CPU upgrade IC socket.

【符号の説明】[Explanation of symbols]

1、11 CPUチップ 2 ICソケット 3 メモリチップ 4 CPU制御チップ 5、12 基板 6、7、13、14 コネクタ 100 サブボード 1, 11 CPU chip 2 IC socket 3 Memory chip 4 CPU control chip 5, 12 Board 6, 7, 13, 14 Connector 100 Sub board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 CPUチップと前記CPUチップとその
外部周辺回路との接続を行なうコネクタとを小型の基板
に搭載したサブボードを用意し、システムに組込まれる
前記外部周辺回路を搭載したCPUボードには前記サブ
ボードを接続搭載するコネクタを用意し、前記CPUボ
ードに搭載されているサブボードをアップグレード用C
PUチップを搭載したサブボードに交換することを特徴
とするCPUのアップグレード方法。
1. A sub-board in which a CPU chip and a connector for connecting the CPU chip and its external peripheral circuit are mounted on a small-sized board is prepared, and a sub-board mounted on the system is mounted on the CPU board. Prepares a connector for connecting and mounting the sub board, and upgrades the sub board mounted on the CPU board to the upgrade C
A method of upgrading a CPU, characterized in that the PU board is replaced with a sub board.
【請求項2】 CPUチップと前記CPUチップとその
外部周辺回路との接続を行なうコネクタとを小型の基板
に搭載したサブボードを用意し、システムに組込まれる
前記外部周辺回路とCPUチップとを搭載したCPUボ
ードには前記サブボードを接続搭載するコネクタを用意
し、前記CPUボードにアップグレード用CPUチップ
を搭載したサブボードを追加搭載することを特徴とする
CPUのアップグレード方法。
2. A sub board having a CPU chip and a connector for connecting the CPU chip and its external peripheral circuit mounted on a small board is prepared, and the external peripheral circuit and the CPU chip to be incorporated into a system are mounted. A method of upgrading a CPU, characterized in that a connector for connecting and mounting the sub board is prepared on the CPU board, and a sub board having an upgrade CPU chip is additionally mounted on the CPU board.
JP5000151A 1993-01-05 1993-01-05 Up-grade method for cpu Pending JPH06202761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5000151A JPH06202761A (en) 1993-01-05 1993-01-05 Up-grade method for cpu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5000151A JPH06202761A (en) 1993-01-05 1993-01-05 Up-grade method for cpu

Publications (1)

Publication Number Publication Date
JPH06202761A true JPH06202761A (en) 1994-07-22

Family

ID=11466044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5000151A Pending JPH06202761A (en) 1993-01-05 1993-01-05 Up-grade method for cpu

Country Status (1)

Country Link
JP (1) JPH06202761A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150063142A (en) * 2012-10-31 2015-06-08 가부시키가이샤 요시노 고교쇼 Spray head and container provided with same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202596A (en) * 1986-02-28 1987-09-07 シャープ株式会社 Memory board device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202596A (en) * 1986-02-28 1987-09-07 シャープ株式会社 Memory board device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150063142A (en) * 2012-10-31 2015-06-08 가부시키가이샤 요시노 고교쇼 Spray head and container provided with same

Similar Documents

Publication Publication Date Title
US5099394A (en) Offset basecard
US20070035018A1 (en) Mount for a programmable electronic processing device
US5610801A (en) Motherboard assembly which has a single socket that can accept a single integrated circuit package or multiple integrated circuit packages
JP2000010688A (en) Connector provided with integrated bus and power separating switch
US5973924A (en) Symmetric multi-processor-package design
US5987553A (en) Adaptor board interconnection for a processor board and motherboard
JPH06202761A (en) Up-grade method for cpu
US5643000A (en) Method and apparatus for providing processor field upgradability to a motherboard
US5473766A (en) Signal routing circuit for interchangeable microprocessor socket
US6095822A (en) Component module holder
CN108717932B (en) Method for integrating storage decoding chip and logic operation chip
US20030172216A1 (en) Increasing the component capacity of adapters
US6809625B2 (en) Integrated connector and positive thermal coefficient switch
US6219824B1 (en) Integrated circuit having a programmable input/output processor that is used for increasing the flexibility of communications
US6549420B2 (en) Method and apparatus for increasing memory capacity
KR200246958Y1 (en) Module Socket
JPH1197814A (en) Circuit module and electronic equipment with build-in circuit module
JPS5930549Y2 (en) printed board
KR100467975B1 (en) Structure of Mounting SIM Card in GSM Mobile Communication Terminal
JP3240376B2 (en) High density mounting method of IC
JP2556302B2 (en) Printed wiring board for memory module
JPH06333653A (en) Ic connecting device for electronic equipment
JPH1012660A (en) Integrated circuit for surface mounting
JPH10144829A (en) Extension memory module board for computer and memory module
JPH02197930A (en) Microprocessor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950808