JPH06196768A - Magnetic coupling type circuit - Google Patents

Magnetic coupling type circuit

Info

Publication number
JPH06196768A
JPH06196768A JP43A JP32904392A JPH06196768A JP H06196768 A JPH06196768 A JP H06196768A JP 43 A JP43 A JP 43A JP 32904392 A JP32904392 A JP 32904392A JP H06196768 A JPH06196768 A JP H06196768A
Authority
JP
Japan
Prior art keywords
circuit
magnetic field
control wiring
circuit element
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
Japanese (ja)
Inventor
Shuichi Nagasawa
秀一 永沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP43A priority Critical patent/JPH06196768A/en
Publication of JPH06196768A publication Critical patent/JPH06196768A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

PURPOSE:To provide a small-sized and high-speed magnetic coupling type circuit. CONSTITUTION:A first control wiring 5 is arranged on the earthing surface 1 through a firs insulating layer 7, a superconducting loop 4 consisting of a strip line including the Josephson junctions 2, 3 is arranged on a first control wiring 5 through a second insulating layer 8 and a second control wiring 6 is arranged on this superconducting loop 4 through a third insulating layer 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、磁気的に結合する複数
個の制御配線を有する磁界結合型回路の構成に関するも
のであり、特にジョセフソン結合、超伝導ループ、超伝
導量子干渉計等の回路素子に磁気的に結合する制御配線
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic field coupling type circuit having a plurality of magnetically coupled control wirings, and particularly to a Josephson coupling, a superconducting loop, a superconducting quantum interferometer and the like. The present invention relates to a control wiring magnetically coupled to a circuit element.

【0002】[0002]

【従来の技術】磁気的に結合する複数個の制御配線を有
する磁界結合型回路には、例えば超伝導量子干渉計(S
QUID)ゲートがある。図3(a)は、超伝導量子干
渉計(SQUID)ゲートの従来の構成による素子構造
の概略斜視図である。図3(b)は、図3(a)のA−
B間の断面概略図である。接地面1の上に絶縁層を介し
てジョセフソン接合2,3を含むストリップ線路からな
る超伝導ループ4が配置され、この超伝導ループ4の上
に絶縁層を介して2本の制御配線5,6が並列に配置さ
れている。このように構成することで、2本の制御配線
5,6は、それぞれ一定の相互インダクタンスで超伝導
ループ4と磁気的に結合する。
2. Description of the Related Art A magnetic field coupling type circuit having a plurality of magnetically coupled control wirings includes, for example, a superconducting quantum interferometer (S
There is a (QUID) gate. FIG. 3A is a schematic perspective view of a device structure having a conventional structure of a superconducting quantum interferometer (SQUID) gate. FIG. 3B shows A- in FIG.
It is a cross-sectional schematic diagram between B. A superconducting loop 4 composed of a strip line including Josephson junctions 2 and 3 is arranged on the ground plane 1 via an insulating layer, and two control wirings 5 are formed on the superconducting loop 4 via an insulating layer. , 6 are arranged in parallel. With this configuration, the two control wirings 5 and 6 are magnetically coupled to the superconducting loop 4 with a constant mutual inductance.

【0003】[0003]

【発明が解決しようとする課題】ところが、従来の技術
による磁気結合型回路の構成では、複数個の制御配線は
回路素子である超伝導ループに各々ほぼ等しい相互イン
ダクタンス値で磁気的に結合するが、制御配線の数が増
えるとその下部に配置される超伝導ループの線幅が大き
くなり回路素子自体の面積が大きくなる。また、1本当
たりの制御配線の線幅も大きくすることができないた
め、制御配線のインダクタンスを低下させることができ
ず、結果として動作速度が遅くなるといった問題点があ
った。
However, in the structure of the magnetic coupling type circuit according to the conventional technique, the plurality of control wirings are magnetically coupled to the superconducting loops, which are circuit elements, with substantially equal mutual inductance values. As the number of control wirings increases, the line width of the superconducting loop arranged under the control wirings increases and the area of the circuit element itself increases. Further, since the line width of each control wiring cannot be increased, the inductance of the control wiring cannot be reduced, resulting in a problem that the operation speed becomes slow.

【0004】本発明の目的は、このような従来の磁界結
合型回路の問題点を除去し、回路の小型化と高速化が可
能な磁界結合型回路を提供することにある。
An object of the present invention is to eliminate such problems of the conventional magnetic field coupling type circuit and to provide a magnetic field coupling type circuit capable of downsizing and speeding up the circuit.

【0005】[0005]

【課題を解決するための手段】本発明は、磁場が加えら
れることによりその動作特性が変化する回路素子と、前
記回路素子に対して磁気的に結合するように配置された
少なくとも2本以上の制御配線と、接地面とから構成さ
れる磁界結合型回路において、前記回路素子の磁気結合
部と前記少なくとも2本以上の制御配線を、各々絶縁層
を介して接地面に対して垂直方向に積層して構成したこ
とを特徴とする。
According to the present invention, there are provided a circuit element whose operating characteristics change when a magnetic field is applied, and at least two or more elements arranged so as to be magnetically coupled to the circuit element. In a magnetic field coupling type circuit composed of a control wiring and a ground plane, a magnetic coupling portion of the circuit element and the at least two or more control wirings are laminated in a direction perpendicular to the ground plane through respective insulating layers. It is characterized by being configured.

【0006】[0006]

【作用】回路素子と複数個の制御配線を接地面に対して
垂直方向に積層することで、第1に面積を縮小すること
ができる。第2に制御配線1本当たりの線幅を大きくす
ることができるため、制御配線のインダクタンスを低減
でき素子の高速動作を可能にする。第3に各制御配線と
回路素子との磁気的な結合度の大きさを表す相互インダ
クタンスが異なるため、複数個の制御配線の用途に応じ
た最適な構成をとることができる。例えば、複数個の制
御配線には素子の高速動作に起因する信号電流の他に、
動作速度に起因しない電流、例えば素子の動作点を調節
するための直流電流やリセット動作等に関する電流が注
入される場合がある。このような場合には、最も相互イ
ンダクタンスの大きな制御配線に素子の高速動作に起因
する信号電流を注入し、最も相互インダクタンスの小さ
な制御配線には直流電流を流すことにより、回路の縮小
化と同時に回路全体の高速動作を可能にすることができ
る。なぜならば、回路素子のスイッチ動作は、制御配線
により一定の磁場Φを回路素子に加えることにより可能
となるが、制御線路に流す電流値I、制御線路と回路素
子の相互インダクタンスをMとすると、Φ=M×Iの関
係から、相互インダクタンスMを大きくすることで電流
Iを小さくすることができる。その結果、この回路素子
を駆動する前段の回路素子の動作時間は、制御配線のイ
ンダクタンスをLとすると、ほぼL/R=L×I/Vで
見積ることができる。このことから解るように、電流I
を小さくすることは、前段の回路素子の高速化につなが
り、このような回路素子を多数集積した場合の全体の動
作の高速化につながる。
By laminating the circuit element and the plurality of control wirings in the direction perpendicular to the ground plane, the area can be first reduced. Secondly, since the line width per control wiring can be increased, the inductance of the control wiring can be reduced and the element can operate at high speed. Thirdly, since the mutual inductances that represent the magnitude of the degree of magnetic coupling between each control wiring and the circuit element are different, it is possible to take an optimum configuration according to the use of the plurality of control wirings. For example, in addition to the signal current due to the high speed operation of the element,
A current that does not depend on the operating speed, for example, a direct current for adjusting the operating point of the element or a current related to the reset operation may be injected. In such a case, a signal current resulting from high-speed operation of the element is injected into the control wiring with the largest mutual inductance, and a DC current is passed through the control wiring with the smallest mutual inductance, thereby reducing the size of the circuit and at the same time. It is possible to enable high-speed operation of the entire circuit. This is because the switching operation of the circuit element can be performed by applying a constant magnetic field Φ to the circuit element by the control wiring, and if the current value I flowing in the control line and the mutual inductance between the control line and the circuit element are M, From the relationship of Φ = M × I, the current I can be reduced by increasing the mutual inductance M. As a result, the operating time of the circuit element at the preceding stage that drives this circuit element can be estimated by approximately L / R = L × I / V, where L is the inductance of the control wiring. As can be seen from this, the current I
Reducing the value makes the circuit element in the preceding stage faster, and speeds up the overall operation when a large number of such circuit elements are integrated.

【0007】[0007]

【実施例】以下に磁気的に結合する複数個の制御配線を
有する磁界結合型回路の一例として超伝導量子干渉計
(SQUID)ゲートに対する本発明による実施例を図
によって説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention for a superconducting quantum interferometer (SQUID) gate will be described below with reference to the drawings as an example of a magnetic field coupling type circuit having a plurality of magnetically coupling control wirings.

【0008】実施例1 図1(a)は、本発明の実施例1を説明するための素子
構造の概略斜視図である。図1(b)は、図1(a)の
A−B間の断面概略図である。接地面1の上に第1の絶
縁層7を介して第1の制御配線5が配置され、第1の制
御配線5の上に第2の絶縁層8を介してジョセフソン接
合2,3を含むストリップ線路からなる超伝導ループ4
が配置され、この超伝導ループ4の上に第3の絶縁層9
を介して第2の制御配線6が配置されている。第1の制
御配線5と超伝導ループ4と第2の制御配線6が、各々
絶縁層7を介して接地面1に対して垂直方向に積層され
ている。第1の制御配線5,超伝導ループ4および第2
の制御配線6の線幅Wと膜厚Dは等しいとし、第1の絶
縁層7の膜厚をH1、第2の絶縁層8の膜厚をH2、第
3の絶縁層9の膜厚をH3とした。このように回路素子
と2個の制御配線を接地面に対して垂直方向に積層する
ことで、従来の技術の構成に較べて面積を縮小すること
ができる。さらに、制御配線1本当たりの線幅を大きく
することができるため、制御配線のインダクタンスを低
減でき素子の高速動作を可能にするという効果がある。
また、第1の制御配線5と超伝導ループ4との相互イン
ダクタンスM1、第2の制御配線6と超伝導ループ4と
の相互インダクタンスM2は、近似的に以下のように表
すことができる。
Example 1 FIG. 1A is a schematic perspective view of an element structure for explaining Example 1 of the present invention. FIG. 1B is a schematic cross-sectional view taken along the line AB of FIG. The first control wiring 5 is arranged on the ground plane 1 via the first insulating layer 7, and the Josephson junctions 2 and 3 are arranged on the first control wiring 5 via the second insulating layer 8. Superconducting loop 4 consisting of including stripline
On top of this superconducting loop 4 and a third insulating layer 9
The second control wiring 6 is arranged via the. The first control wiring 5, the superconducting loop 4, and the second control wiring 6 are laminated in a direction perpendicular to the ground plane 1 with an insulating layer 7 interposed therebetween. First control wiring 5, superconducting loop 4 and second
The line width W of the control wiring 6 is equal to the film thickness D, the film thickness of the first insulating layer 7 is H1, the film thickness of the second insulating layer 8 is H2, and the film thickness of the third insulating layer 9 is H3. By thus laminating the circuit element and the two control wirings in the direction perpendicular to the ground plane, the area can be reduced as compared with the configuration of the conventional technique. Further, since the line width per control wiring can be increased, there is an effect that the inductance of the control wiring can be reduced and the element can operate at high speed.
Further, the mutual inductance M1 between the first control wiring 5 and the superconducting loop 4 and the mutual inductance M2 between the second control wiring 6 and the superconducting loop 4 can be approximately expressed as follows.

【0009】[0009]

【数1】 [Equation 1]

【0010】従って、相互インダクタンスM2はM1よ
り大きくなる。例えば、相互インダクタンスの大きな第
2の制御配線6には素子の高速動作に起因する信号電流
を流し、相互インダクタンスの小さな第1の制御配線5
には素子の動作点を調節するための直流電流を流すこと
により回路の縮小化と同時に回路全体の高速動作を可能
にすることができるという効果がある。
Therefore, the mutual inductance M2 becomes larger than M1. For example, a signal current caused by high-speed operation of the element is passed through the second control wiring 6 having a large mutual inductance, and the first control wiring 5 having a small mutual inductance is supplied.
Is advantageous in that a direct current for adjusting the operating point of the device can be passed to reduce the size of the circuit and simultaneously enable high-speed operation of the entire circuit.

【0011】ここでは超伝導量子干渉計(SQUID)
ゲートを一例としたが、この他にジョセフソン接合自体
または超伝導記憶回路の超伝導ループ等に対しても同様
の効果を得ることができる。
Here, a superconducting quantum interferometer (SQUID)
Although the gate is taken as an example, the same effect can be obtained in addition to the Josephson junction itself or the superconducting loop of the superconducting memory circuit.

【0012】実施例2 図2(a)は、本発明の実施例2を説明するための素子
構造の概略斜視図である。図2(b)は、図2(a)の
A−B間の断面概略図である。接地面1の上に第1の絶
縁層7を介して第1の制御配線5が配置され、第1の制
御配線5の上に第2の絶縁層8を介して第2の制御配線
6が配置され、この第2の制御配線6の上に第3の絶縁
層9を介してジョセフソン接合2,3を含むストリップ
線路からなる超伝導ループ4が配置されている。第1の
制御配線5と第2の制御配線6と超伝導ループ4とが、
各々絶縁層を介して接地面1に対して垂直方向に積層さ
れている。
Second Embodiment FIG. 2A is a schematic perspective view of an element structure for explaining a second embodiment of the present invention. 2B is a schematic cross-sectional view taken along the line AB of FIG. The first control wiring 5 is arranged on the ground plane 1 via the first insulating layer 7, and the second control wiring 6 is arranged on the first control wiring 5 via the second insulating layer 8. The superconducting loop 4 formed of a strip line including the Josephson junctions 2 and 3 is arranged on the second control wiring 6 via the third insulating layer 9. The first control wiring 5, the second control wiring 6, and the superconducting loop 4 are
Each is laminated in a direction perpendicular to the ground plane 1 with an insulating layer interposed therebetween.

【0013】このように超伝導ループ4に対して2本の
制御配線5と6を下部に配置することで実施例1の効果
に加えて、制御配線のインダクタンスをさらに減少させ
回路の高速動作を可能にするという効果がある。
By arranging the two control wirings 5 and 6 below the superconducting loop 4 in this way, in addition to the effect of the first embodiment, the inductance of the control wiring is further reduced to achieve high-speed operation of the circuit. It has the effect of enabling it.

【0014】[0014]

【発明の効果】以上説明したように本発明によれば、回
路素子と複数個の制御配線を接地面に対して垂直方向に
積層することで回路の小型化と高速化が可能な磁界結合
型回路を実現することができる。
As described above, according to the present invention, the circuit element and the plurality of control wirings are laminated in the direction perpendicular to the ground plane, whereby the circuit can be downsized and the speed can be increased. A circuit can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による磁界結合型回路の一実施例を説明
するための素子構造の概略斜視図および断面図である。
FIG. 1 is a schematic perspective view and a sectional view of an element structure for explaining an embodiment of a magnetic field coupling circuit according to the present invention.

【図2】本発明による磁界結合型回路の他の実施例を説
明するための素子構造の概略斜視図および断面図であ
る。
FIG. 2 is a schematic perspective view and a sectional view of an element structure for explaining another embodiment of the magnetic field coupling circuit according to the present invention.

【図3】従来の技術による磁界結合型回路を説明するた
めの素子構造の概略斜視図および断面図である。
FIG. 3 is a schematic perspective view and a sectional view of an element structure for explaining a magnetic field coupling type circuit according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 接地面 2,3 ジョセフソン接合 4 超伝導ループ 5,6 制御配線 7,8,9 絶縁層 1 ground plane 2,3 Josephson junction 4 superconducting loop 5,6 control wiring 7,8,9 insulating layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】磁場が加えられることによりその動作特性
が変化する回路素子と、前記回路素子に対して磁気的に
結合するように配置された少なくとも2本以上の制御配
線と、接地面とから構成される磁界結合型回路におい
て、 前記回路素子の磁気結合部と前記少なくとも2本以上の
制御配線を、各々絶縁層を介して接地面に対して垂直方
向に積層して構成したことを特徴とする磁界結合型回
路。
1. A circuit element whose operating characteristics change when a magnetic field is applied, at least two or more control wirings arranged to be magnetically coupled to the circuit element, and a ground plane. In a magnetic field coupling type circuit configured, the magnetic coupling part of the circuit element and the at least two or more control wirings are laminated in a direction perpendicular to a ground plane via insulating layers, respectively. Magnetic coupling circuit.
【請求項2】前記2本以上の制御配線は、前記回路素子
の前記垂直方向両側に積層されていることを特徴とする
請求項1記載の磁界結合型回路。
2. The magnetic field coupling circuit according to claim 1, wherein the two or more control wirings are laminated on both sides of the circuit element in the vertical direction.
【請求項3】前記2本以上の制御配線は、前記回路素子
の前記垂直方向片側であって、前記接地面側に積層され
ていることを特徴とする請求項1記載の磁界結合型回
路。
3. The magnetic field coupling circuit according to claim 1, wherein the two or more control wirings are laminated on one side of the circuit element in the vertical direction and on the ground plane side.
【請求項4】前記各制御配線および前記回路素子の各々
の線幅は等しく、各々の膜厚は等しいことを特徴とする
請求項1,2または3記載の磁界結合型回路。
4. The magnetic field coupling circuit according to claim 1, wherein the control lines and the circuit elements have the same line width and the same film thickness.
【請求項5】前記回路素子は、ジョセフソン接合を含む
ストリップ路線からなる超伝導ループであることを特徴
とする請求項1〜4のいずれかに記載の磁界結合型回
路。
5. The magnetic field coupling circuit according to claim 1, wherein the circuit element is a superconducting loop formed of a strip line including a Josephson junction.
JP43A 1992-12-09 1992-12-09 Magnetic coupling type circuit Pending JPH06196768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06196768A (en) 1992-12-09 1992-12-09 Magnetic coupling type circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06196768A (en) 1992-12-09 1992-12-09 Magnetic coupling type circuit

Publications (1)

Publication Number Publication Date
JPH06196768A true JPH06196768A (en) 1994-07-15

Family

ID=18216973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06196768A (en) 1992-12-09 1992-12-09 Magnetic coupling type circuit

Country Status (1)

Country Link
JP (1) JPH06196768A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361927A (en) * 1976-11-16 1978-06-02 Fujitsu Ltd Programable reading exclusive memory unit
JPS57181495A (en) * 1981-04-30 1982-11-08 Nippon Telegr & Teleph Corp <Ntt> Superconduction storage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361927A (en) * 1976-11-16 1978-06-02 Fujitsu Ltd Programable reading exclusive memory unit
JPS57181495A (en) * 1981-04-30 1982-11-08 Nippon Telegr & Teleph Corp <Ntt> Superconduction storage device

Similar Documents

Publication Publication Date Title
US5831278A (en) Three-terminal devices with wide Josephson junctions and asymmetric control lines
US6483339B1 (en) Single flux quantum series biasing technique using superconducting DC transformer
US4710651A (en) Josephson-junction logic device
JPH06196768A (en) Magnetic coupling type circuit
JP3254162B2 (en) Superconducting quantum interference device
JP2981197B2 (en) Self-aligned thin barrier high-temperature superconducting edge junction
JPH0238018B2 (en)
JP2740460B2 (en) Superconducting circuit
JPH0719920B2 (en) Magnetic field coupling type Josephson integrated circuit
JPS61251162A (en) Structure of semiconductor resistor device
JP2790079B2 (en) Oxide superconducting circuit
JP2940503B2 (en) Superconducting integrated circuits
JPS62116016A (en) Superconductive quantum interferometer
JPS59107587A (en) Josephson quantum interference element
JPH055193B2 (en)
JP2757639B2 (en) Superconducting multilayer wiring
JPH07263764A (en) Electron wave interfering element
JPH06334512A (en) Josephson magnetic field coupled type multi-input or circuit
JPH0334868B2 (en)
GB1053476A (en)
JPS63280474A (en) Structure of superconducting logic circuit device
JPH08316537A (en) Superconducting output buffer circuit element
JPS61287179A (en) Josephson integrated circuit
JPH0745876A (en) Dc-squid element
JPH05291789A (en) Lareg-area magnetic shielding method and magnetic shielding wall using superconductor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950912