JPH06195481A

JPH06195481A - ファジー推論システム

Info

Publication number: JPH06195481A
Application number: JP5033861A
Authority: JP
Inventors: Tsunesuke Takahashi; 恒介高橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-03-27
Filing date: 1993-02-24
Publication date: 1994-07-15
Also published as: US5361325A

Abstract

(57)【要約】【構成】本発明における推論鎖の信頼値を発生するフ
ァジー推論システムは、小前提と大前提とを連結する推
論の大前提の信頼値または真が、この信頼値が小前提の
信頼性値または真の否定または補数よりも大きい限り、
推論の信頼性値として使用できるという理論に基づく。【効果】適切にクロックされたストレージセル及びス
イッチを用いることにより、基本素子の単一対で推論の
マルチリンク鎖を処理できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファジー又は不確定情
報が供給された時に、推論技術を用いて結論に到達する
ファジー情報処理システムに関する。

【０００２】

【従来の技術】本願と同じ被譲渡人に譲渡され、１９９
１年９月１３日に出願された関連出願である米国特許出
願第７５９，４８９号には、推論ブロックと呼ばれる回
路を用いたファジー推論システムとして記載されたシス
テムが開示されている。この推論ブロックには、別個の
第１入力端子及び第２入力端子が設けられている。第１
入力端子には、推論の小前提の真理値に線形に関連した
振幅をもつ第１アナログ信号が供給され、第２入力端子
には大前提の真理値に線形に関連した振幅をもつ第２ア
ナログ信号が供給される。これにより、第２アナログ信
号の振幅が少なくとも第１アナログ信号（真理値）の補
数値と同じ大きさであり、好ましくはシステム中のノイ
ズを補償するよう選択可能な規定量だけ補数値よりも大
きい限りにおいて、第２アナログ信号の振幅に等しい振
幅をもつ出力が発生することとなる。もしこの不等式が
満足されなければ、大前提（の真理値）から推論に到達
するには小前提の真理値が不十分であるという結論にな
る。

【０００３】さらに、現実の生活状況でしばしば遭遇す
るように、ファジー情報システムが推論の複数段リンク
鎖を含む場合には、この鎖の各推論に対して個別の推論
ブロックが含まれる。そして、この各推論ブロックに
は、２個の入力アナログ信号のうち小さい方をその出力
として発生する特定回路が付属している。それぞれが対
応特定回路構成を備えた個別推論ブロックは、その前段
の推論ブロックの出力と鎖状に接続されている。該前段
の推論ブロックは、その後段の推論ブロックへ一入力を
供給し、他の入力には連続した推論の大前提の真理値が
供給される。このシステムは、図１を参照して後に詳述
する。

【０００４】

【発明が解決しようとする課題】このようなシステム
は、数個あるいはそれ以上の順序的な推論鎖に使用され
たときには、やや複雑になる。この種のシステムの適用
対象として考えられるのは、その精度または確信度が単
位元よりも小さく、かつ処理の最終測定または当て推量
において確信度の測定が望まれるような、相互関連動作
または測定のシーケンスを含むプロセスの制御である。

【０００５】

【課題を解決するための手段】本発明は、推論ブロック
と、２個の入力信号の小さい方をその出力として発生す
る回路と、鎖の中の各推論を順に検査しながら推論鎖を
処理するための種々のストレージセル及びスイッチを備
え、それらを単一段にまとめたものである。

【０００６】本発明は、添付図面を参照しつつ以下に述
べる詳細な説明によって一層よく理解されるだろう。

【０００７】

【作用】本発明の理解のためには、その背景として、原
発明の原理を再確認することから始めることが一助にな
ると思われる。

【０００８】ファジー推論の目的は、ファジー機能Ｂ
１，Ｂ２，・・・の特性を、それと同様の特性をもつフ
ァジー機能Ａ１，Ａ２，・・・から得ることであり、こ
れは該各機能が以下の推論スキームの関係があることが
前提となる。

【０００９】Ａ１，Ａ２，・・・→Ｂ１，Ｂ２，・・・（１）ここで、Ａは推論の前件部、Ｂはその後件部である。該
推論の真理値または確信度は０と１との間に存在する。
理由は、推論規則の集合によって支配される推論の真実
に関する完全な情報を得ることは不可能だからである。
古典推論では、この推論論理演算及びモダスポーネンス
双方の組合せに基づき種々の等価（交換）処理手順で達
成される。これらの推論処理をファジー論理へ拡大する
ことは余りうまくいかなかった。すなわち、多くの場合
には

【００１０】

【００１１】という対偶が欠落し、また

【００１２】

【００１３】という帰謬（ｒｅｄｕｃｔｉｏｎａｂｓ
ｕｒｄｕｍ）または矛盾（ｒａｄａ）を再生できるもの
は存在しない。もちろん、このような特性が不適切、あ
るいは望ましくない装置もある。しかしながら、排中律
の欠落さえも、古典的論理のこれら基本的且つ本質的特
徴をとらえたファジー推論方法の形成を妨げるべきでは
ない。

【００１４】推論へのアプローチにおいては、論理演算
を用いて前提から結論を導き出すよう試みることが自然
である。たとえば、次のようなモダスポーネンス（すな
わち、大前提

【００１５】

【００１６】及び小前提Ａから、Ｂが有効であると結論
するのに有効であると仮定する三段論法）は

【００１７】

【００１８】を構成するため、

【００１９】

【００２０】または、

【００２１】

【００２２】さえも試みていた。

【００２３】しかしながら、古典的推論では、

【００２４】

【００２５】であって、

【００２６】

【００２７】であるとする事に無理がある。つまり、両
説明は応用上で必要であると理解できるが（第１のもの
はＢを得るためには有効なＡを持たねばならないことを
示しており、第２のものはたとえＡ＝Ｂ’であってもこ
の式は恒真式であり有効であることを示している）、い
ずれもモダスポーネンスの本質を表すことに至っていな
い。一方、「もしＡが真でありもしＡが「Ｂが真であ
る」ことを含意しているならば、Ｂは真である」という
古典的記述は簡単で直接的であり、またもしＢが

【００２８】

【００２９】から抽出（導出）されるものであるなら
ば、有効である。しかし、最も重要なこととして、それ
は

【００３０】

【００３１】以外の演算（ただし、論理以外の演算でな
いことはもちろんである）を含むことがある。この、フ
ァジー論理における重要な側面を検討してみることとす
る。

【００３２】ファジー論理に対するモダスポーネンスを
達成するためには、ファジー関数Ａ及び

【００３３】

【００３４】からファジー関数Ｂを導出できなければな
らない。もちろん、全てのファジー関数はファジーセッ
トに付随した要素の関数であり、組み合わされた時に同
じ要素である必要はない。たとえば、対象とする問題に
応じて、

【００３５】

【００３６】を表することができる。簡略化のため、以
下、例えばこれをＡ（ｘ）に対するＡｘ等と表すことも
ある。論理演算

【００３７】

【００３８】

【００３９】と表す。この形式が真であるならば、もし
Ａが真であればＢは真であるという含意をもつからであ
る。

【００４０】

【００４１】に対しては最大［Ａ，Ｂ］を、

【００４２】

【００４３】に対してはｍｉｎ［Ａ，Ｂ］をそしてＡ’
に対しては１−Ａを選ぶ。その選択の理由は、ファジー
論理の開始以来の常識的な選択であり、及び排中律や無
矛盾則を除けば論理結合の全ての標準特性を満たすから
である。

【００４４】

【００４５】の別の表現形式は、もしリファレンスが論
理に対してならば、論理ＯＲとなり、セット論理に対し
てならば集合の和となり、ファジー論理に対してならｍ
ａｘ（Ａ，Ｂ）となる。同様に、

【００４６】

【００４７】の場合にはＡＮＤ、インターセクション
（共点、交点）、ｍｉｎ（Ａ，Ｂ）となる。Ａ’の場合
は否定、補数、１−Ａとなる。

【００４８】最後にモダスポーネンスに戻り、

【００４９】

【００５０】が与えられたとすると、明らかに、もし

【００５１】

【００５２】となる。このようにして、もし

【００５３】

【００５４】及びＡを知っているならば、Ａ’＝１−Ａ
を演算し、

【００５５】

【００５６】をＡ’と比較する。もし前者が著しく大き
い場合には、

【００５７】

【００５８】であることを推論する。これを以下のよう
に表す：

【００５９】

【００６０】ここで、

【００６１】

【００６２】というシンボル（Ｘ＞_wＹにおけるよう
な）は、Ｘ＞Ｙであるときはいつでも＞の左側の等式が
有効であることを意味している。

【００６３】

【００６４】に対しては、Ｂ（≦Ａ’）は非決定とな
る。

【００６５】

【００６６】他の方法として、全てのほぼ有用領域（１
／２＜（Ａ，Ｂ）≦１）を含むＢ＞Ａ’に対して、また
事実（Ａ，Ｂ），０≦Ａ’＜Ｂ≦１に対する全ての可能
値の半分に対して、Ｂは

【００６７】

【００６８】から確実に抽出することができる。換言す
れば、これは強い直感リングを持つ。すなわち、Ａが大
きくなればなるほど

【００６９】

【００７０】が小さくなっても推論をトリガすることが
でき、あるいはＡが小さくなればなるほど

【００７１】

【００７２】が大きくなって

【００７３】

【００７４】がこの反転関係を捕捉するという推論を可
能にしなくなる。

【００７５】

【実施例】以上を背景とすれば、ファジー推論システム
の回路構成について叙述できる。

【００７６】まず、図１は、本発明に係る基礎推論機能
に対して使用される回路を表すために使用されるシンボ
ル１０を示す。これは、入力信号Ｘ_n及びＹ_nがそれぞ
れ供給される入力端子５及び６を含む。そして、出力端
子７及び８からは出力信号Ｘ_{n + 1}及びＹ_{n + 1}が出力
される。Ｘ_nは、真理値であるかあるいは小前提の有効
性の確信度を持つ０と１との間の振幅を持つアナログ信
号に対応する。Ｙ_nは、真理値であるか或いは大前提の
有効性の確信度をもち振幅が０と１との間であるアナロ
グ信号に対応する。Ｘ_{n + 1}は、Ｙ_nとＸ’_nとの間の
相違の測定値であるアナログ信号に対応する。ここで
Ｘ’_nは、Ｘ_nの否定または補数（１−Ｘ_n）である。
Ｙ_{n + 1}はＹ_nに等しいが、Ｘ_{n + 1}が殆ど０に近いほ
どに小さい或る任意のしきい値よりも大きい場合にのみ
有効である。ただし、それは推論の信頼性を増大するた
めにノイズ又は他の要因を補償するよう正の値を持つよ
うに選択される。以下、この回路は推論ブロックとして
記述し、また、図示のように番号１０を付して説明する
ことが便利であろう。図示の便宜上、端子５及び７は負
端子として記載され、端子６及び８は正端子として記載
されている。

【００７７】図２は、図１に番号１０で示した関数（機
能）を実行するために適切な回路の一形態を模式的に示
したブロック図である。この回路は、限界差回路１１を
含み、該限界差回路１１の負入力端子１２には電流値Ｘ
_nが、そしてその正入力端子１３には単位値の電流がそ
れぞれ供給され、これによってその出力Ｘ’_nにはＸ_n
の補数又は否定が発生する。回路１１の出力端子１４
は、その正入力端子１７に回路１１と同様に入力電流Ｙ
_nが供給される限界差回路１６の負端子１５に直接接続
されている。図示した回路において、入力電流Ｙ_nは、
電流増幅器２０の出力端子１９から供給されている。こ
の電流増幅器の入力端子２１に電流Ｙ_nが供給されてい
る。電流増幅器２０は更に、その出力端子２１にも同じ
電流のレプリカを発生する。電流増幅器２０を使用する
ことにより、後述するように付加回路においてＹ_nを使
用することが可能となる。もしこのレプリカ（複製）Ｙ
_nが必要なのであれば、Ｙ_nは電流増幅器２０を挿入す
ることなく入力端子１７へ直接供給すればよい。各回路
１１，１６及び２０は、上述のような機能に適切な当該
技術分野で周知の任意の形態をとることができる。この
ような回路の例としては、前述した文書及びＴ．ヤマカ
ワ特許（合衆国特許Ｎｏ．４，８７４，１８４）に記載
されている。回路１１及び１６は、基本的に減算回路で
構成される。

【００７８】図３は、入力ａ及びｂが供給されるとその
小さい方を出力とする他の回路３０を示す。以下、この
回路を最小抽出回路と呼び、番号３０を付して説明する
ことが便利であろう。

【００７９】図４は、図３の番号３０で示した最小抽出
機能を発生するのに適した回路を模式ブロック図で示し
たものである。この回路は、回路１１及び１６に類似し
た限界差回路３１及び３２、そして図２の回路構成にお
ける電流増幅回路２０に類似した電流増幅回路３３を含
む。回路３１は、ＩａがＩｂよりもちいさい時にはその
出力がＩｂ−Ｉａとなるがそれ以外の時の出力は０とな
る限界差演算を行うように接続され、この出力は、回路
３２へ供給される。ここで、限界差演算記号にΘを用い
ると、回路３２は、ＩｂがＩａよりも小さい時にＩｂを
出力するであろう。そしてＩａがＩｂより小さい時には
ＩｂΘ（ＩｂΘＩａ）又はＩａを出力として発生する。
ヤマカワ特許には、最小抽出回路３０の他の採り得る構
成形態が示されている。

【００８０】前記回路は、含まれる推論における真理値
または確信度の測定値として信号電流の振幅を用いるよ
う構成されている。そのほか、回路を適切に選択するこ
とによって、電圧の振幅も同様に使用することができ
る。

【００８１】ある状況下では、含意の鎖が含まれ、その
中の一つ以上がある不確定性を含んでおり、従ってかな
りのあいまいさが含まれていることもある。本発明は、
こうした状況の鎖処理をすでに提案された他の構成に比
して特に迅速に実行するよう巧みに構成されている。

【００８２】図５は、本発明に係わるファジー三段論法
推論装置４０を示す。これは、その振幅が推論鎖におけ
る最終の大前提における確信度の測定値となるアナログ
信号をその出力１１２として発生するよう機能する。

【００８３】これは、推論ブロック４１で形成された部
分と、最小抽出回路４２、及び単一対に推論のシーケン
スを処理させる種々の他の回路構成要素を含む。この装
置において、０と１との間のアナログ値として、初期状
態または小前提Ａにおける真理値は、２個の入力位置ス
イッチ４１の負入力へ供給される。該スイッチの上部側
入力位置は、所望推論出力を発生する推論ブロック４１
の正出力から推論ブロック４１の負入力へのフィードバ
ック通路を閉止する。鎖Ａ＝＞Ｂ，Ｂ＝＞Ｃ，Ｃ＝＞Ｄ
の大前提の真理値のアナログ値は、クロック信号の適切
な発生源４４によって供給されるクロック信号の制御下
で、推論ブロック４１の正入力端子へ順次供給される。
クロック発生器４４からのクロック信号は、種々のクロ
ックストレージセル４５，４６，４７及びスイッチ４３
を制御するために使用される。

【００８４】これら各ストレージセルは、通常一対の電
子ゲートを備え、アナログ量を記憶可能なコンデンサを
含む。該電子ゲートは、クロック信号による制御下で開
閉する。このようなセルの適切な形態を図５に示す。

【００８５】図６より明らかなように、セルは一対の電
界効果トランジスタ５２，５３及びコンデンサ５４を含
む。電界効果トランジスタは、それらのゲートに供給さ
れるクロック信号の制御下で、開放又は開止されるスイ
ッチとして機能する。該２個のスイッチは、一方が開の
場合は他方が閉となるように逆位相で作用する。スイッ
チ５２が閉止され、アナログ信号が端子５５へ供給され
ると、信号は対応電荷をコンデンサ５４内に保持する。
コンデンサ５４は、スイッチ５３が開である限り放電で
きない。スイッチ５３が閉止され、スイッチ５２が開放
されると、コンデンサ５４内の電荷は端子５６へ向けて
放電される。従って、セルは両者間のインターバルによ
って定められる時間にわたって、アナログ信号を保持す
る作用を果たすこととなる。

【００８６】図５に戻って、保持されたセル４５が推論
ブロックの一入力と一出力との間に接続されており、こ
れによって、スイッチ４３が上部位置にあるとき、小前
提の真理値に対応する出力は、鎖の次段推論における一
入力として持ち越される。このことは図７において、ノ
ード１０２がこの出力を発生するとき、スイッチ４３の
上部位置に対応するノード１０５上でその出力が遅れて
発生することがわかる。

【００８７】また、推論ブロック４１の負出力１０７が
一入力を最小抽出回路４２へ供給することも理解され
る。この負出力は、第１の大前提のアナログ値の真理値
と小前提の真理値の否定の限界差に対応する。最小抽出
回路４３の出力ノード１０８は、入力ノード１０１へ供
給されたのと同じ程度の推論鎖の確信値が現れる出力１
０８として作用する。さらに、この出力はまた、ストレ
ージセル４６によって回路４２のもう１つの入力１１１
へ再供給される。本質的にこれは、最小抽出回路への一
入力が既述の最小確信値であることを証明するものであ
る。

【００８８】作用開始時、ノード１０５はゼロとして始
まり、ノード１１１はリセット回路４９によって信号”
１”と対応した電圧振幅の最大値に初期設定される。こ
のリセット回路は、推論の第１鎖が推論ブロック４１及
び回路４２を介して通路を完成するまで、ノード１０５
及び１１１へ要求最大電圧を印加する任意の適切な手段
となる。

【００８９】図７は、推論鎖の連続リンクが供給された
時に発生する変化を示すものである。連続推論鎖の大前
提真理値の到着のレートは、クロック源４４から供給さ
れるクロック信号のタイミングに同期されなければなら
ない。

【００９０】具体的には、図７は、３個のリンク推論鎖
の大前提、

【００９１】

【００９２】に対する種々のクロック信号とデータ情報
入力との関係を示したタイミングチャートである。この
各推論鎖は、ストレージセル４７への入力として供給さ
れる。参照番号１０１−１０２は、ノードまたはコンダ
クタを示す。

【００９３】システム起動時、リセット信号Ｒを発生す
るためにクロック発生器４４を使用する。このリセット
信号Ｒは、スイッチ４３及びストレージセル４６の双方
に送られる。特に、リセット信号はリセットスイッチ４
３をセットし、これにより大前提Ａのアナログ値（真理
値）が推論ブロック４１の入力に供給され、且つリセッ
ト信号Ｒはストレージセル４５及び４７に単位値１すな
わち最大値で記憶されていた信号をセットする作用も果
たす。このときも、クロックパルスＣによってストレー
ジセル４７が第１入力信号

【００９４】

【００９５】を記憶し、これが推論ブロック４１の他の
入力端子１０２に伝送されることとなる。

【００９６】推論ブロック４１の負出力は、最小回路４
２への２個の入力の一方となり、その他方の入力は、ス
トレージセル４６を介してリセットクロックＲによって
初期には単位元にセットされている。

【００９７】推論ブロック４１の他方の出力は、ストレ
ージセル４５に供給される。

【００９８】ストレージセル４５は、その後推論ブロッ
ク４１より供給された信号を記憶する。この信号は、ス
イッチ４３が上部位置へ切り替えられた後に、推論ブロ
ック４１への入力として供給される。スイッチ４３は、

【００９９】

【０１００】即ち第２入力信号が入力端子１０１へ供給
された時にその上部位置へ戻るように時間設定されてい
る。このためにリセット回路４９が含まれ、該回路４９
にはスイッチ４３をセット及びリセットするためのコン
ダクタ１０６及び１０９が設けられている。これによっ
てスイッチ４３は、初期には低部位置にあり、その後推
論ブロック４１の第１出力がストレージセル４５に発生
すると、上部位置へセットされる。その後、推論の全鎖
に対する処理が完了し、システムが新たな鎖に対する処
理を開始できる状態となったときに下部位置へリセット
される。

【０１０１】図示はしなかったが、ストレージセル４５
及び４６を単位値に設定するためにいくつかの電源を備
えておくことが好適である。鎖の次段推論のための大前
提真理値のアナログ値がブロック推論手段の第２入力信
号てとして交換されると、前記単位値は、設定された遅
延発生後に推論ブロック手段の初期第１入力信号とな
る。

【０１０２】図５に示した種々の要素の具体的構成は、
本発明の基本原理を示したものである。この基本原理か
ら逸脱することなく、変更を施すことも可能である。特
に、ある装置においては、２個またはそれ以上のこの種
のシステムを並列に使用することが有利になる場合があ
る。

【０１０３】更に、図示目的のためには本発明を１と０
の間のアナログ値を有する真理値で記述することが便宜
上好ましいが、これらの値をディジタル化して上記各処
理をこれらのデジタル値で実行することももちろん可能
である。

【図面の簡単な説明】

【図１】推論ブロックを指定するために使用されるシン
ボルを示す図。

【図２】ブロック略図によって推論ブロックの部品を示
す図。

【図３】インプリケーション（含意）のチェーンが含ま
れるときに特定の回路に対して使用されるシンボルを示
す図。

【図４】ブロック略図によって図３のシンボルにより表
わした部品を示す図。

【図５】本発明の実施例を示す図。

【図６】図５の実施例において有用となるストレージセ
ルの回路模式図。

【図７】図５に示したシステム中の種々の時刻及びノー
ドにおける信号値を示す。

【符号の説明】

１０シンボル１１限界差回路１６限界差回路２０電流増幅器３０ブロックシンボル３１限界差回路３２限界差回路３３電流増幅回路４１推論ブロック４２最小抽出回路４３スイッチ４４クロック発生器４５クロックストレージセル４６クロックストレージセル４７クロックストレージセル

Claims

【特許請求の範囲】

【請求項１】小前提及び一連の互いに関係する大前提
に基づき推論鎖の信頼値を導出するためのシステムであ
って、各前提は０と１との間の信号値として表現可能な
０と１との間の信頼値を有するシステムにおいて、負及び正入力端子と負及び正出力端子とを有し、正入力
端子に供給された大前提の信頼値の測定値のアナログ値
と負入力端子に供給された大前提の信頼値の否定のアナ
ログ値との差であるアナログ信号値を負出力端子に発生
し、また大前提の信頼値の測定値を正出力端子に発生す
る推論ブロックを形成する手段と、一対の入力端子と出力端子とを有し、両入力端子へそれ
ぞれ供給された２個のアナログ信号のうちの小さい方を
その出力端子に供給する最小抽出手段と、前記最小抽出手段の出力端子とその両入力端子のうちの
一方との間に接続され、該両入力端子の他方は推論ブロ
ックの負出力端子へ接続された第１クロックストレージ
セル手段と、推論ブロックの正出力端子と負入力端子との間に接続さ
れた第２クロックストレージセル手段と、大前提の鎖が供給される入力端子と推論ブロックの正入
力端子との間に接続された第３ストレージセル手段と、を含むことを特徴とする推論鎖の信頼値導出システム。
【請求項２】推論ブロックの負入力端子は電子スイッ
チに接続され、該電子スイッチの一方の位置は第２ストレージ手段の端
子へ、そして他方の位置は推論鎖の小前提の信頼値の測
定値であるアナログ信号が供給される入力端子へ、それ
ぞれ接続されていることを特徴とする請求項１に記載し
た推論鎖の信頼値導出システム。
【請求項３】鎖の各リンクが０と単位元との間の値で
ある電子信号に関連した個別信頼値の測定値を有する推
論鎖又はファジー関係の信頼値の測定値を導出するため
の回路装置において、第１小前提の信頼性のメジャーである第１入力アナログ
信号及び大前提の信頼性値のメジャーである第２入力ア
ナログ信号が供給された時に、その振幅は第１入力アナ
ログ信号のコンプリメントにより低減される第２入力ア
ナログ信号の振幅であるアナログ信号を第１出力として
発生し、第２アナログ信号の振幅を有するアナログ信号
を第２出力として発生する推論ブロック形成手段と、推論ブロック形成手段の第１出力アナログ信号が第１入
力として供給され、出力アナログ信号を発生するための
第２アナログ信号が第２入力として供給される最小抽出
回路を形成する手段と、前記後者のアナログ信号を、遅延後に前記最小抽出回路
の第２入力信号として戻す手段と、推論ブロックの第２出力を遅延後に推論ブロックの第１
入力信号として交換し、これによって鎖中の次推論の信
頼値の測定値のアナログ値がブロック推論の第２入力信
号として交換されることが発生することを特徴とする推
論鎖の信頼値の測定値導出回路装置。