JPH06195265A - Operation of cache memory - Google Patents

Operation of cache memory

Info

Publication number
JPH06195265A
JPH06195265A JP4345936A JP34593692A JPH06195265A JP H06195265 A JPH06195265 A JP H06195265A JP 4345936 A JP4345936 A JP 4345936A JP 34593692 A JP34593692 A JP 34593692A JP H06195265 A JPH06195265 A JP H06195265A
Authority
JP
Japan
Prior art keywords
data
cache memory
read
disk
sectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4345936A
Other languages
Japanese (ja)
Inventor
Masaki Toyoda
政喜 豊田
Fumitoshi Saito
文俊 斎藤
Izumi Takenaka
泉 竹中
Tsuyoshi Yokogawa
剛志 横川
Hiromi Kuwabara
広美 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4345936A priority Critical patent/JPH06195265A/en
Publication of JPH06195265A publication Critical patent/JPH06195265A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To eliminate structural overhead and to transfer data to a host computer at high speed by counting the number of times for accessing data which is slightly larger than a reference value and registering it in a cache memory when access is executed for more than the previously decided number of times. CONSTITUTION:A read command for reading data on a disk 2 is transmitted from the host computer 7, a microcomputer 6 executes a command processing for deciding the transfer start sector and the length of data to be read. The number of the decided sectors is compared with the reference value for judging whether data that is read from the disk 2 is unconditionally stored in the cache memory 5 or not, size with eight sectors, for example. When it is less than eight sectors, data is possibly stored in the cache memory 5. Thus, a cache memory collation processing is executed. When data does not exist in the cache memory 5, data is read from the disk 2 and it is fetched into the cache memory 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディスク装置において
アクセスの高速化のために設けられるキャッシュメモリ
の操作方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of operating a cache memory provided in a disk device for speeding up access.

【0002】[0002]

【従来の技術】光磁気ディスク装置、ハードディスク装
置などのディスク装置において、データのリード/ライ
ト等のアクセスを行う場合、所定トラックにヘッドを移
動させるシーク動作や所定セクタを見つけるための回転
待ち動作は、高速にアクセスすることの妨げになってい
る。この機構的なオーバーヘッドを軽減するために、デ
ィスク装置内にRAM等の半導体メモリを用いたキャッ
シュを備え、アクセスしたデータを格納することによ
り、ディスクへのアクセス回数を少なくすることが一般
に行われている。
2. Description of the Related Art In a disk device such as a magneto-optical disk device and a hard disk device, when performing access such as data read / write, a seek operation for moving a head to a predetermined track and a rotation waiting operation for finding a predetermined sector are performed. , Is hindering fast access. In order to reduce this mechanical overhead, it is common practice to provide a cache using a semiconductor memory such as RAM in the disk device and store the accessed data to reduce the number of times the disk is accessed. There is.

【0003】図2はキャッシュを備えたディスク装置を
示すブロック図である。図2において、1はディスク装
置、7はディスク装置1を外部記憶装置として利用する
ホストコンピュータである。2はディスクであり、3は
ディスク2に対しリード/ライト及びベリファイ等の処
理を実行するためのディスク駆動装置であり、4はディ
スク駆動装置の駆動を制御するためのディスク制御回路
であり、5はディスク駆動装置3でリード/ライト及び
ベリファイされたデータの一部を一時的に格納するキャ
ッシュメモリであり、6はディスク制御回路4の駆動や
キャッシュメモリ5へのデータのリード/ライト及びホ
ストコンピュータ7との通信を制御するマイコンであ
り、ディスクコントローラやインターフェースのための
周辺装置を含む。
FIG. 2 is a block diagram showing a disk device having a cache. In FIG. 2, 1 is a disk device, and 7 is a host computer that uses the disk device 1 as an external storage device. Reference numeral 2 is a disk, 3 is a disk drive device for executing processing such as read / write and verify on the disk 2, 4 is a disk control circuit for controlling the drive of the disk drive device, 5 Reference numeral 6 is a cache memory for temporarily storing a part of the data read / written and verified by the disk drive device 3, and reference numeral 6 is a drive of the disk control circuit 4, data read / write to the cache memory 5, and a host computer. 7 is a microcomputer that controls communication with the computer 7, and includes a disk controller and peripheral devices for interface.

【0004】以上のように構成されたディスク装置につ
いて、以下にそのキャッシュメモリの操作方法について
説明する。図3はキャッシュメモリのリード処理のフロ
ーチャートを示すものである。図において、ホストコン
ピュータ7からリードコマンドが送られるとマイコン6
は、リードするデータのブロックの転送開始セクタとそ
の長さとをリードコマンドから決定するコマンド処理S
1を行う。S2の処理ではマイコン6は、コマンド処理
S1において決定されたデータのセクタ数と、キャッシ
ュメモリ5にディスク2上のデータを格納するかどうか
の予め定められた基準値、例えば8セクタとの大小を比
較する。
The operation method of the cache memory of the disk device configured as described above will be described below. FIG. 3 shows a flowchart of a read process of the cache memory. In the figure, when a read command is sent from the host computer 7, the microcomputer 6
Is a command process S that determines the transfer start sector of the block of data to be read and its length from the read command.
Do 1. In the processing of S2, the microcomputer 6 compares the number of sectors of the data determined in the command processing S1 with a predetermined reference value for storing the data on the disk 2 in the cache memory 5, for example, 8 sectors. Compare.

【0005】リードするデータが8セクタより大であれ
ば、ディスク制御回路4及びディスク駆動装置3を動作
させてディスク2にアクセスし、書き込まれているリー
ドデータを読み出してホストコンピュータ7へ転送する
処理S7を行う。
If the data to be read is larger than 8 sectors, the disk control circuit 4 and the disk drive device 3 are operated to access the disk 2, read the written read data and transfer it to the host computer 7. Perform S7.

【0006】リードするデータが8セクタ以下であれ
ば、リードするデータがキャッシュメモリ5に格納され
ている可能性があるので、キャッシュメモリ照合処理S
4を行う。キャッシュメモリ5上にリードするデータが
無い場合は、ディスク制御回路4及びディスク駆動装置
3を動作させてディスク2にアクセスし、データをキャ
ッシュメモリ5上に取り込む処理S6を行う。そして読
み出したデータをホストコンピュータ7に転送する処理
S5を行う。
If the data to be read is 8 sectors or less, it is possible that the data to be read is stored in the cache memory 5.
Do 4. If there is no data to be read in the cache memory 5, the disk control circuit 4 and the disk drive device 3 are operated to access the disk 2, and processing S6 for fetching the data in the cache memory 5 is performed. Then, the process S5 of transferring the read data to the host computer 7 is performed.

【0007】キャッシュメモリ照合処理S4において、
リードするデータが既にキャッシュメモリ5上に存在す
ることが確認された場合は、キャッシュメモリ5に格納
されたデータをホストコンピュータ7へ転送する処理S
5を行いリード処理を終了する。
In the cache memory collation processing S4,
When it is confirmed that the data to be read already exists in the cache memory 5, the process S of transferring the data stored in the cache memory 5 to the host computer 7.
5 is performed, and the read process ends.

【0008】[0008]

【発明が解決しようとする課題】しかしながら上記従来
の方法では、ディスク上のデータをキャッシュメモリに
格納するかどうかの基準となるセクタ数、上記従来例で
は8セクタより少しでも長いデータはキャッシュメモリ
に格納されることはない。このため基準値の8セクタよ
り若干長い同じセクタのデータをリードするコマンド
が、ホストコンピュータから頻繁に送られてきた場合に
は、所望のセクタのあるトラックにヘッドをシーク動作
させ、前記セクタを見つけるために回転待ち動作を行わ
せる等の機構動作を頻繁に行うため、ディスク装置のリ
ード動作の高速化を妨げるという問題点を有していた。
However, in the above-mentioned conventional method, the number of sectors serving as a reference for storing the data on the disk in the cache memory, in the above-mentioned conventional example, the data which is slightly longer than 8 sectors is stored in the cache memory. It is never stored. Therefore, when a command for reading data in the same sector, which is slightly longer than the reference value of 8 sectors, is frequently sent from the host computer, the head seek operation is performed on a track having a desired sector to find the sector. For this reason, mechanical operations such as the rotation waiting operation are frequently performed, so that there is a problem that the speeding up of the read operation of the disk device is hindered.

【0009】本発明は上記問題点を解決するものであ
り、直接転送するかキャッシュメモリを使用するかの基
準になるセクタ数を若干越えるデータを転送する場合で
も、頻繁にアクセスするセクタであれば、キャッシュメ
モリ上に格納するようにすることで、ディスク装置のリ
ード動作を高速化させるキャッシュメモリ操作方法を提
供することを目的とするものである。
The present invention solves the above-mentioned problems, and even when data that slightly exceeds the number of sectors that is the standard for direct transfer or use of cache memory is used, as long as it is a sector that is frequently accessed. It is an object of the present invention to provide a cache memory operating method for accelerating a read operation of a disk device by storing it in a cache memory.

【0010】[0010]

【課題を解決するための手段】この目的を達成するため
に本発明のキャッシュメモリの操作方法は、ディスク上
のデータのうち、ある基準値より小さいデータがリード
された場合には必ずキャッシュメモリ上に前記リードさ
れるデータを格納するとともに、前記基準値より大きく
かつ予め定めた上限値より小さいデータがリードされた
場合には、そのリードされた回数を数えておき、所定の
回数以上同一のデータがリードされたときに、前記キャ
ッシュメモリ上に格納するようにしたものである。
In order to achieve this object, a method of operating a cache memory according to the present invention is such that, when data smaller than a certain reference value among data on a disk is read, it is always stored in the cache memory. In addition to storing the data to be read, if the data that is larger than the reference value and smaller than a predetermined upper limit value is read, the number of times of reading is counted and the same data is read a predetermined number of times or more. Is stored in the cache memory when it is read.

【0011】[0011]

【作用】上記方法によれば、キャッシュメモリに必ず格
納される基準値より大きなデータを頻繁にリードする場
合でも、前記上限値より小さいデータであれば、キャッ
シュメモリ上に格納されるので、機構的なオーバーヘッ
ドを軽減することができ、高速にデータ転送をすること
ができる。
According to the above method, even if the data larger than the reference value that is always stored in the cache memory is frequently read, if the data smaller than the upper limit value is stored in the cache memory, the mechanism is mechanical. Overhead can be reduced, and data can be transferred at high speed.

【0012】[0012]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は本実施例のキャッシュメモリ
操作方法におけるリード処理のフローチャートを示すも
のである。本実施例が適用されるディスク装置のハード
ウエア構成は図2のブロック図とほぼ同様であり、従来
例と異なるマイコン6の機能については、以下の処理フ
ローの中で説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a flowchart of a read process in the cache memory operating method of this embodiment. The hardware configuration of the disk device to which this embodiment is applied is almost the same as the block diagram of FIG. 2, and the function of the microcomputer 6 different from the conventional example will be described in the following process flow.

【0013】図1において、ホストコンピュータ7から
ディスク2上のデータを読み出すリードコマンドが送ら
れると、マイコン6はリードコマンドがリードするデー
タの転送開始セクタや、長さ等を決定するコマンド処理
S8を行う。S9の処理においてマイコン6は、S8の
処理で決定されたリードするデータのセクタ数と、ディ
スク2から読み出したデータを無条件でキャッシュメモ
リ5に格納するかどうかの基準値、例えば8セクタとの
大小を比較する。
In FIG. 1, when a read command for reading data on the disk 2 is sent from the host computer 7, the microcomputer 6 executes a command processing S8 for determining the transfer start sector and the length of the data read by the read command. To do. In the processing of S9, the microcomputer 6 sets the number of sectors of the data to be read determined in the processing of S8 and a reference value for unconditionally storing the data read from the disk 2 in the cache memory 5, for example, 8 sectors. Compare big and small.

【0014】リードするデータが基準値の8セクタ以下
であれば処理S10に移行する。8セクタ以下であれ
ば、リードするデータはキャッシュメモリ5に格納され
ている可能性があるので、マイコン6はキャッシュメモ
リ5に対してキャッシュメモリ照合処理S10を行う。
If the data to be read is equal to or less than the reference value of 8 sectors, the process proceeds to step S10. If it is 8 sectors or less, the data to be read may be stored in the cache memory 5, so the microcomputer 6 performs the cache memory collation processing S10 on the cache memory 5.

【0015】S11において、キャッシュメモリ5上に
データが既に存在するときには、キャッシュメモリ5か
らホストコンピュータ7へ転送する処理S12を行いリ
ード処理を終了する。S11においてキャッシュメモリ
5にデータが無いときは、マイコン6はディスク制御回
路4及びディスク駆動装置3を動作させてディスク2に
アクセスし、ディスク2上からデータを読み出す。そし
て読み出したデータをキャッシュメモリ5に取り込む処
理S13を行うとともに、ホストコンピュータ7にデー
タを転送する処理S12を行ってリード処理を終了す
る。
In S11, when the data already exists in the cache memory 5, a process S12 of transferring from the cache memory 5 to the host computer 7 is performed, and the read process is ended. When there is no data in the cache memory 5 in S11, the microcomputer 6 operates the disk control circuit 4 and the disk drive device 3 to access the disk 2 and read the data from the disk 2. Then, the process S13 of fetching the read data into the cache memory 5 is performed, and the process S12 of transferring the data to the host computer 7 is performed to complete the read process.

【0016】処理S9においてリードするデータの長さ
が基準値の8セクタより大きい場合には、それらのデー
タが8セクタより若干大きいものであるかどうかを処理
S14にてチェックする。すなわち処理S14では、キ
ャッシュメモリ5に格納するデータのセクタ数として前
記基準値より若干大きい上限値を設けておき、リードす
るデータの長さが上限値以下、例えば16セクタ以下で
あるかどうかを比較する処理を行う。
When the length of the data to be read in the processing S9 is larger than the reference value of 8 sectors, it is checked in the processing S14 whether or not the data is slightly larger than 8 sectors. That is, in the process S14, an upper limit value which is slightly larger than the reference value is set as the number of sectors of the data to be stored in the cache memory 5, and the length of the data to be read is compared with the upper limit value or less, for example, 16 sectors or less. Perform processing to

【0017】データの長さが上限値の16セクタ以下で
あるときには、処理S15に移り、マイコン6はリード
するデータがキャッシュメモリ5に格納されているかど
うか、キャッシュメモリ5を参照する処理を行う。S1
6において、キャッシュメモリ5上に既に上記データが
存在する場合は処理Aに分岐し、処理S12において、
キャッシュメモリ5上のデータをホストコンピュータ7
へ転送する処理を行ってリード処理を終了する。
When the length of the data is less than the upper limit of 16 sectors, the process proceeds to step S15, and the microcomputer 6 refers to the cache memory 5 to see if the data to be read is stored in the cache memory 5. S1
If the data already exists in the cache memory 5 in 6, the process branches to the process A, and in the process S12,
Data in the cache memory 5 is transferred to the host computer 7
Then, the read process is completed.

【0018】S16において、キャッシュメモリ5上に
リードするデータが存在しない場合には処理S17に分
岐し、リードするブロックの先頭セクタ、長さ、アクセ
スした回数をマイコン6内のRAMに設けたテーブルに
セットする。マイコン6に設けるテーブルは、基準値の
8セクタより大きく、上限値の16セクタより小さいデ
ータに対して行われた過去一定回数(例えば100回)
のリードコマンドに応じて前記情報を登録するものであ
り、新たなリードコマンドにて同じデータがリードされ
ると前記テーブルのデータは更新される。
If there is no data to be read in the cache memory 5 in S16, the process branches to step S17, and the head sector of the block to be read, the length, and the number of times of access are stored in a table provided in the RAM in the microcomputer 6. set. The table provided in the microcomputer 6 has a certain number of past times (for example, 100 times) performed on data larger than the reference value of 8 sectors and smaller than the upper limit of 16 sectors.
The above information is registered according to the read command, and when the same data is read by a new read command, the data in the table is updated.

【0019】そして処理S18において、マイコン6内
のRAMに登録したテーブルを参照して、ディスク2を
アクセスした回数が予め定めた回数以上になったかどう
かをチェックし、一定値(例えば20回)以上に達すれ
ば、アクセスする頻度の高いブロックであると判断し、
処理Bに分岐して、マイコン6に登録してあるテーブル
の情報を削除するとともに、処理S13において、キャ
ッシュメモリ5の空き部分またはリード処理の少ないメ
モリ領域に、アクセス回数が一定値を越えたデータを取
り込む処理を実行した後、ホストコンピュータ7へ転送
する処理S12を行いリード処理を終了する。処理S1
8でアクセス回数が予め定めた回数以上で無い場合は、
ホストコンピュータ7へ転送する処理S19を実行しリ
ード処理を終了する。
In step S18, a table registered in the RAM of the microcomputer 6 is referred to check whether the number of times the disk 2 has been accessed has reached a predetermined number or more, and a predetermined value (for example, 20 times) or more. If it reaches, it is determined that the block is frequently accessed,
In the process S13, the information of the table registered in the microcomputer 6 is deleted, and in the process S13, the data whose access count exceeds a certain value in the empty part of the cache memory 5 or the memory region where the read process is small. After executing the process of taking in the data, the process S12 of transferring to the host computer 7 is performed, and the read process ends. Process S1
If the number of accesses in 8 is not more than the predetermined number of times,
The process S19 of transferring to the host computer 7 is executed, and the read process ends.

【0020】また処理S14において、リードするデー
タのセクタ数が上限値の16セクタより大きいデータに
対しては、ディスク2をアクセスしてホストコンピュー
タ7に転送する処理S20を行ってリード処理を終了す
る。
Further, in the process S14, for data whose sector number of the data to be read is larger than the upper limit of 16 sectors, the process S20 of accessing the disk 2 and transferring the data to the host computer 7 is performed and the read process is terminated. .

【0021】[0021]

【発明の効果】以上のように本発明のキャッシュメモリ
の操作方法は、ある基準値以下の大きさのデータのみを
キャッシュメモリに格納していた従来のキャッシュメモ
リの操作方法を改良するものであり、前記基準値より若
干大きいデータがアクセスされる回数をカウントしてお
き、予め定めた回数以上アクセスされれば、キャッシュ
メモリ上に登録するようにしたものである。このため基
準値を越えるもののそれほど大きくないデータを頻繁に
リードする場合には、機構的なオーバーヘッドを無くす
ことができ、高速にホストコンピュータに転送すること
ができる。
As described above, the cache memory operating method of the present invention is an improvement over the conventional cache memory operating method in which only data having a size smaller than a certain reference value is stored in the cache memory. The number of times that data slightly larger than the reference value is accessed is counted, and if the data is accessed a predetermined number of times or more, it is registered in the cache memory. Therefore, when frequently reading data that exceeds the reference value but is not so large, mechanical overhead can be eliminated and data can be transferred to the host computer at high speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のキャッシュメモリの操作方法の一実施
例におけるリード処理のフローチャート
FIG. 1 is a flowchart of a read process in an embodiment of a cache memory operating method according to the present invention.

【図2】ディスク装置の原理を説明するブロック図FIG. 2 is a block diagram illustrating the principle of a disk device.

【図3】従来のキャッシュメモリ操作方法におけるリー
ド処理のフローチャート
FIG. 3 is a flowchart of read processing in a conventional cache memory operating method.

【符号の説明】[Explanation of symbols]

1 ディスク装置 2 ディスク 3 ディスク駆動装置 4 ディスク制御回路 5 キャッシュメモリ 6 マイコン 7 ホストコンピュータ 1 disk device 2 disk 3 disk drive device 4 disk control circuit 5 cache memory 6 microcomputer 7 host computer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横川 剛志 香川県高松市寿町2丁目2番10号 松下寿 電子工業株式会社内 (72)発明者 桑原 広美 香川県高松市寿町2丁目2番10号 松下寿 電子工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Takeshi Yokokawa, 2-10, Shoucho, Takamatsu City, Kagawa Prefecture Matsushita Electronics Co., Ltd. (72) Hiromi Kuwahara, 2nd, Shoucho, Takamatsu City, Kagawa Prefecture No. 10 Matsushita Hisashi Electronic Industry Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ディスク上のデータのうち、ある基準値
より小さいデータがリードされた場合には必ずキャッシ
ュメモリ上に前記リードされるデータを格納するととも
に、前記基準値より大きくかつ予め定めた上限値より小
さいデータがリードされた場合には、そのリードされた
回数を数えておき、所定の回数以上同一のデータがリー
ドされたときに、前記キャッシュメモリ上に格納するよ
うにしたキャッシュメモリの操作方法。
1. When data smaller than a certain reference value among data on the disk is read, the read data is stored in a cache memory without fail, and the upper limit larger than the reference value and a predetermined upper limit is stored. When data smaller than the value is read, the number of read times is counted, and when the same data is read a predetermined number of times or more, the cache memory is stored in the cache memory. Method.
JP4345936A 1992-12-25 1992-12-25 Operation of cache memory Pending JPH06195265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4345936A JPH06195265A (en) 1992-12-25 1992-12-25 Operation of cache memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4345936A JPH06195265A (en) 1992-12-25 1992-12-25 Operation of cache memory

Publications (1)

Publication Number Publication Date
JPH06195265A true JPH06195265A (en) 1994-07-15

Family

ID=18380010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4345936A Pending JPH06195265A (en) 1992-12-25 1992-12-25 Operation of cache memory

Country Status (1)

Country Link
JP (1) JPH06195265A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647452B1 (en) 2005-11-15 2010-01-12 Sun Microsystems, Inc. Re-fetching cache memory enabling low-power modes
US7873788B1 (en) 2005-11-15 2011-01-18 Oracle America, Inc. Re-fetching cache memory having coherent re-fetching
US7899990B2 (en) 2005-11-15 2011-03-01 Oracle America, Inc. Power conservation via DRAM access
US7904659B2 (en) 2005-11-15 2011-03-08 Oracle America, Inc. Power conservation via DRAM access reduction
US7934054B1 (en) 2005-11-15 2011-04-26 Oracle America, Inc. Re-fetching cache memory enabling alternative operational modes
JP2011514593A (en) * 2008-06-25 2011-05-06 インテル・コーポレーション Apparatus and method for use of cache
US7958312B2 (en) 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
JP2014235677A (en) * 2013-06-05 2014-12-15 株式会社東芝 Data storage device and data storage control method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647452B1 (en) 2005-11-15 2010-01-12 Sun Microsystems, Inc. Re-fetching cache memory enabling low-power modes
US7873788B1 (en) 2005-11-15 2011-01-18 Oracle America, Inc. Re-fetching cache memory having coherent re-fetching
US7899990B2 (en) 2005-11-15 2011-03-01 Oracle America, Inc. Power conservation via DRAM access
US7904659B2 (en) 2005-11-15 2011-03-08 Oracle America, Inc. Power conservation via DRAM access reduction
US7934054B1 (en) 2005-11-15 2011-04-26 Oracle America, Inc. Re-fetching cache memory enabling alternative operational modes
US7958312B2 (en) 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
JP2011514593A (en) * 2008-06-25 2011-05-06 インテル・コーポレーション Apparatus and method for use of cache
US8433854B2 (en) 2008-06-25 2013-04-30 Intel Corporation Apparatus and method for cache utilization
JP2013178818A (en) * 2008-06-25 2013-09-09 Intel Corp Apparatus and method for cache utilization
JP2014235677A (en) * 2013-06-05 2014-12-15 株式会社東芝 Data storage device and data storage control method
US10268415B2 (en) 2013-06-05 2019-04-23 Kabushiki Kaisha Toshiba Data storage device including a first storage unit and a second storage unit and data storage control method thereof

Similar Documents

Publication Publication Date Title
JP3183993B2 (en) Disk control system
JPH06195265A (en) Operation of cache memory
JPS62243044A (en) Control system for disk cache memory
JPH04355818A (en) Data input/output controller
JPS62106553A (en) Data processing system
JP3472357B2 (en) Information processing device
JP2973474B2 (en) Magneto-optical disk drive
JPH0934782A (en) Information storage device
JPS59125463A (en) External storage control system
JPH02165220A (en) Disk access control system
JPH05165579A (en) Mirrored disk controller
JPS59172186A (en) Cache memory control system
JPS6286425A (en) Magnetic disc control device
JPH0250743A (en) External storage subsystem
JPS63188866A (en) Magnetic disk control system
JPH02148150A (en) Magnetic disk controller
JPH05181610A (en) Magnetic disk device control system
JPS626268B2 (en)
JPH04111015A (en) Information recorder
JPH05341913A (en) Magnetic disk controller
JPH05181749A (en) Auxiliary storage device and its accessing method
JPH0675710A (en) Disk device with buffer
JPS59158464A (en) Disk cache control system
JPH0520264A (en) Method for controlling buffer
JPS61100827A (en) Method for writing data on disk