JPH06195230A - データ処理システムにおいてレジスタをアンスタッキングする方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ処理システム１００においてレジスタ
をアンスタッキングするための方法および装置。 【構成】 一つの形態では、本発明は、データ処理シス
テム１００において、割込み処理中にレジスタ１５４〜
１５８のアンスタッキングおよびスタッキングを行う問
題に対するより時間効率の高い解決策である。スタック
からレジスタ値を押し出しても、スタックとして使用中
のメモリ内に格納されたいかなる値も変化しないという
事実を利用することによって、本発明は、２つの割込み
がその間に無割込み処理を入れずに折り返し処理される
たびにアンスタッキングおよびスタッキングを削減す
る。本発明は、対応するスタッキング動作またはアンス
タッキング動作なしに、スタック・ポインタ・レジスタ
１６１の値を変化させることによって、プログラム・カ
ウンタ・レジスタ１５８のアンスタッキング、およびレ
ジスタ１５４〜１５８の再スタッキングを排除する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般にデータ処理システ
ムに関し、具体的にはデータ処理システムにおいてレジ
スタをアンスタッキング(unstacking)する装置および方
法に関する。

【０００２】

【従来の技術】今日多くのデータ処理システムは割込み
を利用している。割込みはデータ処理システム分野では
周知のものである。

【０００３】割込みの使用方法は多岐にわたっている。
一般的な割込み使用方法の一つはマイクロプロセッサ・
システムでのリアルタイム処理向けである。たとえばマ
イクロプロセッサ・システムでは、タイマは、特定の時
間事象(time event)が発生したことを表示するために、
中央演算処理装置（ＣＰＵ）に割込み要求を送ることが
できる。割込みを受け取り、この割込みに基づいて動作
すべきだと決定した後、ＣＰＵは通常の非割込み処理(n
on-interrupt) を停止して、割込み処理に切り換えるこ
とができる。

【０００４】大抵のマイクロプロセッサ・システムで
は、ＣＰＵは割込みベクトルを受け取り、これをプログ
ラム・カウンタ・レジスタにロードする。ついでＣＰＵ
はソフトウェア割込みサービス・ルーチンの実行を開始
し、このルーチンは割込みベクトルによって指示された
記憶場所から開始する。タイマを例にとれば、割込みサ
ービス・ルーチンは、毎秒デジタル・クロックの表示を
更新するソフトウェア・ルーチンくらい単純になる場合
もある。或いは割込みサービス・ルーチンは、自動車の
エンジンで必要なスパーク・タイミング(spark timing)
を計算するソフトウェア・ルーチンくらいに複雑になる
場合もある。

【０００５】マイクロプロセッサ・システムで割込みを
使用することの欠点の一つは、レジスタ値をメモリ・ス
タックにスタックするために必要なオーバヘッド時間で
ある。レジスタ値が「スタックされる」すなわち「スタ
ックにプッシュされる」場合には、レジスタ値はレジス
タから転送されて記憶場所に書き込まれる。レジスタの
スタッキングは通常、元のレジスタ値を保存するために
必要である。割込みサービス・ルーチンは元のレジスタ
値の一つまたは複数を変化させる場合があるので、元の
レジスタ値は読取り可能・書き込み可能メモリに一時的
に格納される。ランダム・アクセス・メモリ（ＲＡＭ）
は「メモリ・スタック」または「スタック」として使用
されることが多いが、他の種類の一時記憶装置も使用で
きる。

【０００６】いったん割込みサービス・ルーチンが完了
したなら、通常の無割込み処理が続行されて、元のレジ
スタ値を「アンスタックする」すなわち「スタックから
押し出す」ことができる。レジスタ値が「アンスタック
される」場合には、レジスタ値がメモリ・スタックから
検索されて、それぞれのレジスタへと転送されて戻され
る。

【０００７】モトローラ社（テキサス州オースティン）
が市販する（ＭＣ６８ＨＣ１１マイクロプロセッサ・フ
ァミリーなどの）一部の単純なマイクロプロセッサは、
スタック・ポインタ・レジスタ値を除く全部のレジスタ
値を単純にスタックする。スタック・ポインタ・レジス
タ内に格納された値は、スタック内の項目のどれが次に
使用可能か連続して指し示すのに使用されるので、スタ
ックされない。スタック・ポインタ・レジスタ内に格納
された値も「スタック・ポインタ」と呼ばれる。

【０００８】ＭＣ６８ＨＣ１１のマイクロプロセッサ・
ファミリーのスタック・ポインタはいくつかの方法で変
更できる。第１にユーザはソフトウェアにおいて、指定
された値をスタック・ポインタ・レジスタにロードまた
は書き込ませる命令を起動できる。通常の動作では、ユ
ーザは普通、最初にスタック・ポインタをスタックの開
始を指し示す値に設定する以外には、スタック・ポイン
タをこの方法で変更しない。

【０００９】スタックの開始はスタックのメモリ・スペ
ース内のどこからでもよいが、大抵のスタックは最下位
アドレスから開始して最上位アドレスへと埋めていく
か、または最上位アドレスから開始して最下位アドレス
へと埋めていく。また一部のスタックは最上位アドレス
から最下位アドレスへと自動的にラップアラウンドした
り、或いは最下位アドレスから最上位アドレスへとラッ
プアラウンドする。ＭＣ６８ＨＣ１１マイクロプロセッ
サ・ファミリーは、最上位アドレスから最下位アドレス
へと埋めていくスタックを使用する。

【００１０】ＭＣ６８ＨＣ１１マイクロプロセッサ・フ
ァミリーにおいてスタック・ポインタを変更できる第２
の方法は、スタッキング動作またはアンスタッキング動
作によるものである。レジスタ値がメモリ・スタックか
らスタックまたはアンスタックされるたびに、スタック
・ポインタは内部マイクロプロセッサ回路によって自動
的に更新されて、スタック内のどの項目が次に使用可能
かを連続して指し示すようにしなければならない。

【００１１】スタック・ポインタが、スタック内のどの
項目を次に使用可能か指し示す方法は数通りある。第１
に、スタック・ポインタは、スタキング動作のためにア
クセスする次のスタック位置を直接指し示すことができ
る。たとえば、スタックが最上位アドレスから最下位ア
ドレスへと埋めていき、スタック・ポインタが＄０６で
ある場合には、スタッキング動作は記憶場所＄０６にア
クセスするが、アンスタッキング動作は記憶場所＄０７
にアクセスする。

【００１２】これに代わる方法として、スタック・ポイ
ンタはアンスタッキング動作のためにアクセスする次の
スタック位置を直接指し示すことができる。たとえば、
スタックが最上位アドレスから最下位アドレスへと埋め
ていき、スタック・ポインタが＄０６の場合には、スタ
ッキング動作は記憶場所＄０５にアクセスするが、アン
スタッキング動作は記憶場所＄０６にアクセスする。現
在のＭＣ６８ＨＣ１１マイクロプロセッサ・ファミリー
では、スタック・ポインタは、スタッキング動作のため
にアクセスする次のスタック位置が１６ビット・アドレ
スである。

【００１３】現在のＭＣ６８ＨＣ１１マイクロプロセッ
サ・ファミリーでは、１バイトがスタックにプッシュさ
れるたびに、スタック・ポインタは常に内部マイクロプ
ロセッサ回路によって自動的に減分される。同様に、ス
タックから１バイトが押し出されるたびに、スタック・
ポインタは常に内部マイクロプロセッサ回路によって自
動的に増分される。このためスタック・ポインタは現在
のＭＣ６８ＨＣ１１マイクロプロセッサ・ファミリーで
は、以下の状況を除いて変化しない。すなわち、スタッ
キング動作、アンスタッキング動作、ユーザによる書き
込みアクセス、スタック・ポインタを増分・減分する命
令、およびインデックス・レジスタの内容をスタック・
ポインタに転送する命令である。

【００１４】現在のＭＣ６８ＨＣ１１マイクロプロセッ
サ・ファミリーでは、スタックは割込み処理，サブルー
チン呼出し，およびデータ値の一時記憶のために最も多
く使用される。しかしながら理由がスタッキング動作で
あろうとアンスタッキング動作であろうとそれとは関係
なく常に、スタック・ポインタはこれに伴って（すなわ
ち増分または減分によって）増分調整され、スタック・
ポインタ値はスタック内の次に使用可能な項目を指し示
し続ける。

【００１５】

【発明が解決しようとする課題】また、マイクロプロセ
ッサ・システム内で割込みを使用することの欠点の一つ
は、レジスタ値をメモリ・スタックにスタックするため
に要するオーバヘッド時間である。一定のコントローラ
用途など一部のマイクロプロセッサ用途では、割込みサ
ービス・ルーチンを使用して多くの動作が実行される。
このため割込みは一部の用途ではしばしば頻繁に発生す
る場合がある。あいにく、現在のＭＣ６８ＨＣ１１マイ
クロプロセッサ・ファミリーでは、ＣＰＵが切迫する割
込みを処理すべきだと決定するたびに、スタック・ポイ
ンタ・レジスタを除く全部のレジスタが自動的にスタッ
クされる。このため、割込みが処理されるたびに、レジ
スタ値のスタキングまたはアンスタッキングに、非常に
多くの処理時間が繰り返し消費される。

【００１６】

【課題を解決するための手段】上記の必要性は本発明に
よって充足され、また他の利点も本発明によって達成さ
れる。一つの形態では、本発明はデータ処理システムに
おいて複数のレジスタをアンスタッキングする装置およ
び方法である。

【００１７】一つの実施例では、本発明は複数のレジス
タの第１部分をアンスタッキングする段階を含む。本発
明はまた、第１割込みを受け付けるか否か決定する段階
を含む。最初の割込みが受け付けられる場合には、スタ
ック・ポインタ値はスタッキングを実行せずに変更され
る。第１の割込みが受け付けられない場合には、複数の
レジスタの第２部分がアンスタックされる。

【００１８】本発明を、当事者は添付図面と合わせて以
下の詳細な説明から理解しよう。

【００１９】

【実施例】割込み処理のためにレジスタをスタッキング
およびアンスタッキングするのに消費される時間の量を
減らす方法が必要であった。またこの新しい方式は、現
在のＭＣ６８ＨＣ１１マイクロプロセッサ・ファミリー
とのソフトウェア互換性を有する必要があった。

【００２０】本発明は割込み処理のためにレジスタをス
タッキングおよびアンスタッキングするのに消費される
時間の量を大幅に削減する。現在のＭＣ６８ＨＣ１１マ
イクロプロセッサ・ファミリーでは、「割込みからの戻
り」（ＲＴＩ）命令を、プログラマはソフトウェア割込
みサービス・ルーチンでの最後の命令として使用する。
ＲＴＩ命令は、割込みのために以前スタックされていた
全部のレジスタをアンスタッキングする機能を実行す
る。

【００２１】本発明は、マイクロプロセッサが第１割込
みの割込み処理を完了して、その直後に処理を開始せね
ばならない第２の割込みがあるときに時間を大幅に節約
する。現在のＭＣ６８ＨＣ１１マイクロプロセッサ・フ
ァミリーでは、ＲＴＩ命令は、スタック・ポインタを除
くレジスタ全部をアンスタックする。その後、マイクロ
プロセッサが、第２割込みが切迫していて、これを処理
すべきだと決定した後に同じレジスタが再度スタックさ
れる。本発明はこのような冗長なアンスタッキングおよ
びスタッキングを排除する。

【００２２】ＲＴＩ命令の間にレジスタをアンスタッキ
ングして、ついで第２の割込みが行われるときに単純に
同じレジスタを再スタッキングする代わりに、本発明
は、スタック・ポインタの値を変更することによって、
冗長なアンスタッキングおよびスタッキングを排除す
る。このため二つの割込みが、間に無割込み処理を入れ
ないで折り返し処理されるたびに、本発明ではレジスタ
をアンスタッキングおよびスタッキングする時間を節約
することになる。

【００２３】

【図の説明】「アサート」および「ニゲート」という語
は、信号，状態ビットまたは同様の機構をそれぞれ論理
真または論理偽状態にすることを差す場合に用いられ
る。論理真状態が論理レベル１の場合、論理偽状態は論
理レベル０になる。また論理真状態が論理レベル０場合
には、論理偽状態は論理レベル１になる。

【００２４】数字の前に置かれる記号「＄」は、その数
字が１６進または１６を基数とする形式で表されている
ことを示す。「バス」という語は、データ，アドレス，
制御または状態など一つまたは多岐に渡る種類の情報を
転送するのに使用できる複数の信号を差す。

【００２５】図１は、現在のＭＣ６８ＨＣ１１マイクロ
プロセッサ・ファミリーで割込み処理中に実施される先
行技術のレジスタ・スタッキングおよびアンスタッキン
グの実行を流れ図で表したものである。円５は流れ図の
スタート・ポイントと再入点の両方を表している。円６
は割込みからの戻り（ＲＴＩ）命令が割込みサービス・
ルーチンの実行を開始する直前にあたる、流れのポイン
トを表す。円７は、割込みサービス・ルーチンで割込み
からの戻り（ＲＴＩ）命令の実行が完了した直後にあた
る、流れの再入点を表す。また円８は流れにおける円７
へのジャンプを表す。

【００２６】矩形１０〜１６は流れの中のその表示され
たポイントで実行される個々の動作を表す。ひし形２
０，２１は、マイクロプロセッサによって行われる決定
で、流れ図の中で次にたどるパスに影響を与える決定を
表す。楕円２５〜２７は、マイクロプロセッサが行う決
定もしくは動作を表さず、その代わり、流れ図の中のそ
の表示されたポイントにおけるスタック・ポインタの状
態を表す。

【００２７】流れにおける破線の間の段階は、先行技術
において割込みからの戻り（ＲＴＩ）命令の間に実行さ
れる段階である。

【００２８】図２および図３はともに、本発明の一実施
例に基づくデータ処理システム１００（図４参照）にお
いて割込み処理の間に実施されるレジスタのスタッキン
グおよびアンスタッキングの実行を、流れ図の形で表し
たものである。円２９は流れ図のスタート・ポイントを
表す。円３０は流れにおける円３１へのジャンプを表
す。円３１は、割込みサービス・ルーチンにおいて割込
みからの戻り（ＲＴＩ）命令が実行を開始する直前にあ
たる、流れのポイントを表す。円３２は流れにおける円
２９へのジャンプを表す。また円３３は流れにおける円
３１へのジャンプを表す。

【００２９】矩形３５〜４６は、流れにおけるその表示
されたポイントで実行される個々の動作を表す。ひし形
５０〜５３は、データ処理システム１００において回路
が行う決定で、流れ図で次にたどるパスに影響を与える
決定を表す。楕円６０〜６３はデータ処理システム１０
０において回路が行う決定もしくは動作を表さず、代わ
りに、流れ図内のその表示されたポイントにおけるスタ
ック・ポインタの状態を表す。

【００３０】図３を参照すると、破線間の段階は、本発
明の一実施例に従って、割込みからの戻り（ＲＴＩ）命
令の間に実行される諸段階である。

【００３１】図４は、データ処理システム１００の一実
施例を表す。データ処理システム１００は中央演算処理
装置（ＣＰＵ）回路１０２，回路のシステム・インテグ
レーション・セクション１０４，読出し専用メモリ（Ｒ
ＯＭ）回路１０６，電気的に消去可能なプログラム可能
読出しメモリ（ＥＥＰＲＯＭ）回路１０８，回路のパル
ス幅変調セクション１１０，アナログ・デジタル変換器
回路１１２，ランダム・アクセス・メモリ（ＲＡＭ）回
路１１４，回路の逐次セクション１１６，および回路の
タイマ・セクション１１８を有し、それぞれバス回路１
２０に双方向に結合される。ＣＰＵ１０２およびシステ
ム・インテグレーション・セクション１０４はバス回路
１２１によって互いに双方向に結合される。

【００３２】システム・インテグレーション・セクショ
ン１０４は集積回路ピン１２２を介して、データ処理シ
ステム１００の外部に対し信号を送受信できる。パルス
幅変調セクション１１０は集積回路ピン１２４を介し
て、データ処理システム１００の外部に対し信号を送受
信できる。アナログ・デジタル変換器１１２は集積回路
ピン１２６を介してデータ処理システム１００の外部に
対し信号を送受信きる。逐次セクション１１６は集積回
路ピン１２８を介して、データ処理システム１００の外
部に対し信号を送受信できる。またタイマ・セクション
１１８は集積回路ピン１３０を介して、データ処理シス
テム１００の外部に対し信号を送受信できる。

【００３３】図５は、本発明の一実施例に基づく図４の
中央演算処理装置（ＣＰＵ）１０２をブロック図で示し
たものである。ＣＰＵ１０２は実行装置回路１３２，マ
イクロＲＯＭとその関連論理回路１３４，命令パイプ・
デコード論理回路１３６，およびバス制御論理回路１３
８を有し、それぞれ、バス回路１４０と双方向に結合さ
れる。バス１４０はＣＰＵ１０２内の各種の回路間で情
報（例：制御，データおよびアドレス）を伝送するため
に使用される。また命令パイプ・デコード論理１３６は
被デコード命令情報をバス回路１４１を介してマイクロ
ＲＯＭとその関連論理１３４に転送する。バス回路１４
２は、ＣＰＵ１０２との間で情報（例：制御，データお
よびアドレス）をやり取りするのに使用される。図４お
よび図５を参照すると、バス１４２はバス１２０および
バス１２１の両方に結合される。図６は、本発明の一実
施例に基づく図５の実行装置１３２の一部をブロック図
で示したものである。実行装置１３２は、累算器Ａレジ
スタ１５０および累算器Ｂレジスタ１５２を有し、これ
らは別個のレジスタとして見なせる。これに代わり、累
算器Ａレジスタ１５０および累算器Ｂレジスタ１５２を
連結して、これらを１個の累算器Ｄレジスタ回路１５４
として、一つのものと見なすこともできる。累算器Ｄレ
ジスタ１５４はバス回路１５９およびバス回路１６０と
双方向に結合される。

【００３４】実行装置１３２は、インデックス・レジス
タ回路Ｘ１５５，インデックス・レジスタ回路Ｙ１５
６，プログラム・カウンタ・レジスタ回路１５８，条件
コード・レジスタ回路１５７，およびスタック・ポイン
タ・レジスタ回路１６１を有し、それぞれバス１５９お
よびバス１６０と双方向に結合される。条件コード・レ
ジスタ回路１５７はモード・ビット１６２および割込み
マスク・ビット（Ｉビット）１６４を有する。

【００３５】本発明の一実施例では、累算器Ａレジスタ
１５０，累算器Ｂレジスタ１５２および条件コード・レ
ジスタ回路１５７はそれぞれ長さ１バイトである。累算
器Ｄレジスタ１５４，インデックス・レジスタＸ１５
５，インデックス・レジスタＹ１５６，プログラム・カ
ウンタ・レジスタ１５８およびスタック・ポインタ・レ
ジスタ１６１はそれぞれ長さ２バイトである。本発明の
代替的実施例では、任意の数のレジスタが存在してよ
く、各レジスタの長さは任意の数のバイトでよい。演算
論理装置（ＡＬＵ）とその関連論理回路１６６はバス１
５９から入力を受け取り、バス１６０から入力を受け取
って、出力を生成し、この出力はバス１６０に転送され
る。データ・バッファ回路１６８はバス１４０，１５
９，１６０と双方向に結合され、これを用いてこれらバ
ス間で情報を転送する。データ・バッファ１６８はま
た、バス１４０，１５９，１６０間で転送中の情報を一
時的に格納することもできる。

【００３６】制御論理回路１７０はバス１５９およびバ
ス１６０を介して、また図に示さない他の制御信号によ
って、実行装置１３２全体にわたり制御信号を受信し転
送する。制御論理１７０は、スタッキング・アンスタッ
キング論理回路１７２に結合される。制御論理１７０は
また割込み論理回路１７４にも結合される。スタッキン
グ・アンスタッキング論理１７２はバス１６０と双方向
に結合される。割込み論理１７４もバス１６０と双方向
に結合される。

【００３７】本発明の別の実施例では、一つまたは複数
の制御論理１７０，スタッキング・アンスタッキング論
理１７２，および割込み論理回路１７４は、図５のマイ
クロＲＯＭとその関連論理１３４の一部として実際に実
現できる。このような実施例では、マイクロＲＯＭとそ
の関連論理１３４は、バス１４０を介して、または付加
したバス（図示せず）を介して実行装置１３２に制御信
号を転送する。

【００３８】好適な実施例の説明 本発明は割込み処理のためにレジスタのスタッキングお
よびアンスタッキングに消費される時間を削減する。２
つの割込みがその間に無割込み処理を入れずに折り返し
処理されるたびに、本発明はレジスタ１５４〜１５８を
スタックするのに要する時間、およびレジスタ１５８を
アンスタックするのに要する時間を節約する。

【００３９】注意すべきことは、ポインタ・レジスタ１
６１がスタックされないことである。またもう一つ注意
すべきことは、累算器Ｄレジスタ１５４は、累算器Ｂレ
ジスタ１５２と連結された累算器Ａレジスタ回路１５０
と同じであることである。このため、累算器Ａレジスタ
１５０と累算器Ｂレジスタ１５２の両方をスタックする
スタッキング動作は、累算器Ｄレジスタ１５４をスタッ
クするスタッキング動作に匹敵する。

【００４０】また本発明は現在のＭＣ６８ＨＣ１１マイ
クロプロセッサ・ファミリーとのソフトウェア互換性が
なくてはならない。そのため、割込みからの戻り（ＲＴ
Ｉ）など以前定義された命令によって実行される段階に
変化が生じても、既存のソフトウェア・ルーチンに障害
を起こしてはならない。すなわち、以前定義された命令
によって実行される段階に生じる変化は、ユーザに見え
るものでなくてはならない。本発明は割込み中の処理時
間を大幅に節約するのみならず、現在のＭＣ６８ＨＣ１
１マイクロプロセッサ・ファミリーとのソフトウェア互
換性をも維持する。

【００４１】本発明は、データ処理システム１００によ
って逐次割込みを処理する方法に変更を加える。また割
込み処理の間および割込みからの戻り（ＲＴＩ）の間に
実行される諸段階に変更を加えている。

【００４２】図１を参照すると、現在のＭＣ６８ＨＣ１
１マイクロプロセッサ・ファミリーでは、後続の割込み
が次に処理されるか否かには関係なく、ＲＴＩ命令の間
常に同じ流れ経路をたどる。ＲＴＩ命令は常にレジスタ
１５４〜１５８（矩形１６参照）をアンスタックし、そ
の後円７に戻って、さらに割込みを行うかまたは無割込
み処理に戻るか決定する。さらに割込みを行う場合には
（すなわち、ひし形２０，２１で「はい」を選択する
と）、レジスタ１５４〜１５８が再度スタックされる
（矩形１１を参照）。これ以上割込みを行わない場合に
は（すなわち、ひし形２０またはひし形２１のいずれか
で「いいえ」を選択すると）、流れは無割込み処理の続
行に戻る（矩形１０参照）。

【００４３】注意すべきことは、図１では、スタックに
１バイト、プッシュされるたびにスタック・ポインタが
減分し、スタックから１バイト押し出されるたびに増分
されることである。このためレジスタ１５４〜１５８
（合わせて９バイトで構成される）がすべてスタックに
プッシュされると、その結果、スタックは９減分され
る。このため楕円２５，２６は、スタック・ポインタ
が、矩形１１のスタッキング動作の前に＄（初期値）の
値で開始された場合、スタッキング動作完了後、スタッ
ク・ポインタは＄（初期値）−９の値をとることを示
す。同じ様に楕円２６，２７は、スタック・ポインタ
が、矩形１６のアンスタッキング動作の前に＄（初期
値）−９の値で開始された場合、アンスタッキング動作
完了後には、スタック・ポインタは＄（初期値）をとる
ことを示す。

【００４４】図１では、スタック・ポインタの増分また
は減分は、常に対応するスタッキング動作またはアンス
タッキング動作を伴う。ユーザはいつでもスタック・ポ
インタ・レジスタ１６１（図６参照）に書き込み、スタ
ック・ポインタを変更することができるが、このような
書き込みの結果、間違ったレジスタ値がスタックから押
し出されて、間違ったレジスタに返されて格納される可
能性が高い。このためユーザは一般に、スタッキング動
作が発生する前にスタック・ポインタ・レジスタ１６１
に＄（初期値）を書き込む以外には、スタック・ポイン
タ・レジスタ１６１への書き込みは行わない。図４のデ
ータ処理システム１００では、ＲＡＭ１１４の一部がス
タックとして用いられる可能性がきわめて高い。

【００４５】図１に示す先行技術の方式の重要な欠点
は、２つの割込みがその間に無割込み処理を入れずに折
り返し処理されるたびに無駄なアンスタッキングおよび
再スタッキングが発生することである。本発明では、割
込みからの戻り（ＲＴＩ）命令に変更を加え、また割込
みの処理方法に変更を加えることによって、割込み処理
を改良する。

【００４６】図２で円２９から円３０への流れは、図１
の先行技術における円５から円６への流れに大体対応す
る。しかしながら一つの重要な違いは、図１の円７に対
応する再入点が図２の流れにはないことである。

【００４７】図１に示す円６から円８への流れ全体が図
３の流れによって置き換えられている。図３を見ると、
これにより本発明は、後続割込みを次に処理するか否か
によって、ＲＴＩ命令の間にたどることができるパスを
２つ提供することになる。ＲＴＩ命令は常にレジスタ１
５４〜１５７（矩形４１を参照）をアンスタックする
が、図１の流れと違って、プログラム・カウンタ・レジ
スタ１５８はアンスタックしても、アンスタックしなく
てもよい。さらに割込みを行わない場合（すなわち、ひ
し形５２またはひし形５３で「いいえ」を選択する
と）、流れは、スタック上に残っている一つのレジスタ
であるプログラム・カウンタ・レジスタ１５８をアンス
タックして、無割込み処理に戻る（矩形４６，円３２お
よび円２９参照）。

【００４８】しかしながらさらに割込みを行う場合（す
なわち、ひし形５２，５３から「はい」をたどると）、
スタック・ポインタは調整されるが、スタッキングは実
行されない。この点がキー・ポイントである。レジスタ
値をスタックにプッシュすることによって、そのレジス
タ値は、スタックとして使用中のメモリ内のその場所に
あったいかなる値の上にも上書きされる。しかしながら
レジスタ値をスタックから押し出しても、スタックとし
て使用中のメモリ内に格納されている値はいずれも変化
しない。このためレジスタ１５４〜１５７（矩形４１参
照）をアンスタッキングしても、レジスタ１５４〜１５
７からの値は、スタックとして使用中のメモリ（例、Ｒ
ＡＭ１１４）内にそのまま格納されているという事実は
変化しない。しかしながらアンスタッキング動作によっ
て、スタック・ポインタは増分調整され、その時点でプ
ログラム・カウンタ・レジスタ１５８を示すようにな
る。このレジスタはまだアンスタックされていない唯一
のレジスタである。

【００４９】スタック・ポインタを調整する量を適切に
すれば（矩形４２参照）、レジスタ１５４〜１５７の値
は、スタックとして使用中のメモリ内にそのまま物理的
に存在するので、実際にレジスタ１５４〜１５７を再ス
タックする必要はない。このためレジスタ１５４〜１５
７を再スタックするスタッキング動作は常に、対応する
スタック場所のそれぞれに全く同じレジスタ値を上書き
する効果しか持たない。しかしながらスタッキング動作
にはスタック・ポインタを増分調整する効果も有する。

【００５０】本発明は、すぐにもう一つの割込みを行う
場合に、プログラム・カウンタ・レジスタ１５８をアン
スタッキングする必要性、およびレジスタ１５４〜１５
７を再スタッキングする必要性を回避する。レジスタ１
５４〜１５７を再スタックする代わりに、スタック・ポ
インタは適正な量だけ調整されて、アンスタックする最
初のレジスタのスタック位置を指し示す。このためスタ
ック・ポインタ値は、全部のレジスタが実際に再スタッ
クされた場合にスタック・ポインタがとる値に調整され
る。但し、スタッキングは行われない。

【００５１】図に示す本発明の実施例では、スタック・
ポインタ・レジスタ１６１は別にして、すべてのレジス
タをスタックするために９バイトが必要である。このた
めスタック・ポインタ値は、スタッキング動作またはア
ンスタッキング動作が行われずに、＄（初期値）−９の
値に調整される。本発明の別の実施例は、これより多く
のまたは少ないレジスタをスタックするので、スタック
・ポインタを調整しなければならない量は各種の実施例
によって異なる。また本発明の別の実施例では複数の調
整量をとることも可能である。たとえばごく少数のレジ
スタをスタックしなければならない状況では、スタック
・ポインタは、より少ない所定量の調整を行えばよい。
しかし、ほとんどのレジスタをスタックしなければらな
らい状況では、スタック・ポインタはより大きな所定量
の調整を行わなければならない。大抵のデータ処理シス
テム１００では、スタック・ポインタ値を直接調整する
のに要する時間の方が、複数のレジスタを実際にスタッ
クまたはアンスタックするのに要する時間より大幅に少
ない。このため本発明の結果、一部データ処理システム
１００では、実行時間が大幅に節約することができる。

【００５２】先行技術で注意すべきことは、スタック・
ポインタ・レジスタ１６１の増分および減分は各スタッ
キング動作およびアンスタッキング動作の自然な副産物
であったことである。しかしながら本発明では、スタッ
ク・ポインタ・レジスタ１６１内の値は、ユーザによる
書き込みアクセスがなくても、またスタッキング動作ま
たはアンスタッキング動作の実行がなくても、マイクロ
プロセッサのハードウェアによって自動的に調整でき
る。

【００５３】図２および図３を参照すると、スタック・
ポインタは、スタックに１バイトがプッシュされるたび
に依然減分され、スタックから１バイト押し出されるた
びに依然増分される。このためレジスタ１５４〜１５８
（合わせて９バイトから構成される）が全部スタックに
プッシュされる場合には、その結果、スタック・ポイン
タは９減分する。このため楕円６０，６１は、矩形３６
のスタッキング動作の前にスタック・ポインタが＄（初
期値）の値で開始した場合には、スタック・ポインタ
は、スタッキング動作完了後、＄（初期値）−９の値を
とることを示す。楕円６１，６２は、矩形４１のアンス
タッキング動作の前にスタック・ポインタが＄（初期
値）−９の値で開始した場合には、スタック・ポインタ
は、プログラム・カウンタ・レジスタ１５８がアンスタ
ックされなかったアンスタッキング動作完了後、＄（初
期値）−２の値をとることを示す。

【００５４】楕円６３は、スタッキング動作またはアン
スタッキング動作なしに、スタック・ポインタ・レジス
タ１６１に対して直接調整が行われた後の、スタック・
ポインタ値を示す。このスタック・ポインタ値は、レジ
スタ１５４〜１５７が実際に再スタックされた場合にと
る値に調整された。矩形４２記載のスタック・ポインタ
の直接調整は、ユーザが、スタック・ポインタ・レジス
タ１６１に書き込みアクセスを行わなくても達成され
る。

【００５５】図３を参照すると、破線の間の流れの段階
は、本発明を用いて割込みからの戻り（ＲＴＩ）命令の
間に実施される段階である。先行技術のＲＴＩ命令（図
１参照）の実行とは明らかに異なっている。ＲＴＩ命令
の実行が完了した後、矩形４２〜４５が実行される。次
の割込みベクトルが取り込まれて、プログラム・カウン
タ・レジスタ１５８にロードされる。ついで次の割込み
サービス・ルーチンの実行が開始される。その後流れは
円３１にジャンプして戻る。割込みサービス・ルーチン
は、ユーザが所望するファンクションを何でも実行する
一つまたは複数のソフトウェア命令（図示せず）によっ
て構成できる。ＲＴＩ命令は、あらゆる割込みサービス
・ルーチンにおいて最後の命令になることを目的とす
る。ＲＴＩ命令の実行が開始されると、流れは振出に戻
って矩形４０に返る。

【００５６】レジスタ１５４〜１５７（矩形４１参照）
のアンスタッキングは、各割込みサービス・ルーチンが
処理を開始する前に、レジスタ１５４〜１５７を同じ初
期状態に常に戻す効果を有する。これは、現在のＭＣ６
８ＨＣ１１マイクロプロセッサ・ファミリーとのソフト
ウェア互換性を確保する上で役立つ。

【００５７】図３のひし形５２は、次の割込みが切迫し
ているか否か決定するもので、多岐に渡る方法で実現で
きる。本発明の一つの実施例では、割込み論理１７４
（図６）が、割込みが切迫しているか否かを決定する。
割込み論理１７４は、バス１４０から受信中の一つまた
は複数の特定の信号をモニターする。本発明の一実施例
では、割込みソースは、バス１２０またはバス１２２の
適切な信号をアサートすることによって、割込みを要求
できる。割込みソースは、データ処理システム１００内
の図に示したどの部分に置いてもよく、またはデータ処
理システム１００の外部に位置してもよい。ついで割込
み論理１７４はバス１４２，バス１４０およびバス１６
０を介してこの信号を受信して、割込みが要求されてい
るか否か、それが充分に高い優先順位であるかを決定す
る。

【００５８】本発明の一実施例では、図２のひし形５０
は、図３のひし形５２と同じ方法で実現される。

【００５９】また本発明の一部の実施例では、ソフトウ
ェア割込み（ＳＷＩ）などの命令が割込みを要求でき
る。ソフトウェア割込みの場合には、割込み論理１７４
は命令パイプ・デコード論理１３６またはマイクロＲＯ
Ｍとその関連論理１３４によって、要求を受け取ること
ができる。注意すべきことは、本発明の一実施例では、
ソフトウェア割込みは、ＳＷＩ命令が実行されるまで、
切迫する割込みと見なされないので、ＳＷＩ命令はひし
形５２で「いいえ」をたどることである。

【００６０】割込みが切迫しているか否か決定するため
に割込み論理１７４が用いる方式は、現在のＭＣ６８Ｈ
Ｃ１１マイクロプロセッサ・ファミリーで使用されてい
る方式と同じで、これはこの分野では周知のものであ
る。同様に注意すべきことは、割込み優先順位を決定す
るために割込み論理１７４が使用する方式も、現在のＭ
Ｃ６８ＨＣ１１マイクロプロセッサ・ファミリーと同じ
であって、この分野では周知のものであることである。

【００６１】図３のひし形５３は、次の割込みがアンマ
スクであるか否かを決定するもので、多岐に渡る方法で
実現できる。割込みが「マスク状態」の場合には、割込
みは当該時間ポイントでは処理されない。しかしながら
割込みはこのまま保留を続けることもできるし、「アン
マスク」状態になる将来の時間ポイントで処理すること
もできる。割込みが「アンマスク」すなわち「マスクさ
れていない」場合には、割込みが処理される。本発明の
一実施例では、割込みがアンマスクであるか否かを決定
するために、条件コード・レジスタ１５７に位置する割
込みマスク・ビット（Ｉビット）１６４が使用される。
現在のＭＣ６８ＨＣ１１マイクロプロセッサ・ファミリ
ーでもそうだが、一定の割込みだけがマスクされる。

【００６２】本発明の一実施例では、図２のひし形５１
は、図３のひし形５３と同じ方法で実現される。

【００６３】Ｉビット１６４は、割込みのネスティング
を制御する一つの方法として使用される。Ｉビット１６
４がアサートされると（図に示す実施例では論理レベル
１）、割込みがマスクされてつぎつぎに割込みをできな
くなる。Ｉビット１６４がニゲート（図に示した実施例
で論理レベル０）されると、割込みはアンマスクにな
り、つぎつぎに割込みをできる。本発明は、割込みがア
ンマスクであるか否かを決定するのにＩビット１６４を
使用するが（ひし形５１，５３を参照）、Ｉビット１６
４は、現在のＭＣ６８ＨＣ１１マイクロプロセッサ・フ
ァミリーと同じ方法でアサートされニゲートされる。

【００６４】図に示した本発明の実施例では、Ｉビット
１６４が引き続き設定される場合には、切迫している割
込みが、現在の割込みに割り込むことは阻止される。こ
のため現在の割込みが完了してから、次の割込みを受け
入れて処理を開始することができる。このため各割込み
サービス・ルーチンは、ＲＴＩ命令とは独立してレジス
タのスタッキングおよびアンスタッキングを実行する必
要はない。

【００６５】しかしながらＩビット１６４がクリア状態
を続ける場合には、切迫している割込みが現在の割込み
に割り込むのは阻止されない。このため現在の割込みが
完了しない内に、次の割込みが受け入れられて処理が開
始されることもある。このため各割込みサービス・ルー
チンは、ＲＴＩ命令とは独立してレジスタのスタッキン
グおよびアンスタッキングを実行する必要があるかもし
れない。このためＩビット１６４がクリアされている場
合には、本発明によるスタッキングおよびアンスタッキ
ング時間の節約は達成できない。

【００６６】割込み論理１７４は、条件コード・レジス
タ１５７から割込みマスク・ビット（Ｉビット）１６４
を受け取り、このＩビット１６４を使用して、割込みが
アンマスクか否かを決定する。割込みがマスクされてい
るか決定するために割込み論理１７４が用いる方式は、
現在のＭＣ６８ＨＣ１１マイクロプロセッサ・ファミリ
ーが使用する方式と同じで、当業者には周知のものであ
る。

【００６７】図６のモード・ビット１６２は、データ処
理システム１００が第１モードであるか第２モードであ
るかを決定するために使用される。データ処理システム
１００が第１モードの場合には、割込み処理中のスタッ
キングおよびアンスタッキングは、現在のＭＣ６８ＨＣ
１１マイクロプロセッサ・ファミリーと同じように発生
する。すなわち、図１に示すのと同じやり方である。デ
ータ処理システム１００が第２モードの場合には、割込
み処理中のレジスタのスタッキングおよびアンスタッキ
ングは、本発明に従って発生する。すなわち、図２およ
び図３に示したのと同じやり方である。

【００６８】現在のＭＣ６８ＨＣ１１マイクロプロセッ
サ・ファミリーで使用されるＸビット（図示せず）もま
た、条件コード・レジスタ１５７内に位置する。Ｘビッ
トの機能性は本発明によって影響を受けない。

【００６９】要約すれば、上記仕様はデータ処理システ
ム１００におけるレジスタのスタッキングおよびアンス
タッキングの問題に対するより時間効率の高い解決策を
示したものである。本発明は、データ処理システム１０
０が第１の割込みの割込み処理を完了し、その直後に処
理しなければならない第２割込みを有する場合に、大幅
に時間を節約する。

【００７０】現在のＭＣ６８ＨＣ１１マイクロプロセッ
サ・ファミリーでは、割込みからの戻り（ＲＴＩ）命令
によって、スタック・ポインタ・レジスタ１６１を除く
すべてのレジスタがアンスタックされる。ついで第２割
込みが切迫していてこれを処理すべきであるとマイクロ
プロセッサが決定した後、同じレジスタ（１５４〜１５
８）が再スタックされる。本発明は、このような冗長な
アンスタッキングおよびスタッキングを排除する。

【００７１】ＲＴＩ命令中にレジスタをアンスタッキン
グして、次の割込みが行われる場合に単純に同じレジス
タを再スタッキングする代わりに、本発明では、スタッ
ク・ポインタの値を変更することによって、プログラム
・カウンタ・レジスタ１５８のアンスタッキング、およ
びレジスタ１５４〜１５８の再スタッキングを排除す
る。本発明は、スタックからレジスタ値を押し出して
も、スタックとして使用中のメモリ内に格納された値が
いずれも変化しないという事実を利用する。そのためレ
ジスタ１５４〜１５７（矩形４１参照）のアンスタッキ
ングによっても、レジスタ１５４〜１５７の値が、スタ
ック（例：ＲＡＭ１１４）として使用中のメモリ内にそ
のまま格納されているという事実は変化しない。

【００７２】このため２つの割込みがその間に無割込み
処理を入れないで折り返し処理されるたびに、本発明
は、スタッキングまたはアンスタッキングなしに、スタ
ック・ポインタ値を調整することによって、大幅に時間
を節約する。

【００７３】本発明は具体的な実施例を参照して説明し
てきたが、当業者はこの他にも変更および改良を行お
う。たとえば、本発明の別の実施例では、データ処理シ
ステム１００はどのような種類のアーキテクチャでも使
用できる。図４に示すアーキテクチャは使用可能な一つ
のアーキテクチャに過ぎない。別の実施例では、データ
処理システム１００はＣＰＵ１０２だけでもよく、また
は図４に示すよりも少なくても、または多くても、また
は異なる部分を有してもよい。同様に、図５で示すＣＰ
Ｕ１０２、および図６に示す実行装置１３２の部分は別
の構造を使用してもよい。

【００７４】対応するスタッキングまたはアンスタッキ
ング動作なしに、またユーザによる書き込みアクセスな
しに行う、スタック・ポインタの調整は、割込み以外の
他の状況でも使用できる。

【００７５】したがって、本発明は図示した個々の形態
に限定されず、添付請求の範囲は、本発明の真正の意図
および範囲から逸脱しないすべての変形をカバーするこ
とを意図していることを理解されたい。

【図面の簡単な説明】

【図１】現在のＭＣ６８ＨＣ１１マイクロプロセッサ・
ファミリーにおいて割込み処理中に実施される先行技術
のレジスタ・スタッキングおよびアンスタッキングを流
れ図で表したものである。

【図２】本発明の一実施例に基づくデータ処理システム
１００において割込み処理中に実施されるレジスタ・ス
タッキングおよびアンスタッキングを流れ図で表したも
のである。

【図３】本発明の一実施例に基づくデータ処理システム
１００において割込み処理中に実施されるレジスタ・ス
タッキングおよびアンスタッキングを流れ図で表したも
のである。

【図４】本発明の一実施例に基づくデータ処理システム
１００をブロック図で示したものである。

【図５】本発明の一実施例に基づく図４の中央演算処理
装置（ＣＰＵ）１０２をブロック図で示したものであ
る。

【図６】本発明の一実施例に基づく図５の実行装置１３
２の一部をブロック図で示したものである。

【符号の説明】

５ 流れのスタート・ポイント，再入点 ７ 割込みサービス・ルーチンにおいて割込みからの戻
り（ＲＴＩ）命令の実行が完了する直後にあたる、流れ
の再入点 ８ Ｃに戻る １０ 無割込み処理を続ける １１ レジスタＰＣ，Ｙ，Ｘ，Ａ，Ｂ，ＣＣＲをスタッ
クする １２ 割込みベクトルを取り込む １３ 割込みベクトルをＰＣにロードする １４ 割込みサービス・ルーチンの実行を開始する １５ 割込みからの戻り（ＲＴＩ）命令の実行を開始す
る １６ レジスタＰＣ，Ｙ，Ｘ，Ａ，Ｂ，ＣＣＲをアンス
タックする ２０ 割込みが切迫しているか？ ２１ その割込みはアンマスクであるか？ ２５ ＳＰ＝＄初期値 ２６ ＳＰ＝＄初期値−９ ２７ ＳＰ＝＄初期値 ２９ スタート・ポイント ３０ Ｂに戻る ３１ 割込みサービス・ルーチンにおいて割込みからの
戻り（ＲＴＩ）命令が実行を開始する直前にあたる、流
れのポイント ３２ Ａに戻る ３３ Ｂに戻る ３５ 無割込み処理を続ける ３６ レジスタＰＣ，Ｙ，Ｘ，Ａ，Ｂ，ＣＣＲをスタッ
クする ３７ 第１割込みベクトルを取り込む ３８ 第１割込みベクトルをＰＣにロードする ３９ 第１割込みサービス・ルーチンの実行を開始する ４０ 割込みからの戻り（ＲＴＩ）命令の実行を開始す
る ４１ レジスタＣＣＲ，Ｂ，Ａ，Ｘ，Ｙ（ＰＣを除く）
をアンスタックする ４２ スタック・ポインタをＳＰ＝＄初期値−９に調整
するが、スタッキングは行わない ４３ 次の割込みベクトルを取り込む ４４ 次の割込みベクトルをＰＣにロードする ４５ 次の割込みサービス・ルーチンを開始する ４６ ＰＣをアンスタックして無割込み処理に戻る ５０ 第１割込みが切迫しているか？ ５１ 第１割込みがアンマスクであるか？ ５２ 次の割込みが切迫しているか？ ５３ 次の割込みがアンマスクであるか？ ６０ ＳＰ＝＄初期値 ６１ ＳＰ＝＄初期値−９ ６２ ＳＰ＝＄初期値−２ ６３ ＳＰ＝＄初期値−９ １００ データ処理システム １０２ ＣＰＵ １０４ システム・インテグレーション・セクション １０６ 読出し専用メモリ（ＲＯＭ） １０８ 電気的に消去可能なプログラム可能読出し専用
メモリ（ＥＥＰＲＯＭ） １１０ パルス幅変調セクション １１２ アナログ・デジタル変換器 １１４ ランダム・アクセス・メモリ（ＲＡＭ） １１６ 逐次セクション １１８ タイマ・セクション １２０ バス １２２，１２４，１２６，１２８，１３０ 集積回路ピ
ン １３２ 実行装置 １３４ マイクロＲＯＭとその関連論理 １３６ 命令パイプ・デコード論理 １３８ バス制御論理 １４０，１４１，１４２ バス回路 １５０ 累算器Ａレジスタ １５２ 累算器Ｂレジスタ １５４ 累算器Ｄレジスタ １５５ インデックス・レジスタＸ １５６ インデックス・レジスタＹ １５７ 条件コード・レジスタ １５８ プログラム・カウンタ・レジスタ １５９，１６０ バス １６１ スタック・ポインタ・レジスタ １６２ モード・ビット １６４ 割込みマスク・ビット（Ｉビット） １６６ 演算論理装置（ＡＬＵ）とその関連論理回路 １６８ データ・バッファ １７０ 制御論理 １７２ スタッキングおよびアンスタッキング論理 １７４ 割込み論理

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームス・エル・ブロセギーニ アメリカ合衆国テキサス州オースチン、フ ェンス・ライン6901

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データ処理システム（１００）において
   複数のレジスタ（１５４〜１５８）をアンスタッキング
   する方法であって： （Ａ）前記複数のレジスタ（１５４〜１５７）の第１部
   分をアンスタッキングする段階； （Ｂ）第１割込みを受け付けるか否か決定する段階； （Ｃ）前記第１の割込みを受け付ける場合には、スタッ
   キングを実行せずにスタック・ポインタ値（１６１）を
   変更する段階；および、 （Ｄ）前記第１の割込みを受け付けない場合には、前記
   複数のレジスタの第２部分（１５８）をアンスタッキン
   グする段階；によって構成されることを特徴とする、デ
   ータ処理システム（１００）において複数のレジスタ
   （１５４〜１５８）をアンスタッキングする方法。
2. 【請求項２】 データ処理システム（１００）を動作す
   る方法であって：命令をデコードする段階；および、 前記の命令デコード段階に応答して： １）複数のレジスタ（１５４〜１５７）の第１部分をア
   ンスタッキングする段階； ２）第１割込みを受け付けるか否か決定する段階； ３）前記第１割込みを受け付ける場合には、スタッキン
   グを実行せずに、スタック・ポインタ値（１６１）を変
   更する段階；および、 ４）前記第１割込みを受け付けない場合には、前記複数
   のレジスタの残りの部分（１５８）をアンスタッキング
   する段階；によって構成される段階を実行する段階；に
   よって構成されることを特徴とする、データ処理システ
   ム（１００）を動作する方法。
3. 【請求項３】 データ処理システム（１００）において
   割込み処理中に複数のレジスタ（１５４〜１５８）をア
   ンスタッキングする方法であって： （Ａ）第１割込みを受け付ける段階； （Ｂ）複数のレジスタ（１５４〜１５８）をスタッキン
   グする段階； （Ｃ）前記スタッキング段階（Ｂ）と同時に、スタック
   ・ポインタ値（１６１）を増分調整して、前記スタック
   ・ポインタ値（１６１）が、スタック内の次に使用可能
   な項目を指し示すようにし、前記スタック・ポインタ値
   （１６１）が、前記スタッキング段階（Ｂ）の開始前に
   初期スタック・ポインタ値を有し、また前記スタック・
   ポインタ値が、前記スタッキング段階（Ｂ）の完了後に
   第１スタック・ポインタ値（１６１）を有する段階； （Ｄ）第１割込みサービス・ルーチンの実行を開始する
   段階； （Ｅ）前記複数のレジスタ（１５４〜１５７）の第１部
   分をアンスタッキングする段階； （Ｆ）前記アンスタッキング段階（Ｅ）と同時に、前記
   スタック・ポインタ値（１６１）を増分調整して、前記
   スタック・ポインタ値（１６１）が前記スタック内の次
   に使用可能な項目を指し示すようにし、前記スタック・
   ポインタ値（１６１）が、前記アンスタッキング段階
   （Ｅ）の完了後に第２スタック・ポインタを有する段
   階； （Ｇ）第２割込みを受け付ける段階； （Ｈ）スタッキングを実行せずに、前記スタック・ポイ
   ンタ値（１６１）を前記第１スタック・ポインタ値に変
   更する段階；および、 （Ｉ）第２割込みサービス・ルーチンの実行を開始する
   段階；によって構成されることを特徴とする、データ処
   理システム（１００）において割込み処理中に複数のレ
   ジスタ（１５４〜１５８）をアンスタッキングする方
   法。
4. 【請求項４】 データ処理システム（１００）であっ
   て：複数のレジスタ（１５４〜１５８）；スタック・ポ
   インタ値を有するスタック・ポインタ・レジスタ（１６
   １）；前記複数のレジスタ（１５４〜１５８）および前
   記スタック・ポインタ（１６１）に結合されたメモリ・
   スタック（１１４）；割込みを受け付けるか否か決定す
   るための割込み決定手段（１７４）；および、 前記スタック・ポインタ値を選択的に変化させるための
   制御手段（１７０）であって、前記制御手段（１７０）
   は前記スタック・ポインタ・レジスタ（１６１）および
   前記割込み決定手段（１７４）に結合され、前記制御手
   段（１７０）は、前記割込み決定手段（１７４）が前記
   割込みを受け付ける場合には、スタッキングを実行せず
   に前記スタック・ポインタ値を変化させるところの、前
   記スタック・ポインタ値を選択的に変化させるための制
   御手段（１７０）；によって構成されることを特徴とす
   る、データ処理システム（１００）。