JPH0618259B2 - Photoelectric conversion device - Google Patents
Photoelectric conversion deviceInfo
- Publication number
- JPH0618259B2 JPH0618259B2 JP59256568A JP25656884A JPH0618259B2 JP H0618259 B2 JPH0618259 B2 JP H0618259B2 JP 59256568 A JP59256568 A JP 59256568A JP 25656884 A JP25656884 A JP 25656884A JP H0618259 B2 JPH0618259 B2 JP H0618259B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- emitter
- photoelectric conversion
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 27
- 239000000969 carrier Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000009825 accumulation Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 229910005540 GaP Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換装置に係り、特に第一導電型の半導
体からなるベース領域と、前記第一導電型とは異なる第
二導電型の半導体からなるエミッタ及びコレクタ領域
と、を有し、光エネルギーを受けることにより生成され
るキャリアを前記ベース領域に蓄積可能なトランジスタ
と、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device, and particularly to a base region made of a semiconductor of the first conductivity type and a second conductivity type different from the first conductivity type. A transistor having an emitter and a collector region made of a semiconductor and capable of storing carriers generated by receiving optical energy in the base region; and a transistor that holds the collector region at a constant potential and is connected to the emitter region. The output circuit has a load, a reading unit for reading a signal from the transistor based on the carriers accumulated in the base region, and a refreshing unit for removing the carriers accumulated in the base region. , A photoelectric conversion device that performs a storage operation, a read operation, and a refresh operation.
［従来技術］ 近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われてい
る。[Prior Art] In recent years, research on photoelectric conversion devices, particularly solid-state imaging devices, has been conducted mainly on two systems, CCD type and MOS type.
ＣＣＤ型撮像装置は、MOS 型キャパシタ電極下にポテン
シャル井戸を形成し、光入射により発生した電荷をこの
井戸に蓄積し、読出し時には、これたのポテンシャル井
戸を、電極にかけるパルスにより順次動かして、蓄積さ
れた電荷を出力アンプまで転送して読出す、という原理
を用いている。一方、ＭＯＳ型撮像装置は、受光部を構
成するｐｎ接合より成るフォトダイオードの各々に光の
入射により発生した電荷を蓄積し、読出し時には、それ
ぞれのフォトダイオードに接続されたMOS スイッチング
トランジスタを順次ONすることにより蓄積された電荷を
出力アンプに読出す、という原料を用いている。The CCD type image pickup device forms a potential well under the MOS type capacitor electrode and accumulates the electric charge generated by light incidence in this well. At the time of reading, these potential wells are sequentially moved by a pulse applied to the electrode, The principle is that the accumulated charges are transferred to an output amplifier and read out. On the other hand, the MOS type image pickup device accumulates the electric charges generated by the incidence of light in each of the photodiodes formed by the pn junction which constitutes the light receiving part, and turns on the MOS switching transistors connected to the respective photodiodes when reading out. The raw material is used to read out the accumulated charge to the output amplifier.
しかし、これら従来方式の撮像装置には、次のような欠
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。However, these conventional type image pickup devices have the following drawbacks, and thus have been a major obstacle in promoting higher resolution in the future.
ＣＣＤ型撮像装置では、1) 出力アンプとしてMOS 型ア
ンプがオンチップ化されるために、シリコンとシリコン
酸化膜の界面から画像上、目につきやすい1 ／f 雑音が
発生する。2) 高解像度化を図るために、セル数を増加
させて高密度化すると、ひとつのポテンシャル井戸に蓄
積できる最大電荷量が減少し、ダイナミックレンジが取
れなくなる。3) 蓄積電荷を転送して行く構造であるた
めに、セルに一つでも欠陥が存在すると、そこで電荷転
送がストップしてしまう。In the CCD type image pickup device, 1) Since the MOS type amplifier is on-chip as the output amplifier, 1 / f noise that is easily noticeable on the image is generated from the interface between silicon and the silicon oxide film. 2) If the number of cells is increased and the density is increased in order to achieve higher resolution, the maximum amount of charge that can be stored in one potential well decreases, and the dynamic range cannot be obtained. 3) Due to the structure of transferring accumulated charge, if there is even one defect in the cell, charge transfer will stop there.
ＭＯＳ型撮像装置では、1) 信号読出し時に、各フォト
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。2) 配線容量が大きく、
これによるランダム雑音の発生が大きい。3) MOSスイッ
チングトランジスタの寄生容量のバラツキによる固定パ
ターン雑音の混入がある。In the MOS type image pickup device, 1) a large signal voltage drop occurs at the time of signal reading because the wiring capacitance is connected to each photodiode. 2) The wiring capacitance is large,
This causes a large amount of random noise. 3) Fixed pattern noise is mixed due to variations in parasitic capacitance of MOS switching transistors.
このような欠点を解決するために、特願昭58−120755号
に新方式の光電変換装置が提案されている。In order to solve such a drawback, a new type photoelectric conversion device is proposed in Japanese Patent Application No. 58-120755.
第７図(A) は、特願昭58−120755号に記載されている光
電変換装置の平面図、第７図(B) は、そのＩ−Ｉ線断面
図である。FIG. 7 (A) is a plan view of the photoelectric conversion device described in Japanese Patent Application No. 58-120755, and FIG. 7 (B) is a sectional view taken along the line I-I.
両図において、ｎ＋シリコン基板1 上に光センサセルが
形成され配列されており、各光センサセルはSiＯ２、Si
３Ｎ４、又はポリシリコン等より成る素子分離領域2 に
よって隣接する光センサセルから電気的に絶縁されてい
る。In both figures, photosensor cells are formed and arranged on the n + silicon substrate 1, and each photosensor cell is formed of SiO 2 , Si.
It is electrically insulated from an adjacent photosensor cell by an element isolation region 2 made of 3 N 4 or polysilicon.
各光センサセルは次のような構成を有する。Each photosensor cell has the following configuration.
エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域3 上にはｐタイプの不純物とドーピングすること
でｐ領域4 が形成され、ｐ領域4 には不純物拡散技術又
はイオン注入技術等によってｎ＋領域5 が形成されてい
る。ｐ領域4 およびｎ＋領域5 は、各々バイポーラトラ
ンジスタのベースおよびエミッタである。N with low impurity concentration formed by epitaxial technology
A p region 4 is formed on the − region 3 by doping with a p-type impurity, and an n + region 5 is formed in the p region 4 by an impurity diffusion technique or an ion implantation technique. P region 4 and n + region 5 are the base and emitter of the bipolar transistor, respectively.
このように各領域が形成されたｎ−領域3 上には酸化膜
6 が形成され、酸化膜6 上に所定の面積を有するキャパ
シタ電極7 が形成されている。キャパシタ電極7 は酸化
膜6 を挟んでｐ領域4 と対向し、キャパシタ電極7 にパ
ルス電圧を印加することで浮遊状態にされたｐ領域4 の
電位を制御する。An oxide film is formed on the n − region 3 where each region is formed in this way.
6 is formed, and a capacitor electrode 7 having a predetermined area is formed on the oxide film 6. The capacitor electrode 7 faces the p region 4 with the oxide film 6 interposed therebetween, and a pulse voltage is applied to the capacitor electrode 7 to control the potential of the floating p region 4.
その他に、ｎ＋領域5 に接続されたエミッタ電極8 、エ
ミッタ電極8 から信号を外部へ読出す配線9 、キャパシ
タ電極7 に接続された配線10、基板1 の裏面に不純物濃
度の高いｎ＋領域11、およびバイポーラトランジスタの
コレクタに電位を与えるための電極12がそれぞれ形成さ
れている。In addition, the emitter electrode 8 connected to the n + region 5, the wiring 9 for reading a signal from the emitter electrode 8 to the outside, the wiring 10 connected to the capacitor electrode 7, the n + region having a high impurity concentration on the back surface of the substrate 1. 11 and an electrode 12 for applying a potential to the collector of the bipolar transistor are formed.
次に、基本的な動作を説明する。光13はバイポーラトラ
ンジスタのベースであるｐ領域4 へ入射し、光量に対応
した電荷がｐ領域4 に蓄積される（蓄積動作）。蓄積さ
れた電荷によってベース電位は変化し、その電位変化を
浮遊状態にしたエミッタ電極8 から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。また、ｐ領域4 に蓄積された電荷を除去するに
は、エミッタ電極8 を接地し、キャパシタ電極7 に正電
圧のパルスを印加する（リフレッシュ動作）。この正電
圧を印加することでｐ領域4 はｎ＋領域5 に対して順方
向にバイアスされ、蓄積された電荷が除去される。以後
上記の蓄積、読出し、リフレッシュという各動作が繰り
返される。Next, the basic operation will be described. The light 13 is incident on the p region 4 which is the base of the bipolar transistor, and electric charges corresponding to the amount of light are accumulated in the p region 4 (accumulation operation). The base potential changes due to the accumulated charges, and the electric potential corresponding to the amount of incident light can be obtained by reading the potential change from the floating emitter electrode 8 (reading operation). To remove the electric charge accumulated in the p region 4, the emitter electrode 8 is grounded and a positive voltage pulse is applied to the capacitor electrode 7 (refresh operation). By applying this positive voltage, the p region 4 is biased in the forward direction with respect to the n + region 5, and the accumulated charges are removed. Thereafter, the above-mentioned operations of accumulation, reading and refresh are repeated.
要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるｐ領域4 に蓄積し、その
蓄積電荷量によってエミッタ電極8 からコレクタ電極12
に流れる電流をコントロールするものである。したがっ
て、蓄積された電荷を、各セルの増幅機能により電荷増
幅してから読出すわけであり、言い換えれば、インピー
ダンス変換により、低インピーダンス出力として読出す
わけである。この方式は、高出力、高感度、しかも低雑
音であり、将来の高解像度化に対しても有利なものであ
ると言える。In short, the method proposed here accumulates the electric charge generated by the incident light in the p region 4 which is the base, and the accumulated amount of electric charges causes the electric charge from the emitter electrode 8 to the collector electrode 12.
It controls the electric current that flows through. Therefore, the accumulated charge is read after being amplified by the amplifying function of each cell, in other words, it is read as a low impedance output by impedance conversion. This system has high output, high sensitivity, and low noise, and can be said to be advantageous for future high resolution.
［発明が解決しようとする問題点］ しかしながら、この方式は、信号の読出し時に、エミッ
タ領域であるｎ＋領域5 を浮遊状態にする必要があるた
めに、読出しの総電荷量が配線容量の制限を受け、定常
的な出力を得ることができなかった。また、ダイナミッ
クレンジを考えると、ｐ領域4 に蓄積できる電荷量は、
ｐ領域4 とｎ＋領域5 の間の拡散障壁で決定され、同一
の材料であれば、その禁制帯幅で制限を受ける。したが
って、ダイナミックレンジの拡大が困難であった。[Problems to be Solved by the Invention] However, in this method, since the n + region 5 which is the emitter region needs to be in a floating state at the time of reading a signal, the total amount of charges for reading is limited by the wiring capacitance. However, a steady output could not be obtained. Also, considering the dynamic range, the amount of charge that can be accumulated in the p region 4 is
It is determined by the diffusion barrier between the p region 4 and the n + region 5, and if the same material is used, it is limited by the band gap. Therefore, it is difficult to expand the dynamic range.
［発明の概要］ 本発明による光電変換装置は、第一導電型の半導体から
なるベース領域と、前記第一導電型とは異なる第二導電
型の半導体からなるエミッタ及びコレクタ領域と、を有
し、光エネルギーを受けることにより生成されるキャリ
アを前記ベース領域に蓄積可能なトランジスタと、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置において、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする。[Summary of the Invention] A photoelectric conversion device according to the present invention has a base region made of a semiconductor of a first conductivity type, and an emitter and a collector region made of a semiconductor of a second conductivity type different from the first conductivity type. A transistor capable of accumulating carriers generated by receiving light energy in the base region; and a collector of the output region connected to the emitter region, the collector region being held at a constant potential, and being accumulated in the base region. The photoelectric conversion device includes a reading unit for reading a signal from the transistor based on the generated carriers, and a refreshing unit for removing the carriers accumulated in the base region, and performs a storage operation, a read operation, and a refresh operation. In the conversion device, the transistor has the emitter region having a larger bandgap than the base region. Characterized in that it is a heterojunction bipolar transistor having a region.
また本発明による光電変換装置は、第一導電型の半導体
からなるベース領域と、前記第一導電型とは異なる第二
導電型の半導体からなるエミッタ及びコレクタ領域と、
を有し、光エネルギーを受けることにより生成されるキ
ャリアを前記ベース領域に蓄積可能なトランジスタの複
数と、 前記複数のトランジスタのエミッタ領域に接続された出
力線と、負荷抵抗に接続された共通出力線と、前記出力
線と前記共通出力線との間にそれぞれ設けられたスイッ
チと、を有する出力回路と、 前記複数のトランジスタのコレクタ領域を一定電位に保
持するとともに、出力信号を読み出すべきトランジスタ
に対応した前記スイッチをオンし且つ該トランジスタの
ベース領域に読み出し用の信号を供給して、該ベース領
域に蓄積されたキャリアに基づいて前記出力信号を前記
負荷抵抗に読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置であって、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする。Further, the photoelectric conversion device according to the present invention, a base region made of a semiconductor of a first conductivity type, an emitter and a collector region made of a semiconductor of a second conductivity type different from the first conductivity type,
A plurality of transistors capable of storing carriers generated by receiving light energy in the base region, an output line connected to an emitter region of the plurality of transistors, and a common output connected to a load resistor. Line, an output circuit having a switch provided between the output line and the common output line, and a transistor for reading an output signal while holding the collector regions of the plurality of transistors at a constant potential. Read-out means for turning on the corresponding switch and supplying a read-out signal to the base region of the transistor, and reading out the output signal to the load resistor based on the carriers accumulated in the base region; A refresh means for removing the carriers accumulated in the base region is provided, and the accumulation operation and the read operation are performed. It is a photoelectric conversion device performing a production and refresh operation, wherein the transistor is a heterojunction bipolar transistor having a region in which the emitter region has a larger bandgap than the base region.
［作用］ このように、エミッタ領域がベース領域より大きな禁止
帯幅を有するようなヘテロ接合（異種接合）とすること
で、信号の読み出しを行うエミッタ領域を浮遊状態にす
る必要がなくなり、信号を定常電流として読出すことが
できるとともに、拡散障壁が高くなるために、ダイナミ
ックレンジが拡大する。[Operation] As described above, by forming the heterojunction (heterojunction) in which the emitter region has a larger band gap than the base region, it is not necessary to put the emitter region in which a signal is read out in a floating state, and It can be read as a steady-state current, and since the diffusion barrier is increased, the dynamic range is expanded.
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。EXAMPLES Examples of the present invention will be described below in detail with reference to the drawings.
第１図は、本発明による光電変換装置の一実施例の断面
図である。FIG. 1 is a sectional view of an embodiment of the photoelectric conversion device according to the present invention.
同図において、ｎ型シリコン基板101 上に同じくシリコ
ンのｎ−エピタキシャル層102 が形成され、その中にシ
リコン酸化物の素子分離領域103 によって相互に電気的
に絶縁された光センサセルが形成されている。In the figure, n of same silicon on the n-type silicon substrate 101 - epitaxial layer 102 is formed, mutually electrically insulated photosensor cell by an element isolation region 103 of silicon oxide is formed therein .
各光センサセルは、エビタキシャル層102 と同じシリコ
ン（禁止帯幅1.2eV）のｐ領域104 と、シリコンより広
い禁止帯幅（2.3eV）をもった材料（例えばガリウムリ
ンGaP 等）から成り、ｐ領域104 に接合するｎ領域105
とを有する。ｐ領域104 は、シリコン酸化膜等の絶縁膜
106 を挟んでキャパシタ電極107 と対向し、ｐ領域104
の電位を制御するためのキャパシタを形成している。Each optical sensor cell is composed of the same p-region 104 of silicon (forbidden band width 1.2 eV) as the epitaxial layer 102 and a material (for example, gallium phosphide GaP) having a wider forbidden band width (2.3 eV) than silicon. N region 105 joined to region 104
Have and. The p region 104 is an insulating film such as a silicon oxide film.
The p region 104 is opposed to the capacitor electrode 107 with 106 interposed therebetween.
A capacitor is formed to control the potential of the.
その他に、ｎ領域105 とオーミックコンタクトを有する
Au-Ge 等の電極108 、セル全体を覆う絶縁膜109 、そし
て基板101 の裏面には、オーミックコンタクトをとるた
めにｎ＋拡散層110 を介して電極111 が形成されてい
る。次に、このような構成を有する光センサセルの本実
施例における基本動作を説明する。In addition, it has ohmic contact with the n region 105.
An electrode 108 made of Au-Ge or the like, an insulating film 109 covering the entire cell, and an electrode 111 are formed on the back surface of the substrate 101 via an n + diffusion layer 110 for ohmic contact. Next, the basic operation of the optical sensor cell having such a configuration in this embodiment will be described.
第２図(A) 〜(F) は、本実施例の動作を説明するための
エネルギバンド図である。ここでは、ｐ領域104 よりも
禁止帯幅の広いｎ領域105 をエミッタＥ、ｐ領域104 を
ベースＢ、ｎ−エピタキシャル層102 および基板101 を
コレクタＣとし、各領域のエネルギバンドが示されてい
る。2 (A) to (F) are energy band diagrams for explaining the operation of this embodiment. Here, the n-region 105 having a wider bandgap than the p-region 104 is the emitter E, the p-region 104 is the base B, the n − epitaxial layer 102 and the substrate 101 are the collector C, and the energy band of each region is shown. .
（電荷蓄積動作） まず、エミッタ電極108 を接地電位、コレクタ電極111
を正電位Ｖｃに設定して、ベース領域104 を負電位−Ｖ
ｂとし、エミッタ領域105 に対して逆バイアス状態にす
る［第２図(A) ］。(Charge Accumulation Operation) First, the emitter electrode 108 is set to the ground potential and the collector electrode 111 is set.
Is set to a positive potential Vc, and the base region 104 is set to a negative potential −V.
b, and the emitter region 105 is reverse biased [FIG. 2 (A)].
この状態でベース領域104 に光が入射すると、半導体内
で電子・ホール対が発生する。特にベース領域104 およ
びコレクタである領域102 で発生した電子・ホール対の
中で、ホールは最もポテンシャルの低いベース領域104
に集まり、電子は正にバイアスされているコレクタ領域
へ逃げて行く。したがって、入射した光の量に応じて、
ベース領域105 にホールが蓄積され、蓄積されたホール
によってベース領域104 の電位が正の方向へ変化してい
く。その電位の変化量Ｖｐは、 Ｖｐ＝Ｑ／（Ｃbe＋Ｃbc）・・・・・(1) である。ただし、Ｑは、蓄積されたホールの電荷、Ｃbe
はベース−エミッタ間の接合容量、Ｃbcはベース−コレ
クタ間の接合容量である［同図(B) ］。When light enters the base region 104 in this state, electron-hole pairs are generated in the semiconductor. Of the electron-hole pairs generated in the base region 104 and the collector region 102, holes are the base region 104 with the lowest potential.
, And the electrons escape to the positively biased collector region. Therefore, depending on the amount of incident light,
Holes are accumulated in the base region 105, and the accumulated holes change the potential of the base region 104 in the positive direction. The change amount Vp of the potential is Vp = Q / (Cbe + Cbc) (1). However, Q is the charge of the accumulated holes, Cbe
Is the junction capacitance between the base and the emitter, and Cbc is the junction capacitance between the base and the collector [(B) in the figure].
なお、シリコンを材料とした時、ベース領域104 および
コレクタ領域102 を合わせた深さを5 〜6 μｍとすれ
ば、この領域で可視光の大部分が吸収される。When silicon is used as the material, if the total depth of the base region 104 and the collector region 102 is set to 5 to 6 μm, most of visible light is absorbed in this region.
（読出し動作） 蓄積動作が終了し、エネルギバンドが第２図(B) の状態
になると同時に、エミッタ領域105 を浮遊状態ではな
く、後述するように抵抗を介して接地する。続いて、キ
ャパシタ電極107 に読出し用正電圧Ｖｒを印加する。こ
の時、キャパシタの容量をＣoxとすると、ベース領域10
4 の電位は、 だけ正方向に変化する。したがって、ベース領域104 の
電位が蓄積電荷によって十分正方向にバイアスされてい
るならば、バイポーラトランジスタと同様に、コレクタ
からエミッタへ次式で表わされる電子による電流Ｉｃが
流れる。(Reading Operation) At the same time when the storage operation is completed and the energy band is in the state shown in FIG. 2 (B), the emitter region 105 is not in the floating state but is grounded via a resistor as described later. Subsequently, the positive voltage Vr for reading is applied to the capacitor electrode 107. At this time, when the capacitance of the capacitor is Cox, the base region 10
The potential of 4 is Only changes in the positive direction. Therefore, if the potential of the base region 104 is sufficiently biased in the positive direction by the accumulated charges, the electron current Ic represented by the following equation flows from the collector to the emitter as in the bipolar transistor.
ここで、Ａj はベース−エミッタ間の接合面積、ｑは単
位電荷量（1.6 ×10 -19クーロン）、Dnはベース中にお
ける電子の拡散定数、Npｏはベース中のエミッタ単にお
ける電子濃度、Wbはベース幅である。 Where Aj is the base-emitter junction area, q is the unit charge (1.6 × 10 -19 coulomb), Dn is the electron diffusion constant in the base, Npo is the electron concentration in the single emitter in the base, and Wb is It is the base width.
このように、電流Ｉｃは、蓄積電荷によるベース領域10
4 の電位変化量Ｖｐの関数となり、その電位変化量Ｖｐ
は(1) 式から入射光による蓄積電荷量の関数である。し
たがって、電流Ｉｃをエミッタ電極108 から取り出すこ
とで入射光量に対応した電気信号を読出すことができ
る。Thus, the current Ic is the base region 10 due to the accumulated charge.
It becomes a function of the potential change amount Vp of 4 and the potential change amount Vp
Is a function of the amount of accumulated charge due to incident light from Eq. (1). Therefore, by extracting the current Ic from the emitter electrode 108, an electric signal corresponding to the amount of incident light can be read.
ところで、蓄積されたホールに着目すると、ベース領域
104 がエミッタ領域105 に対して順方向にバイアスされ
ていながらも、エミッタ領域105 の禁止帯幅がベース領
域104 より広いために、拡散障壁が残りベース領域104
に蓄積されたホールはエミッタ領域105 へ流出すること
ができない。したがって、電流Ｉｃは、ベース領域104
に蓄積されたホールが再結合で消滅するまで流れ続け、
蓄積されたホールは、読出し動作中、再結合で消滅する
以外はベース領域104 中に残留する［同図(C) ］。By the way, focusing on the accumulated holes, the base region
Although 104 is forward biased with respect to the emitter region 105, the diffusion barrier remains because the bandgap of the emitter region 105 is wider than that of the base region 104.
The holes accumulated in the region cannot flow out to the emitter region 105. Therefore, the current Ic is equal to the base region 104.
Keeps flowing until the holes accumulated in are disappeared by recombination,
The accumulated holes remain in the base region 104 except for disappearing due to recombination during the read operation [Fig. (C)].
続いて、キャパシタ電極107 に印加した電圧Ｖｒを接地
電圧に戻すことで、ベース領域104 の電位は、同図(B)
に示す読出し動作以前の状態にほぼ復帰し、読出し動作
が終了する。すなわち、このことは、再結合によるホー
ルの減少分を無視すれば、繰り返し読出しが可能である
ことを示している［同図(D) ］。Subsequently, by returning the voltage Vr applied to the capacitor electrode 107 to the ground voltage, the potential of the base region 104 is changed to the same as shown in FIG.
The state before the read operation shown in (3) is almost restored, and the read operation is completed. That is, this indicates that repeated reading is possible if the reduction of holes due to recombination is ignored [(D) of the same figure].
（リフレッシュ動作） 上述したように、読出し動作が終了してもベース領域10
4 内にホールが残留しているために、次の蓄積動作を行
う前に、残留ホールを除去する必要がある。(Refresh operation) As described above, even if the read operation is completed, the base region 10
Since there are holes remaining in 4, it is necessary to remove the remaining holes before the next accumulation operation.
まずエミッタ電極108 およびコレクタ電極111 を通し
て、エミッタ領域105 およびコレクタ領域101,102 を接
地電位とする。続いて、キャパシタ電極107 に読出し時
より大きなリフレッシュ用正電圧Ｖrhが印唄される。正
電圧Ｖrhが印加されると、ベース領域104 の電位は、 だけ正方向へ変動する［同図(E) ］。First, the emitter region 105 and the collector regions 101 and 102 are set to the ground potential through the emitter electrode 108 and the collector electrode 111. Then, the refreshing positive voltage Vrh, which is higher than that at the time of reading, is applied to the capacitor electrode 107. When the positive voltage Vrh is applied, the potential of the base region 104 becomes Only in the positive direction [Fig. (E)].
ここで、Ｖrh′を十分大きくすれば、ベース−コレクタ
間の拡散障壁は小さくなり、ベース領域104 に蓄積され
ているホールは、コレクタ側へ流出する。それに伴っ
て、ベース領域104 の電位は、負の方向へ変化し、接地
電位に近づいて行く。このリフレッシュ動作の時間を十
分とれば、完全リフレッシュ状態となる［同図(F) ］。Here, if Vrh 'is made sufficiently large, the diffusion barrier between the base and the collector becomes small, and the holes accumulated in the base region 104 flow out to the collector side. Along with this, the potential of the base region 104 changes in the negative direction and approaches the ground potential. If the time for this refresh operation is sufficient, it will be in the complete refresh state [(F) in the figure].
しかし、リフレッシュ時間が短かければ、過渡的状態と
なり、ベース領域104 の電位が接地電位に対してＶk だ
け正電位となる。However, if the refresh time is short, a transitional state occurs, and the potential of the base region 104 becomes positive by Vk with respect to the ground potential.
こうして蓄積されたホールが除去されると、キャパシタ
電極107 に印加されたリフレッシュ用正電位Ｖrhを接地
電圧に戻す。この時、ベース領域104 には、等価的に、 だけの負電圧が印加されたこととなる。したがって、完
全リフレッシュ状態であれば、ベース領域104 の電位
は、 となり、過渡的なリフレッシュであれば、 となる。すなわち、ベース領域104 は、エミッタ領域10
5 に対して逆バイアス状態となる。この状態でコレクタ
電極111 に正電圧Ｖｃを印加すれば、同図(A) に示す状
態となり、再び蓄積動作を行うことができる。When the accumulated holes are removed, the refreshing positive potential Vrh applied to the capacitor electrode 107 is returned to the ground voltage. At this time, the base region 104 is equivalently That is, only a negative voltage is applied. Therefore, in the complete refresh state, the potential of the base region 104 is And if it is a transient refresh, Becomes That is, the base region 104 is the emitter region 10
Reverse bias is applied to 5. If a positive voltage Vc is applied to the collector electrode 111 in this state, the state shown in FIG.
このようにして、蓄積、読出し、リフレッシュの各動作
を基本サイクルとして、入射光の観測又は光情報の読出
しを行うことが可能となる。In this way, it is possible to observe incident light or read optical information with each operation of accumulation, reading, and refreshing as a basic cycle.
以上のような構成および基本動作を有する光センサセル
はヘテロ接合型バイポーラトランジスタのベースが容量
結合になったものと等価とみなすことができるから、以
下、上記光センサセルを第３図に示す記号で表わす。す
なわち、同図において、光センサセル30のベースはキャ
パシタＣoxを介してキャパシタ電極107 に接続され、エ
ミッタはエミッタ電極108 に、コレクタはコレクタ電極
111 に接続されている。An optical sensor cell having the above-described configuration and basic operation can be regarded as equivalent to a heterojunction bipolar transistor whose base is capacitively coupled. Therefore, the optical sensor cell is represented by the symbol shown in FIG. 3 below. . That is, in the figure, the base of the optical sensor cell 30 is connected to the capacitor electrode 107 via the capacitor Cox, the emitter is the emitter electrode 108, and the collector is the collector electrode.
It is connected to 111.
上記光センサセルを二次元的に配列して構成した光電変
換装置の一例を図面を用いて説明する。An example of the photoelectric conversion device configured by arranging the photosensor cells two-dimensionally will be described with reference to the drawings.
第４図は、光センサセルを３×３に配列した場合の光電
変換装置の回路図である。FIG. 4 is a circuit diagram of the photoelectric conversion device when the photosensor cells are arranged in a 3 × 3 array.
同図において、光センサセル30は、３×３に配列され、
各コレクタ電極111 は共通に接続されている。各光セン
サセル30のキャパシタ電極107 は、行毎に読出しパルス
およびリフレッシュパルスを印加するための水平ライン
31，31′，31″に接続され、、各水平ラインは、バッフ
ァＭＯＳトランジスタ33，33′，33″を介して、読出し
パルスを発生させるための垂直走査回路32の並列出力端
子Ｌ１〜Ｌ３に接続されている。バッファＭＯＳトラン
ジスタ33，33′，33″のゲート電極は端子34に共通に接
続されている。また、水平ライン31，31′，31″は、バ
ッファＭＯＳトランジスタ35，35′，35″を介して、リ
フレッシュパルスを印加するための端子37に接続され、
バッファＭＯＳトランジスタ35，35′，35″のゲート電
極は端子36に共通に接続されている。In the figure, the optical sensor cells 30 are arranged in a 3 × 3 array,
The collector electrodes 111 are commonly connected. The capacitor electrode 107 of each photosensor cell 30 is a horizontal line for applying a read pulse and a refresh pulse for each row.
31, 31 ', "connected ,, each horizontal line in the buffer MOS transistors 33, 33 31', 33" via a parallel output terminals L 1 ~L of the vertical scanning circuit 32 for generating a read pulse Connected to 3 . The gate electrodes of the buffer MOS transistors 33, 33 ', 33 "are commonly connected to the terminal 34. The horizontal lines 31, 31', 31" are connected via the buffer MOS transistors 35, 35 ', 35 ". , Connected to terminal 37 for applying a refresh pulse,
The gate electrodes of the buffer MOS transistors 35, 35 ', 35 "are commonly connected to the terminal 36.
各光センサセル30のエミッタ電極108 は、列毎に信号を
読出すための垂直ライン３８，３８′，３８″（出力線
となる）に接続され、各垂直ラインはゲート用ＭＯＳト
ランジスタ４０，４０′，４０″（共通出力線と出力線
との間にそれぞれ設けられたスイッチとなる）を介して
出力信号線４１（共通出力線となる）に共通接続されて
いる。ゲート用ＭＯＳトランジスタ40，40′，40″の各
ゲート電極は、垂直ラインを順次開閉するためのパルス
を発生する水平シフトレジスタ39の並列出力端子Ｒ１〜
Ｒ３に接続されている。The emitter electrode 108 of each photosensor cell 30 is connected to a vertical line 38, 38 ', 38 "(which serves as an output line) for reading a signal for each column, and each vertical line is a gate MOS transistor 40, 40'. , 40 ″ (which serve as switches respectively provided between the common output lines and the output lines) are commonly connected to the output signal line 41 (which serves as the common output line). Gate MOS transistors 40, 40 ', the gate electrode 40', the parallel output terminals R 1 ~ of the horizontal shift register 39 for generating pulses for sequentially opening and closing the vertical line
It is connected to R 3 .
出力信号線41は、出力信号線４１をリフレッシュするた
めのトランジスタ42を介して接地され、トランジスタ42
のゲート電極は端子43に接続されている。さらに、出力
信号線41は、負荷抵抗４４（抵抗素子となる）を介して
接地されるとともに、信号増幅用トランジスタ45のベー
スに接続されている。出力端子46は信号増幅用トランジ
スタ45のコレクタに接続され、増幅された信号を外部へ
出力する。The output signal line 41 is grounded via a transistor 42 for refreshing the output signal line 41.
The gate electrode of is connected to the terminal 43. Further, the output signal line 41 is grounded via a load resistor 44 (which serves as a resistance element) and is connected to the base of the signal amplification transistor 45. The output terminal 46 is connected to the collector of the signal amplifying transistor 45 and outputs the amplified signal to the outside.
また、垂直ライン38，38′，38″は、垂直ラインをリフ
レッシュするためのＭＯＳトランジスタ48，48′，48″
を介して接地され、ＭＯＳトランジスタ48，48′，48″
の各ゲート電極は、端子49に共通接続されている。な
お、ベース領域に蓄積されたキャリアに基づいて信号を
トランジスタより出力回路に読み出す為の読み出し手段
は、垂直走査回路３２、バッファＭＯＳトランジスタ３
３〜３３″、端子３４、水平ライン３１〜３１″より構
成される。またベース領域に蓄積されたキャリアを除く
為のリフレッシュ手段は、ＭＯＳトランジスタ４８〜４
８″、端子４９、バッファＭＯＳトランジスタ３５〜３
５″、端子３６、端子３７、水平ライン３１〜３１″よ
り構成される。Also, the vertical lines 38, 38 ', 38 "are MOS transistors 48, 48', 48" for refreshing the vertical lines.
Grounded via a MOS transistor 48, 48 ', 48 "
Each gate electrode of is commonly connected to the terminal 49. The reading means for reading a signal from the transistor to the output circuit based on the carriers accumulated in the base region is the vertical scanning circuit 32 and the buffer MOS transistor 3.
3 to 33 ″, terminals 34, and horizontal lines 31 to 31 ″. Further, the refresh means for removing the carriers accumulated in the base region is the MOS transistors 48-4.
8 ″, terminal 49, buffer MOS transistors 35-3
5 ″, terminals 36, terminals 37, and horizontal lines 31 to 31 ″.
次に、このような構成を有する光電変換装置の動作を第
５図に示すタイミング波形図を参照しながら説明する。Next, the operation of the photoelectric conversion device having such a configuration will be described with reference to the timing waveform diagram shown in FIG.
まず、リフレッシュ期間において、各光センサセル30の
コレクタ電極111 およびエミッタ電極108 は接地電位に
ある。エミッタ電極108 は、端子49にハイレベルが印加
されＭＯＳトランジスタ48，48′，48″が導通状態とな
ることで接地される。この状態で、端子36にハイレベル
が印加され、端子37にリフレッシュ用の正電圧Ｖrhがバ
ッファＭＯＳトランジスタ35，35′，35″を介して各光
センサセル30のキャパシタ電極107 に印加される。リフ
レッシュ用の正電圧Ｖrhが印加されることで、すでに述
べたように、ベース領域104 に蓄積されたホールが除去
され、リフレッシュ用の正電圧Ｖrhが接地電位に戻り、
端子36がローレベルになってリフレッシュ動作が終了す
る。First, in the refresh period, the collector electrode 111 and the emitter electrode 108 of each photosensor cell 30 are at the ground potential. The emitter electrode 108 is grounded when a high level is applied to the terminal 49 and the MOS transistors 48, 48 ', 48 "are rendered conductive. In this state, the high level is applied to the terminal 36 and the terminal 37 is refreshed. Is applied to the capacitor electrode 107 of each photosensor cell 30 via the buffer MOS transistors 35, 35 ', 35 ". By applying the positive voltage Vrh for refreshing, as described above, the holes accumulated in the base region 104 are removed, and the positive voltage Vrh for refreshing returns to the ground potential.
The terminal 36 goes low and the refresh operation ends.
次に、蓄積期間において、コレクタ電極111 に正電圧Ｖ
ｃが印加され、端子49に引き続きハイレベルが印加され
ることでエミッタ電極108 は接地されている。すでに述
べたように、この状態で光が入射し、各光センサセル30
のベース領域104 に各々入射光量に対応したホールが蓄
積される。Next, during the accumulation period, a positive voltage V is applied to the collector electrode 111.
The emitter electrode 108 is grounded by applying the voltage c and by subsequently applying the high level to the terminal 49. As described above, light enters in this state and each photosensor cell 30
Holes corresponding to the amount of incident light are accumulated in the base region 104 of the.
次に、読出し期間において、端子49はローレベルとなり
ＭＯＳトランジスタ48，48′，48″はオフ状態になる。
続いて、端子34にハイレベルが印加され、バッファＭＯ
Ｓトランジスタ33，33′，33″が導通状態となり、垂直
走査回路32の端子Ｌ１〜Ｌ３から順次読出し用正電圧Ｖ
ｒが出力される。Next, in the read period, the terminal 49 becomes low level and the MOS transistors 48, 48 ', 48 "are turned off.
Subsequently, a high level is applied to the terminal 34, and the buffer MO
S transistors 33, 33 ', 33 "are turned, the vertical scanning circuit 32 of the terminal L 1 ~L 3 positive voltage sequentially read from the V
r is output.
まず、垂直走査回路32の端子Ｌ１から水平ライン31に電
圧Ｖｒが印加されると、第１行の光センサセル30が読出
し状態となり、その間に、水平シフトレジスタ39の端子
Ｒ１〜Ｒ３から順次ハイレベルが出力される。今、端子
Ｒ１からハイレベルが出力されたとすると、第１行第１
列の光センサセル30の信号が電流Ｉｃとして信号線41に
読出され、負荷抵抗44を通して流れる。そして負荷抵抗
44の両端に発生した電圧を信号増幅トランジスタ45で増
幅することで第１行第１列の光センサセル30の光情報を
得ることができる。その直後、端子43にハイレベルが印
加され、信号線41をリフレッシュする。以上の動作を同
行第２列、第３列の光センサセル30の場合も同様に順次
行う。すなわち、ゲート用ＭＯＳトランジスタ40，4
0′，40″を順次導通状態とし、第１行第１列〜同行第
３列までの光センサセル30から順次出力信号を読出すと
ともに、読出す毎に信号線41をリフレッシュする。そし
て、第１行の光センサセル30の読出しが終了すると、端
子49にハイレベルが印加され、ＭＯＳトランジスタ48，
48′，48″が導通状態になって垂直ライン38，38′，3
8″がリフレッシュされる。First, when the voltage Vr is applied to the horizontal line 31 from the terminal L 1 of the vertical scanning circuit 32, the photosensor cells 30 in the first row are in the reading state, and during that time, the terminals R 1 to R 3 of the horizontal shift register 39 are connected. High level is output sequentially. Now, assuming that a high level is output from the terminal R 1 , the 1st row 1st row
The signal of the photosensor cell 30 in the column is read out as the current Ic to the signal line 41 and flows through the load resistor 44. And load resistance
By amplifying the voltage generated at both ends of 44 with the signal amplifying transistor 45, the optical information of the photosensor cell 30 in the first row and first column can be obtained. Immediately after that, a high level is applied to the terminal 43 to refresh the signal line 41. The above operation is similarly sequentially performed for the photosensor cells 30 in the second and third columns of the same row. That is, the gate MOS transistors 40, 4
0 ′ and 40 ″ are sequentially turned on, and output signals are sequentially read from the photosensor cells 30 in the first row, first column to the third row, and the signal line 41 is refreshed each time they are read. When the reading of the photosensor cells 30 in one row is completed, a high level is applied to the terminal 49, and the MOS transistors 48,
Vertical lines 38, 38 ', 3 with 48', 48 "conductive
8 ″ is refreshed.
このような第１行の動作を、垂直走査回路32の端子
Ｌ２、Ｌ３から順次読出し用電圧Ｖｒを出力すること
で、第２行、第３行でも行い、全ての光センサセル30の
光情報をシリアルに出力端子46から出力することができ
る。以下、同様の動作が繰り返される。The operation of the first row is performed in the second and third rows by sequentially outputting the read voltage Vr from the terminals L 2 and L 3 of the vertical scanning circuit 32, and the light of all the photosensor cells 30 is read. Information can be serially output from the output terminal 46. Hereinafter, the same operation is repeated.
なお、以上の説明から明らかなように、エミッタ領域10
5 が従来のように浮遊状態ではないために、各光センサ
セル30の出力を、従来のように配線容量に蓄積された電
荷量ではなく、ホールの蓄積電荷量Ｑの関数である電流
Ｉｃとして読出すことができる。As is clear from the above description, the emitter region 10
Since 5 is not in a floating state as in the past, the output of each photosensor cell 30 is read as the current Ic which is a function of the accumulated charge amount Q of holes, not the amount of charge accumulated in the wiring capacitance as in the conventional case. Can be issued.
次に、本発明による光電変換装置の一実施例を製造する
方法を説明する。Next, a method of manufacturing an embodiment of the photoelectric conversion device according to the present invention will be described.
第６図(A) 〜(E) は、本実施例の製造方法を示す製造工
程図である。6 (A) to 6 (E) are manufacturing process diagrams showing the manufacturing method of the present embodiment.
まず、シリコン基板101 の裏面にオーミックコンタクト
用のｎ＋領域110 を拡散形成し、続いて、ｎ−エピタキ
シャル層102 を厚さ4 〜5 μｍ成長させる。その後、ト
レンチ絶縁法（R.D.Rung et al“Deep Trench Isolated
CMOS Devices”Tech. Dig . of1982 IEDM,pp.237-240
参照）等によりシリコン酸化物の素子分離領域103 を形
成する［第６図(A) ］。First, an n + region 110 for ohmic contact is formed by diffusion on the back surface of the silicon substrate 101, and then an n − epitaxial layer 102 is grown to a thickness of 4 to 5 μm. After that, the trench insulation method (RDRung et al “Deep Trench Isolated
CMOS Devices ”Tech. Dig. Of1982 IEDM, pp.237-240
Element isolation regions 103 of silicon oxide are formed [see FIG. 6 (A)].
次に、イオン注入法により、ｐ領域104 を形成し、続い
て熱酸化法により酸化膜106 を形成する。そして、異種
接合面を形成しようとする部分をドライエッチング法に
より除去し開口部201 を形成する［同図(B) ］。Next, the p region 104 is formed by the ion implantation method, and then the oxide film 106 is formed by the thermal oxidation method. Then, the portion where the dissimilar bonding surface is to be formed is removed by dry etching to form the opening 201 [(B) in the figure].
次に、分子線エピタキシャル法によって、ガリウム−リ
ンGaP をエピタキシャル成長させる。この時の成長温度
は390 ℃、ガリウムとリンのセル温度は各々900 〜1000
℃と、380 ℃である。また、不純物はスズを使用し、そ
のセル温度は750 〜850 ℃である（Hitoshi Kawanami e
t al“Hetero epitaxial Growth of Gap on a Si(100)
Substrate by Molecular Beam Epitaxy 参照）。Next, gallium-phosphorus GaP is epitaxially grown by the molecular beam epitaxial method. At this time, the growth temperature is 390 ° C, and the cell temperatures of gallium and phosphorus are 900 to 1000, respectively.
℃ and 380 ℃. Also, tin is used as an impurity, and its cell temperature is 750 to 850 ℃ (Hitoshi Kawanami e
t al “Hetero epitaxial Growth of Gap on a Si (100)
Substrate by Molecular Beam Epitaxy).
続いて、王水（塩酸と硝酸の混合比は3:1 ）等によりエ
ッチングを行い、エミッタとなるｎ領域105 を形成す
る。その後、レーザアニール等によって外周部の結晶性
を回復させる［同図(C) ］。Then, etching is performed with aqua regia (mixing ratio of hydrochloric acid and nitric acid is 3: 1) or the like to form an n region 105 to be an emitter. After that, the crystallinity of the outer peripheral portion is restored by laser annealing or the like [Fig. (C)].
次に、ｎ領域105 とのオーミックコンタクトをとるため
に、Au−Ge層202 をパターニングして形成し、アルミニ
ウムを電子ビーム蒸着法により蒸着させる。続いて、パ
ターニングの後、ドライエッチング法によりキャパシタ
電極107 およびエミッタ電極108 を形成する［同図(D)
］。Next, in order to make ohmic contact with the n region 105, the Au—Ge layer 202 is formed by patterning, and aluminum is vapor-deposited by an electron beam vapor deposition method. Then, after patterning, a capacitor electrode 107 and an emitter electrode 108 are formed by a dry etching method [FIG.
].
次に、CVD 法により酸化膜109 を堆積させ、アルミニウ
ムの配線等を形成した後、リンガラス等の保護膜203 を
CVD 法によって堆積される。最後に、基板101 の裏面に
アルミニウムの電極111 を蒸着させて本実施例が完成す
る［同図(E) ］。Next, after depositing an oxide film 109 by a CVD method to form aluminum wiring and the like, a protective film 203 such as phosphor glass is formed.
It is deposited by the CVD method. Finally, an aluminum electrode 111 is vapor-deposited on the back surface of the substrate 101 to complete this embodiment [Fig. (E)].
なお、本実施例では、基板101 をシリコン、エミッタ領
域105 をGaP としたが、勿論これらに限定されるもので
はなく、禁止帯幅および受光したい波長領域の関連で材
料を選択すればよく、禁止体幅はエミッタ側が1.5 倍以
上広いものであればよい。たとえば、基板101 にシリコ
ン、エミッタ領域105 にAs又はＰをドープしたSi-Ge-
Ｃ、基板101 にGaAs、エミッタ領域105 にAlGaAs、又
は、基板101 にGe、エミッタ領域105 にGaAs等を用いて
も本実施例と同様の効果を得ることができる。In the present embodiment, the substrate 101 is made of silicon and the emitter region 105 is made of GaP. However, it is not limited to these, and the material may be selected in relation to the band gap and the wavelength region to be received. The width of the body should be 1.5 times wider on the emitter side. For example, the substrate 101 may be silicon, and the emitter region 105 may be As or P-doped Si-Ge-.
Even if C, GaAs is used for the substrate 101, AlGaAs is used for the emitter region 105, or Ge is used for the substrate 101 and GaAs is used for the emitter region 105, the same effect as this embodiment can be obtained.
［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、従来のように出力が配線容量で制限されることがな
く、出力を定常的な電流として読出すことができる。[Effects of the Invention] As described in detail above, the photoelectric conversion device according to the present invention can read the output as a steady current without the output being limited by the wiring capacitance as in the conventional case.
また、ベース領域とエミッタ領域との禁止帯幅が異なる
ために、従来より多くの電荷を蓄積できダイナミックレ
ンジを拡大することができる。Further, since the band gaps of the base region and the emitter region are different from each other, it is possible to store a larger amount of electric charges than in the conventional case and to expand the dynamic range.
さらに、ベース領域にエミッタ領域を拡散形成する必要
がないために、製造が容量となり、またベース幅の制限
が容易であるために、各光センサセルの特性を均一化す
ることができる。Further, since it is not necessary to diffuse and form the emitter region in the base region, the manufacturing becomes a capacitance, and the base width is easily limited, so that the characteristics of each photosensor cell can be made uniform.
第１図は、本発明による光電変換装置の一実施例の断面
図、 第２図(A) 〜(F) は、本実施例の動作を説明するための
エネルギバンド図、 第３図は、本実施例による光センサセルの等価回路図、 第４図は、上記光センサセルを３×３に配列した場合の
光電変換装置の回路図、 第５図は、上記光電変換装置の動作を説明するためのタ
イミング波形図、 第６図(A) 〜(E) は、本実施例の製造方法を示す製造工
程図、 第７図(A) は、特願昭58−120755号に記載されている光
電変換装置の平面図、第７図(B) は、そのＩ−Ｉ線断面
図である。 101 ……シリコン基板 102 ……ｎ−エピタキシャル層 103 ……素子分離領域 104 ……ベース領域 105 ……エミッタ領域 106 ……酸化膜 107 ……キャパシタ電極 108 ……エミッタ電極 111 ……コレクタ電極FIG. 1 is a sectional view of an embodiment of the photoelectric conversion device according to the present invention, FIGS. 2 (A) to (F) are energy band diagrams for explaining the operation of this embodiment, and FIG. FIG. 4 is an equivalent circuit diagram of the photosensor cell according to the present embodiment, FIG. 4 is a circuit diagram of the photoelectric conversion device when the photosensor cells are arranged in a 3 × 3 array, and FIG. 5 is for explaining the operation of the photoelectric conversion device. 6 (A) to 6 (E) are manufacturing process diagrams showing the manufacturing method of the present embodiment, and FIG. 7 (A) is a photoelectric process described in Japanese Patent Application No. 58-120755. A plan view of the converter, FIG. 7 (B), is a sectional view taken along line I-I thereof. 101 ...... Silicon substrate 102 …… n - Epitaxial layer 103 …… Element isolation region 104 …… Base region 105 …… Emitter region 106 …… Oxide film 107 …… Capacitor electrode 108 …… Emitter electrode 111 …… Collector electrode
Claims (2)
と、前記第一導電型とは異なる第二導電型の半導体から
なるエミッタ及びコレクタ領域と、を有し、光エネルギ
ーを受けることにより生成されるキャリアを前記ベース
領域に蓄積可能なトランジスタと、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置において、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする光
電変換装置。1. A base region made of a semiconductor of a first conductivity type, and an emitter region and a collector region made of a semiconductor of a second conductivity type different from the first conductivity type, which are generated by receiving light energy. A transistor capable of accumulating carriers in the base region, and a load of an output circuit which holds the collector region at a constant potential and is connected to the emitter region, based on the carriers accumulated in the base region, In a photoelectric conversion device including a reading unit for reading a signal from a transistor and a refreshing unit for removing carriers accumulated in the base region, the photoelectric conversion device performing an accumulation operation, a read operation, and a refresh operation, wherein the transistor is A heterojunction bipolar device having a region in which the emitter region has a larger bandgap than the base region. A photoelectric conversion device, which is a polar transistor.
と、前記第一導電型とは異なる第二導電型の半導体から
なるエミッタ及びコレクタ領域と、を有し、光エネルギ
ーを受けることにより生成されるキャリアを前記ベース
領域に蓄積可能なトランジスタの複数と、 前記複数のトランジスタのエミッタ領域に接続された出
力線と、負荷抵抗に接続された共通出力線と、前記出力
線と前記共通出力線との間にそれぞれ設けられたスイッ
チと、を有する出力回路と、 前記複数のトランジスタのコレクタ領域を一定電位に保
持するとともに、出力信号を読み出すべきトランジスタ
に対応した前記スイッチをオンし且つ該トランジスタの
ベース領域に読み出し用の信号を供給して、該ベース領
域に蓄積されたキャリアに基づいて前記出力信号を前記
負荷抵抗に読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置であって、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする光
電変換装置。2. A base region made of a semiconductor of a first conductivity type, and an emitter and a collector region made of a semiconductor of a second conductivity type different from the first conductivity type, which are generated by receiving light energy. A plurality of transistors capable of accumulating carriers in the base region, an output line connected to the emitter regions of the plurality of transistors, a common output line connected to a load resistor, the output line and the common output line. An output circuit having a switch respectively provided between the switch and the switch, the collector region of the plurality of transistors is held at a constant potential, and the switch corresponding to the transistor whose output signal is to be read is turned on and A signal for reading is supplied to the base region, and the output signal is changed to the negative signal based on the carriers accumulated in the base region. A photoelectric conversion device comprising: a reading unit for reading to a resistor; and a refreshing unit for removing carriers accumulated in the base region, the photoelectric conversion device performing an accumulation operation, a read operation, and a refresh operation, wherein the transistor is A photoelectric conversion device, wherein the emitter region is a heterojunction bipolar transistor having a region having a bandgap larger than that of the base region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256568A JPH0618259B2 (en) | 1984-12-06 | 1984-12-06 | Photoelectric conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256568A JPH0618259B2 (en) | 1984-12-06 | 1984-12-06 | Photoelectric conversion device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61135154A JPS61135154A (en) | 1986-06-23 |
| JPH0618259B2 true JPH0618259B2 (en) | 1994-03-09 |
Family
ID=17294443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256568A Expired - Lifetime JPH0618259B2 (en) | 1984-12-06 | 1984-12-06 | Photoelectric conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618259B2 (en) |
-
1984
- 1984-12-06 JP JP59256568A patent/JPH0618259B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61135154A (en) | 1986-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831454A (en) | Image sensor device having plural photoelectric converting elements | |
| CA1257922A (en) | Photoelectric converter | |
| EP0488174B1 (en) | Photoelectric converting device and information processing apparatus employing the same | |
| US5324958A (en) | Integrating imaging systgem having wide dynamic range with sample/hold circuits | |
| USRE34309E (en) | Image sensor device having plural photoelectric converting elements | |
| US5260592A (en) | Integrating photosensor and imaging system having wide dynamic range with varactors | |
| US4814846A (en) | Photoelectric converting device | |
| US5604364A (en) | Photoelectric converter with vertical output lines | |
| US5386108A (en) | Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof | |
| WO1997045875A1 (en) | Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array | |
| JPS6012759A (en) | Photoelectric conversion device | |
| US5162885A (en) | Acoustic charge transport imager | |
| JPS61144062A (en) | Photoelectric conversion device | |
| JPS6012762A (en) | Photoelectric conversion device | |
| JPH0618259B2 (en) | Photoelectric conversion device | |
| JP2641416B2 (en) | Photoelectric conversion device | |
| Kempter | a-Si: H Image Sensor: Some Aspects of Physics and Performance | |
| JP3363528B2 (en) | Photoelectric conversion device and driving method thereof | |
| JP2705748B2 (en) | Method for manufacturing photoelectric conversion device | |
| JPS61144063A (en) | Photoelectric conversion device | |
| JPH0523548B2 (en) | ||
| Jespers et al. | Three-terminal charge-injection device | |
| JPS6376477A (en) | Photoelectric conversion device | |
| JPS6042667B2 (en) | solid-state imaging device | |
| JPH0574944B2 (en) |