JPH06177662A - Input output protection circuit - Google Patents
Input output protection circuitInfo
- Publication number
- JPH06177662A JPH06177662A JP4326353A JP32635392A JPH06177662A JP H06177662 A JPH06177662 A JP H06177662A JP 4326353 A JP4326353 A JP 4326353A JP 32635392 A JP32635392 A JP 32635392A JP H06177662 A JPH06177662 A JP H06177662A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- power supply
- terminal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は入出力保護回路に関し、
特に、１チップ上にアナログ回路領域とデジタル回路領
域とが共に形成された型の集積回路におけるアナログ回
路の入出力端子の保護回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output protection circuit,
In particular, the present invention relates to a protection circuit for an input / output terminal of an analog circuit in an integrated circuit of a type in which an analog circuit area and a digital circuit area are formed on one chip.
【０００２】[0002]
【従来の技術】従来の技術によるこの種の入出力保護回
路の回路図を図４に示す。図４を参照すると、アナログ
回路６の入出力端子１は、ソース電極とゲート電極が共
通なダイオード接続のＰチャンネルＭＯＳトランジスタ
Ｐ0 を介してアナログ回路用電源端子（以後、アナログ
電源端子）２に接続され、また同様にダイオード接続の
ＮチャンネルＭＯＳトランジスタＮ0 を介してアナログ
回路用接地端子（以後、アナログ接地端子）３に接続さ
れている。２つのＭＯＳトランジスタＰ0 ，Ｎ0は、入
出力端子１にサージ電圧が加わった時にアナログ回路６
を破壊から保護する保護素子として作用するものであっ
て、ｐｎ接合ダイオードが用いられることもある。ま
た、上記アナログ電源端子２およびアナログ接地端子３
の替りに、デジタル回路用電源端子（以後、デジタル電
源端子）およびデジタル回路用接地端子（以後、デジタ
ル接地端子）がそれぞれ用いられることもある。2. Description of the Related Art A circuit diagram of an input / output protection circuit of this type according to the prior art is shown in FIG. Referring to FIG. 4, the input / output terminal 1 of the analog circuit 6 is connected to an analog circuit power supply terminal (hereinafter, analog power supply terminal) 2 through a diode-connected P-channel MOS transistor P 0 having a common source electrode and gate electrode. It is also connected to the analog circuit ground terminal (hereinafter, analog ground terminal) 3 via a diode-connected N-channel MOS transistor N 0 . The two MOS transistors P 0 and N 0 are connected to the analog circuit 6 when a surge voltage is applied to the input / output terminal 1.
A pn junction diode is sometimes used, which acts as a protection element that protects the diode from being destroyed. The analog power supply terminal 2 and the analog ground terminal 3 are also provided.
Instead of the above, a digital circuit power supply terminal (hereinafter, digital power supply terminal) and a digital circuit ground terminal (hereinafter, digital ground terminal) may be used.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来の入出力
保護回路においては、入出力端子１にサージ電圧が印加
された時の静電破壊耐量が低く、又、デジタル回路領域
からの電源ノイズが入出力端子１を介してアナログ回路
６に入力されアナログ回路６の精度が悪化することがあ
るという問題がある。以下にその説明を行なう。In the above-mentioned conventional input / output protection circuit, the resistance to electrostatic breakdown when a surge voltage is applied to the input / output terminal 1 is low, and the power supply noise from the digital circuit area is low. There is a problem that the precision of the analog circuit 6 may be deteriorated by being input to the analog circuit 6 via the input / output terminal 1. The description will be given below.
【０００４】図４において、入出力端子１にアナログ電
源電位およびアナログ接地電位を基準電位としてサージ
電圧が加ったとする。この場合、ＭＯＳトランジスタＰ
0 ，Ｎ0 が順方向および逆方向にそれぞれバイアスさ
れ、ｐｎ接合部がチャージアップされる。サージ電圧が
ｐｎ接合の耐圧を越えるとチャージはアナログ電源端子
２またはアナログ接地端子３に抜けるので、アナログ回
路６は保護される。In FIG. 4, it is assumed that a surge voltage is applied to the input / output terminal 1 with the analog power supply potential and the analog ground potential as reference potentials. In this case, the MOS transistor P
0 and N 0 are biased in the forward and reverse directions, respectively, and the pn junction is charged up. When the surge voltage exceeds the breakdown voltage of the pn junction, the charge is discharged to the analog power supply terminal 2 or the analog ground terminal 3, so that the analog circuit 6 is protected.
【０００５】次に、入出力端子１に印加されるサージ電
圧が、デジタル電源電位およびデジタル接地電位を基準
電位とする場合を考える。ここで、チップの構造を見る
と、アナログ回路とデシタル回路とは同一チップ上に形
成されてはいるものの回路上は全く分離されており基板
もしくはウエルの高抵抗を通して寄生的に接続されてい
るだけである。従って、入出力端子１に加わるサージ電
圧がデジタル電源電位およびデジタル接地電位を基準電
位としているときは、入出力端子１に印加された上記サ
ージ電圧によるチャージは抵抗が最も低い経路を流れる
ことになり、回路のレイアウトによってはＭＯＳトラン
ジスタＰ0 ，Ｎ0 が保護素子として動作することなくア
ナログ回路６の素子が破壊されることがある。Next, consider a case where the surge voltage applied to the input / output terminal 1 uses the digital power supply potential and the digital ground potential as reference potentials. Looking at the structure of the chip, although the analog circuit and the digital circuit are formed on the same chip, they are completely separated on the circuit and are only parasitically connected through the high resistance of the substrate or well. Is. Therefore, when the surge voltage applied to the input / output terminal 1 uses the digital power supply potential and the digital ground potential as reference potentials, the charge due to the surge voltage applied to the input / output terminal 1 flows through the path having the lowest resistance. Depending on the circuit layout, the elements of the analog circuit 6 may be destroyed without the MOS transistors P 0 and N 0 operating as protective elements.
【０００６】これに対して、入出力端子１に加ったサー
ジ電圧によるチャージを保護素子としてのＭＯＳトラン
ジスタＰ0 ，Ｎ0 を介して流すための電源端子および接
地端子として、アナログ電源端子およびアナログ接地端
子の替りにデジタル電源端子（図示せず）およびデジタ
ル接地端子（図示せず）が用いられる場合を考える。こ
の場合、デジタル電源電位およびデジタル接地電位を基
準電位として入出力端子１にサージ電圧が加わったとき
は、ＭＯＳトランジスタＰ0 ，Ｎ0 は上述のアナログ電
源端子およびアナログ接地端子が用いられた場合と同様
に保護素子として動作し、アナログ回路６は破壊を免れ
る。一方、入出力端子１に印加されるサージ電圧がアナ
ログ電源電位およびアナログ接地電位を基準電位として
いるときは、保護回路がデジタル電源端子およびデジタ
ル接地端子に接続しているので、アナログ回路６の、入
出力端子１とアナログ電源端子およびアナログ接地端子
との間に接続されている素子が保護素子となり得る。と
ころがこの場合、アナログ回路６の規模が直接静電破壊
耐量に反映するにも拘わらず、アナログ回路６は一般に
規模が小さいので、十分な静電破壊耐量を得ることがで
きないことが多い。例えば、回路内部に、ゲート幅が１
０μｍのＮチャンネルおよびＰチャンネルＭＯＳトラン
ジスタがそれぞれ５００個並列に接続されているアナロ
グ回路６の場合であっても、ＭＩＬ規格による静電破壊
耐量が１０００Ｖにも達しないことがある。又、入出力
端子１がデジタル電源端子およびデジタル接地端子に接
続されていることから、デジタル回路領域で信号がハイ
レベルとロウレベルの間でスイッチする時に電源線およ
び接地線に発生するノイズが入出力端子１を介してアナ
ログ回路６に侵入し、アナログ回路６の精度が低下する
などの障害が発生することがある。On the other hand, an analog power supply terminal and an analog power supply terminal are provided as a power supply terminal and a ground terminal for causing a charge due to a surge voltage applied to the input / output terminal 1 to flow through the MOS transistors P 0 and N 0 as protection elements. Consider a case where a digital power supply terminal (not shown) and a digital ground terminal (not shown) are used instead of the ground terminal. In this case, when a surge voltage is applied to the input / output terminal 1 with the digital power supply potential and the digital ground potential as reference potentials, the MOS transistors P 0 and N 0 are the same as when the analog power supply terminal and the analog ground terminal are used. Similarly, it operates as a protection element, and the analog circuit 6 is protected from destruction. On the other hand, when the surge voltage applied to the input / output terminal 1 uses the analog power supply potential and the analog ground potential as the reference potential, the protection circuit is connected to the digital power supply terminal and the digital ground terminal. An element connected between the input / output terminal 1 and the analog power supply terminal and the analog ground terminal can serve as a protection element. However, in this case, although the scale of the analog circuit 6 is directly reflected in the electrostatic breakdown withstand capability, the analog circuit 6 is generally small in size, and thus it is often impossible to obtain a sufficient electrostatic breakdown withstand capability. For example, if the gate width is 1
Even in the case of the analog circuit 6 in which 500 N-channel and P-channel MOS transistors of 0 μm are respectively connected in parallel, the electrostatic breakdown resistance according to the MIL standard may not reach 1000V. Further, since the input / output terminal 1 is connected to the digital power supply terminal and the digital ground terminal, noise generated in the power supply line and the ground line when the signal switches between the high level and the low level in the digital circuit area is input / output. The analog circuit 6 may enter through the terminal 1 to cause a failure such as a decrease in accuracy of the analog circuit 6.
【０００７】従って、本発明の目的は、静電破壊耐量に
優れしかもデジタル回路領域での電源ノイズによるアナ
ログ回路の精度低下を伴なわない入出力保護回路を提供
することにある。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an input / output protection circuit which is excellent in electrostatic breakdown resistance and which does not deteriorate the accuracy of analog circuits due to power supply noise in the digital circuit area.
【０００８】[0008]
【課題を解決するための手段】本発明の入出力保護回路
は、チップ上に設けられたアナログ回路の入出力端子と
前記アナログ回路に対し電源電位を供給するアナログ回
路用電源端子との間に設けられ、ゲート電極に前記アナ
ログ回路用電源端子の電位を与えられる第１導電型の第
１のＭＯＳＦＥＴと、前記入出力端子と前記アナログ回
路に接地電位を供給するアナログ回路用接地端子との間
に設けられ、ゲート電極に前記アナログ回路用接地端子
の電位を与えられる第２導電型の第２のＭＯＳＦＥＴ
と、前記チップ上に設けられたデジタル回路に電源電位
を供給するデジタル回路用電源端子と前記アナログ回路
用電源端子との間に設けられ、ゲート電極に前記デシダ
ル回路用電源端子の電位を与えられる第１導電型の第３
のＭＯＳＦＥＴと、前記デジタル回路用電源端子と前記
アナログ回路用接地端子との間に接続されゲート電極に
前記デジタル回路用電源端子の電位を与えられる第１導
電型の第４のＭＯＳＦＥＴと、前記デジタル回路に接地
電位を供給するデジタル回路用接地端子と前記アナログ
用電源端子との間に設けられ、ゲート電極に前記デジタ
ル用接地端子の電位を与えられる第２導電型の第５のＭ
ＯＳＦＥＴと、前記デジタル回路用接地端子と前記アナ
ログ回路用接地端子との間に設けられゲート電極に前記
デジタル回路用接地端子の電位を与えられる第２導電型
の第６のＭＯＳＦＥＴとを備えることを特徴とする。An input / output protection circuit according to the present invention is provided between an input / output terminal of an analog circuit provided on a chip and an analog circuit power supply terminal for supplying a power supply potential to the analog circuit. Between a first MOSFET of a first conductivity type which is provided and whose gate electrode is given the potential of the analog circuit power supply terminal, and the input / output terminal and an analog circuit ground terminal which supplies a ground potential to the analog circuit. And a second MOSFET of a second conductivity type, which is provided in the gate electrode and is supplied with the potential of the ground terminal for analog circuit to the gate electrode.
Is provided between the digital circuit power supply terminal that supplies a power supply potential to the digital circuit provided on the chip and the analog circuit power supply terminal, and the gate electrode is given the potential of the decimal circuit power supply terminal. Third of the first conductivity type
And a fourth MOSFET of the first conductivity type, which is connected between the digital circuit power supply terminal and the analog circuit ground terminal and has a gate electrode to which the potential of the digital circuit power supply terminal is applied. A fifth M of the second conductivity type, which is provided between a digital circuit ground terminal for supplying a ground potential to a circuit and the analog power supply terminal, and whose gate electrode is given the potential of the digital ground terminal.
An OSFET and a sixth MOSFET of the second conductivity type, which is provided between the ground terminal for the digital circuit and the ground terminal for the analog circuit and has a gate electrode to which the potential of the ground terminal for the digital circuit is applied. Characterize.
【０００９】[0009]
【実施例】次に、本発明の好適な実施例について図面を
参照して説明する。図１は、本発明の第１の実施例の回
路図である。図１を参照すると、本実施例の入出力保護
回路が図４に示す従来の技術による入出力保護回路と異
なるのは、ゲート電極とソース電極とを共通にしソース
電極をデジタル電源端子４に接続したダイオード接続の
ＰチャンネルＭＯＳトランジスタと、ゲート電極とソー
ス電極とを共通にしソース電極をデジタル接地端子５に
接続したダイオード接続のＮチャンネルＭＯＳトランジ
スタとをドレイン電極同志を共通にして直列接続した二
組の直列回路７a ，７b を備え、一方の直列回路７a の
共通ドレイン電極とアナログ電源端子２とを多結晶シリ
サイド製の抵抗９a によって接続し、他方の直列回路７
b の共通ドレイン電極とアナログ接地端子３との間を抵
抗９b で接続した点である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, preferred embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of the first embodiment of the present invention. Referring to FIG. 1, the input / output protection circuit of the present embodiment is different from the conventional input / output protection circuit shown in FIG. 4 in that the gate electrode and the source electrode are shared and the source electrode is connected to the digital power supply terminal 4. Two sets of a diode-connected P-channel MOS transistor and a diode-connected N-channel MOS transistor in which the gate electrode and the source electrode are common and the source electrode is connected to the digital ground terminal 5 and the drain electrodes are common in series. Of the series circuit 7 a and 7 b , the common drain electrode of one series circuit 7 a and the analog power supply terminal 2 are connected by a resistor 9 a made of polycrystalline silicide, and the other series circuit 7 a
This is the point where the common drain electrode of b and the analog ground terminal 3 are connected by a resistor 9 b .
【００１０】以下に、図１に示す本実施例における入出
力端子１，ＰチャンネルＭＯＳトランジスタＰ0 ，抵抗
９a ，アナログ電源端子２，ＰチャンネルＭＯＳトラン
ジスタＰa およびデジタル電源端子４の部分の回路接続
を模式的断面図によって示した図２を参照し、デジタル
電源電位を基準電位として入出力端子１に正のサージ電
圧が加わった場合を例にして本実施例の動作を説明す
る。図１および図２において、入出力端子１に正電圧が
印加されると、アナログ回路領域１６のＰチャンネルＭ
ＯＳトランジスタＰ0 のドレイン領域が順方向にバイア
スされ多数キャリアはＮウエル領域１２内で再結合する
か、またはウエルコンタクトであるｎ+ 型領域１４およ
び抵抗９a を通過してデジタル回路領域１７に流れ込み
そこで同様に再結合を起すか、或はデジタル電源端子４
に吸い取られる。一方、入出力端子１に正電圧が印加さ
れると、入出力端子１に接続されているＮチャンネルＭ
ＯＳトランジスタＮ0 は逆方向にバイアスされるのでｐ
ｎ接合部の空乏層にチャージが貯りブレークダウン電圧
を越えると電流が流れる。しかしここで、Ｎウエル領域
１２を、イオン種がリンイオン（Ｐ31+ ），加速エネル
ギーが１５０ｋｅＶ，ドース量が１．９×１０13ｃｍ-2
によるイオン注入と、９００℃，３時間の熱処理とによ
って形成し、Ｐウエル領域を、イオン種がボロンイオン
（Ｂ11+ ），加速エネルギーが１００ｋｅＶ，ドース量
が１．８×１０13ｃｍ-2によるイオン注入と、９００
℃，１時間の熱処理とによって形成し、ｎ+ 型領域１４
を、イオン種が砒素イオン（Ａｓ75+ ），加速エネルギ
ーが７０ｋｅＶ，ドース量が３．０×１０15ｃｍ-2によ
るイオン注入で形成し、ｐ+ 領域を、イオン種が弗化ボ
ロン（ＢＦ2 + ），加速エネルギーが７０ｋｅＶ，ドー
ス量が３．０×１０15ｃｍ-2によるイオン注入で形成す
ると、ブレークダウン電圧は約１２Ｖ程度となり、ブレ
ークダウン時の電流特性と順方向バイアス時の電流特性
を比較した場合、後者の方が１０倍程度抵抗成分が小さ
くなる。この結果、前述の逆方向バイアスのｐｎ接合は
チャージアップされるだけで電流は殆ど流れない。The circuit of the input / output terminal 1, the P-channel MOS transistor P 0 , the resistor 9 a , the analog power supply terminal 2, the P-channel MOS transistor P a and the digital power supply terminal 4 in this embodiment shown in FIG. The operation of the present embodiment will be described with reference to FIG. 2 showing a schematic cross-sectional view of the connection, taking as an example the case where a positive surge voltage is applied to the input / output terminal 1 with the digital power supply potential as the reference potential. 1 and 2, when a positive voltage is applied to the input / output terminal 1, the P channel M of the analog circuit region 16
The drain region of the OS transistor P 0 is forward biased and majority carriers recombine in the N well region 12 or pass through the well contact n + type region 14 and the resistor 9 a to the digital circuit region 17. Inflow or similar recombination there, or digital power supply terminal 4
Is sucked up by. On the other hand, when a positive voltage is applied to the input / output terminal 1, the N channel M connected to the input / output terminal 1
Since the OS transistor N 0 is biased in the reverse direction, p
When the charge is accumulated in the depletion layer of the n-junction and the breakdown voltage is exceeded, a current flows. However, here, in the N well region 12, the ion species are phosphorus ions (P 31+ ), the acceleration energy is 150 keV, and the dose is 1.9 × 10 13 cm -2.
Formed by ion implantation by means of ion implantation and heat treatment at 900 ° C. for 3 hours. Boron ions (B 11+ ) are used as the ion species, the acceleration energy is 100 keV, and the dose amount is 1.8 × 10 13 cm -2. Ion implantation with 900
N + type region 14 formed by heat treatment at ℃ for 1 hour
Is formed by ion implantation with arsenic ions (As 75+ ) as the ion species, an acceleration energy of 70 keV, and a dose amount of 3.0 × 10 15 cm −2 . The p + region is formed by boron fluoride (BF). 2 + ), the acceleration energy is 70 keV, and the dose is 3.0 × 10 15 cm -2 , the breakdown voltage is about 12 V when formed by ion implantation. The breakdown current characteristics and the forward bias current When the characteristics are compared, the resistance component of the latter is about 10 times smaller. As a result, the reverse-biased pn junction is only charged up, and almost no current flows.
【００１１】同様に、アナログ電源端子２，アナログ接
地端子３，デジタル電源端子４，デジタル接地端子５に
正または負のサージ電圧が印加された場合も、キャリア
の再結合現象と逆方向バイアスによるｐｎ接合の空乏層
のチャージアップ現象との組合せにより、アナログ回路
６に対する保護能力が発生する。そして、Ｐチャンネル
ＭＯＳトランジスタＰ0 ，Ｐa ，Ｐb およびＮチャンネ
ルＭＯＳトランジスタＮ0 ，Ｎa ，Ｎb のゲート幅を適
当に設定することにより所望の保護能力が得られる。本
実施例では、前述の各ウエルおよび拡散層の形成条件
で、１０μｍルールで設計した場合、ＭＯＳトランジス
タのゲート幅が１５００μｍ程度のときＭＩＬ規格で３
０００Ｖ以上の静電破壊耐量を得ることができた。Similarly, when a positive or negative surge voltage is applied to the analog power supply terminal 2, the analog ground terminal 3, the digital power supply terminal 4, and the digital ground terminal 5, the carrier recombination phenomenon and the reverse bias pn are caused. In combination with the charge-up phenomenon of the depletion layer of the junction, the protection capability for the analog circuit 6 is generated. A desired protection capability can be obtained by appropriately setting the gate widths of the P channel MOS transistors P 0 , P a , P b and the N channel MOS transistors N 0 , N a , N b . In the present embodiment, when the well and diffusion layers are formed under the conditions of 10 μm rule and the MOS transistor gate width is about 1500 μm, the MIL standard is 3 in this embodiment.
An electrostatic breakdown resistance of 000 V or more could be obtained.
【００１２】しかも、入出力端子１とデジタル電源端子
４またはデジタル接地端子５とは、２段のＭＯＳトラン
ジスタと抵抗とを介して接続されているので、デジタル
回路領域で発生する電源ノイズのアナログ回路６への影
響は軽減され、アナログ回路６の精度低下は起らない。
抵抗９a および抵抗９b は、回路の状態によっては特に
必要とされるものではないが、一般には、抵抗値を設け
た方が上記電源ノイズの影響軽減効果がより確実に表
れ、抵抗値が大きければその効果も大きい。本実施例で
は、抵抗９a ，９b の抵抗値が５０Ω程度で上記ノイズ
の影響軽減効果が表れた。Moreover, since the input / output terminal 1 and the digital power supply terminal 4 or the digital ground terminal 5 are connected through the two-stage MOS transistor and the resistor, the analog circuit of the power supply noise generated in the digital circuit area is formed. The influence on 6 is reduced, and the accuracy of the analog circuit 6 does not deteriorate.
Resistors 9 a and the resistor 9 b include, but are not particularly needed depending on the state of the circuit, in general, mitigation effect of the power supply noise person having a resistance appears more reliably, resistance The larger the effect, the greater the effect. In the present embodiment, the resistance value of the resistors 9 a and 9 b is about 50Ω, and the effect of reducing the influence of the noise is exhibited.
【００１３】上記第１の実施例においては保護素子とし
て、それぞれゲート電極とソース電極とが共通にダイオ
ード接続されたＰチャンネルＭＯＳトランジスタおよび
ＮチャンネルＭＯＳトランジスタを用いたが、次に述べ
る第２の実施例のようにｐｎ接合ダイオードを保護素子
として用いることもできる。Although the P-channel MOS transistor and the N-channel MOS transistor in which the gate electrode and the source electrode are commonly diode-connected are used as the protection elements in the first embodiment, the second embodiment will be described below. As an example, a pn junction diode can be used as a protection element.
【００１４】図３は、本発明の第２の実施例の入出力保
護回路の回路図である。図３を参照すると、本実施例が
図１に示す第１の実施例と異なるのは、保護素子として
のＰチャンネルＭＯＳトランジスタＰ0 ，Ｐa ，Ｐb が
それぞれ、ｐｎ接合ダイオードＤ1 ，Ｄ1a，Ｄ1bで構成
され、ＮチャンネルＭＯＳトランジスタＮ0 ，Ｎa ，Ｎ
b が同様にｐｎ接合ダイオードＤ2 ，Ｄ2a，Ｄ2bで構成
されている点である。ｐｎ接合ダイオードはダイオード
接続のＭＯＳトランジスタと同様の特性を示すので第１
の実施例と同様に、順方向にバイアスされたときのキャ
リアの再結合現象と逆方向にバイアスされたときの空乏
層のチャージアップ現象との組合せによりアナログ回路
６に対する保護作用を示す。これらｐｎ接合ダイオード
は、入出力端子１とアナログ電源端子２およびアナログ
接地端子３の間、並びに入出力端子１とデジタル電源端
子４およびデジタル接地端子５との間に接続されている
ので、どの端子を基準電位にしたサージ電圧に対しても
所望の能力を発生することができる。以上の第１および
第２の実施例では、保護素子として、ダイオード接続の
ＭＯＳトランジスタまたはｐｎ接合ダイオードをそれぞ
れ単独で用いたが、本発明はこれに限られるものではな
い。ダイオード接続のＭＯＳトランジスタとｐｎ接合ダ
イオードとを導通方向が同一になるように並列接続した
回路を保護素子として用いても、上記２つの実施例と同
様の効果を得ることができる。FIG. 3 is a circuit diagram of an input / output protection circuit according to the second embodiment of the present invention. Referring to FIG. 3, this embodiment is different from the first embodiment shown in FIG. 1 in that P-channel MOS transistors P 0 , P a and P b as protection elements are pn junction diodes D 1 and D, respectively. N-channel MOS transistors N 0 , N a , N which are composed of 1a and D 1b.
b is similarly composed of pn junction diodes D 2 , D 2a and D 2b . Since the pn junction diode exhibits the same characteristics as a diode-connected MOS transistor,
Similar to the first embodiment, the combination of the carrier recombination phenomenon when biased in the forward direction and the charge-up phenomenon of the depletion layer when biased in the reverse direction has a protective effect on the analog circuit 6. Since these pn junction diodes are connected between the input / output terminal 1 and the analog power supply terminal 2 and the analog ground terminal 3 and between the input / output terminal 1 and the digital power supply terminal 4 and the digital ground terminal 5, which terminal is connected? It is possible to generate a desired capability even with respect to a surge voltage having a reference potential of. In the above first and second embodiments, the diode-connected MOS transistor or the pn junction diode is individually used as the protection element, but the present invention is not limited to this. Even if a circuit in which a diode-connected MOS transistor and a pn junction diode are connected in parallel so that their conduction directions are the same is used as a protection element, the same effects as those of the above two embodiments can be obtained.
【００１５】[0015]
【発明の効果】以上説明したように、本発明はアナログ
回路の入出力端子からアナログ電源端子，アナログ接地
端子，デジタル電源端子およびデジタル接地端子に対し
て保護素子を設けて保護回路を構成したので、アナログ
回路にデジタル回路の影響が侵入することはなく、しか
も入出力端子へサージ電圧が加わった場合のアナログ回
路に対する保護能力を十分確保することができるという
効果を有する。As described above, according to the present invention, the protective circuit is configured by providing the protective element from the input / output terminal of the analog circuit to the analog power supply terminal, the analog ground terminal, the digital power supply terminal and the digital ground terminal. The effect that the digital circuit does not invade the analog circuit, and moreover the protection capability for the analog circuit when a surge voltage is applied to the input / output terminals can be sufficiently ensured.
【図１】本発明の第１の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図２】図１に示す回路図の動作を説明するための、チ
ップの模式的断面図である。FIG. 2 is a schematic cross-sectional view of a chip for explaining the operation of the circuit diagram shown in FIG.
【図３】本発明の第２の実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図４】従来の入出力保護回路の一例の回路図である。FIG. 4 is a circuit diagram of an example of a conventional input / output protection circuit.
１ 入出力端子 ２ アナログ電源端子 ３ アナログ接地端子 ４a ，４b デジタル電源端子 ５a ，５b デジタル接地端子 ６ アナログ回路 ７a ，７b 直列回路 ９a ，９b 抵抗 １２ Ｎウエル １４ ｎ+ 型領域 １６ アナログ領域 １７ デジタル領域1 Input / output terminal 2 Analog power supply terminal 3 Analog ground terminal 4a , 4b Digital power supply terminal 5a , 5b Digital ground terminal 6 Analog circuit 7a , 7b Series circuit 9a , 9b Resistance 12 N well 14 n + Mold area 16 Analog area 17 Digital area
Claims (4)
出力端子と前記アナログ回路に対し電源電位を供給する
アナログ回路用電源端子との間に設けられ、ゲート電極
に前記アナログ回路用電源端子の電位を与えられる第１
導電型の第１のＭＯＳＦＥＴと、 前記入出力端子と前記アナログ回路に接地電位を供給す
るアナログ回路用接地端子との間に設けられ、ゲート電
極に前記アナログ回路用接地端子の電位を与えられる第
２導電型の第２のＭＯＳＦＥＴと、 前記チップ上に設けられたデジタル回路に電源電位を供
給するデジタル回路用電源端子と前記アナログ回路用電
源端子との間に設けられ、ゲート電極に前記デシダル回
路用電源端子の電位を与えられる第１導電型の第３のＭ
ＯＳＦＥＴと、 前記デジタル回路用電源端子と前記アナログ回路用接地
端子との間に接続されゲート電極に前記デジタル回路用
電源端子の電位を与えられる第１導電型の第４のＭＯＳ
ＦＥＴと、 前記デジタル回路に接地電位を供給するデジタル回路用
接地端子と前記アナログ用電源端子との間に設けられ、
ゲート電極に前記デジタル用接地端子の電位を与えられ
る第２導電型の第５のＭＯＳＦＥＴと、 前記デジタル回路用接地端子と前記アナログ回路用接地
端子との間に設けられゲート電極に前記デジタル回路用
接地端子の電位を与えられる第２導電型の第６のＭＯＳ
ＦＥＴとを備えることを特徴とする入出力保護回路。1. An analog circuit power supply terminal for supplying a power supply potential to the analog circuit and an analog circuit input / output terminal provided on a chip, and a gate electrode of the analog circuit power supply terminal. First to be given an electric potential
A first MOSFET provided with a conductivity type and a ground terminal for an analog circuit for supplying a ground potential to the analog circuit, the gate terminal being provided with a potential of the ground terminal for the analog circuit; A second conductivity type second MOSFET, a digital circuit power supply terminal for supplying a power supply potential to a digital circuit provided on the chip, and an analog circuit power supply terminal, and the gate electrode is provided with the decimal circuit. Third M of the first conductivity type to which the potential of the power supply terminal for
An OSFET and a fourth MOS of the first conductivity type, which is connected between the digital circuit power supply terminal and the analog circuit ground terminal and has a gate electrode to which the potential of the digital circuit power supply terminal is applied.
A FET, a digital circuit ground terminal for supplying a ground potential to the digital circuit, and the analog power supply terminal,
A second conductivity type fifth MOSFET whose gate electrode is given the potential of the digital ground terminal, and a gate electrode for the digital circuit, which is provided between the digital circuit ground terminal and the analog circuit ground terminal. Second conductivity type sixth MOS to which the potential of the ground terminal is applied
An input / output protection circuit comprising a FET.
て、前記第１，第２，第３，第４，第５および第６のＭ
ＯＳＦＥＴに替えて、それぞれ対応する前記ＭＯＳＦＥ
Ｔの導通方向を順方向として設けられた第１，第２，第
３，第４，第５および第６のｐｎ接合ダイオードを用い
ることを特徴とする入出力保護回路。2. The input / output protection circuit according to claim 1, wherein the first, second, third, fourth, fifth and sixth M's are provided.
Instead of OSFET, the corresponding MOSFE
An input / output protection circuit using first, second, third, fourth, fifth and sixth pn junction diodes provided with the conduction direction of T as the forward direction.
び第６のＭＯＳＦＥＴの少なくとも一つのＦＥＴは、順
方向が前記一つのＦＥＴの導通方向と同一にされた並列
接続のｐｎ接合ダイオードを備えていることを特徴とす
る請求項１記載の入出力保護回路。3. The at least one FET of the first, second, third, fourth, fifth and sixth MOSFETs is connected in parallel with the forward direction being the same as the conduction direction of the one FET. The input / output protection circuit according to claim 1, further comprising a pn junction diode.
の入出力保護回路において、 前記アナログ用電源端子と前記第３および前記第５のＭ
ＯＳＦＥＴとの間、又は前記アナログ用電源端子と前記
第３および前記第５のｐｎ接合ダイオードとの間に抵抗
を備え、 前記アナログ用接地端子と前記第４および前記第６のＭ
ＯＳＦＥＴとの間、又は前記アナログ用電源端子と前記
第４および前記第６のｐｎ接合ダイオードとの間に抵抗
を備えることを特徴とする入出力保護回路。4. The input / output protection circuit according to claim 1, 2, or 3, wherein the analog power supply terminal and the third and fifth M terminals are provided.
A resistor is provided between the FET and the OSFET or between the analog power supply terminal and the third and fifth pn junction diodes, and the analog ground terminal and the fourth and sixth M
An input / output protection circuit comprising a resistor between the OSFET or between the analog power supply terminal and the fourth and sixth pn junction diodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4326353A JP2809020B2 (en) | 1992-12-07 | 1992-12-07 | I / O protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4326353A JP2809020B2 (en) | 1992-12-07 | 1992-12-07 | I / O protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177662A true JPH06177662A (en) | 1994-06-24 |
| JP2809020B2 JP2809020B2 (en) | 1998-10-08 |
Family
ID=18186846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4326353A Expired - Fee Related JP2809020B2 (en) | 1992-12-07 | 1992-12-07 | I / O protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809020B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208494B1 (en) | 1998-04-20 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device including electrostatic protection circuit accommodating drive by plurality of power supplies and effectively removing various types of surge |
| JP2006324305A (en) * | 2005-05-17 | 2006-11-30 | Oki Electric Ind Co Ltd | Analog semiconductor integrated circuit and its adjustment method |
| CN1293633C (en) * | 2002-12-06 | 2007-01-03 | 松下电器产业株式会社 | Semiconductor integrated circuit apparatus and method for producing semiconductor integrated circuit apparatus |
| JP2007189474A (en) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | Semiconductor device |
| JP2009225216A (en) * | 2008-03-18 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier connection circuit |
-
1992
- 1992-12-07 JP JP4326353A patent/JP2809020B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208494B1 (en) | 1998-04-20 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device including electrostatic protection circuit accommodating drive by plurality of power supplies and effectively removing various types of surge |
| CN1293633C (en) * | 2002-12-06 | 2007-01-03 | 松下电器产业株式会社 | Semiconductor integrated circuit apparatus and method for producing semiconductor integrated circuit apparatus |
| JP2006324305A (en) * | 2005-05-17 | 2006-11-30 | Oki Electric Ind Co Ltd | Analog semiconductor integrated circuit and its adjustment method |
| JP2007189474A (en) * | 2006-01-13 | 2007-07-26 | Renesas Technology Corp | Semiconductor device |
| JP2009225216A (en) * | 2008-03-18 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier connection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2809020B2 (en) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220385B1 (en) | Electrostatic electricity protection device | |
| JP3566512B2 (en) | Static electricity protection circuit | |
| US6674129B1 (en) | ESD diode structure | |
| JPH0888323A (en) | Semiconductor integrated circuit device | |
| JP2002313949A (en) | Overvoltage protective circuit | |
| US5128823A (en) | Power semiconductor apparatus | |
| JP3320872B2 (en) | CMOS integrated circuit device | |
| EP0538752B1 (en) | Semiconductor input protective device against external surge voltage | |
| JP7038531B2 (en) | Load drive circuit with reverse power supply protection function | |
| US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
| US20030043517A1 (en) | Electro-static discharge protecting circuit | |
| US6218881B1 (en) | Semiconductor integrated circuit device | |
| JP3559075B2 (en) | Polarity reversal protection device for integrated electronic circuits in CMOS technology | |
| US6833590B2 (en) | Semiconductor device | |
| US6894320B2 (en) | Input protection circuit | |
| JPH06177662A (en) | Input output protection circuit | |
| US6583475B2 (en) | Semiconductor device | |
| US4922316A (en) | Infant protection device | |
| JPH06151744A (en) | Semiconductor input-output protection device | |
| JP3100137B2 (en) | Semiconductor integrated device | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JPH07263633A (en) | Static electricity-proof discharge protector of semiconductor device | |
| JPH0590520A (en) | Semiconductor protective device | |
| JP2752680B2 (en) | Overvoltage absorption circuit of semiconductor integrated circuit device | |
| EP0404360B1 (en) | Shielded transistor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| LAPS | Cancellation because of no payment of annual fees |