JPH06177405A - 半導体ダイオード及びその製造方法 - Google Patents
半導体ダイオード及びその製造方法Info
- Publication number
- JPH06177405A JPH06177405A JP33033292A JP33033292A JPH06177405A JP H06177405 A JPH06177405 A JP H06177405A JP 33033292 A JP33033292 A JP 33033292A JP 33033292 A JP33033292 A JP 33033292A JP H06177405 A JPH06177405 A JP H06177405A
- Authority
- JP
- Japan
- Prior art keywords
- value
- diode
- change
- voltage value
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電圧値Ｖの変化に対する容量Ｃの変化率に歪
が生じないＶＣダイオード及びその製造方法を提供す
る。 【構成】 ＶＣ半導体ダイオードを製造するに当たり、
当該ダイオードの電圧値Ｖ及び容量値Ｃに基いて２つの
算出式ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ）Ｌ
Ｆ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ）より特性を表
わす変数ＬＦ’を求める。電圧値Ｖの変化に対して値Ｌ
Ｆ’が変化しない領域が広くなるようにその製造条件を
決定すると、その領域で電圧値Ｖに対するＬＦ値の変化
率が一定となり、更には電圧値Ｖの変化に対する接合容
量Ｃの変化率に歪が生じなくなる。特にＬＦ’値が電圧
値Ｖの変化に対して変化しない領域を当該ダイオードの
使用可能領域として設定することにより、当該特性の安
定化を図ることができる。製造条件としては、ｐｎ接合
面の不純物濃度の濃度プロフィールを決定する不純物打
ち込み条件があげられる。
が生じないＶＣダイオード及びその製造方法を提供す
る。 【構成】 ＶＣ半導体ダイオードを製造するに当たり、
当該ダイオードの電圧値Ｖ及び容量値Ｃに基いて２つの
算出式ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ）Ｌ
Ｆ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ）より特性を表
わす変数ＬＦ’を求める。電圧値Ｖの変化に対して値Ｌ
Ｆ’が変化しない領域が広くなるようにその製造条件を
決定すると、その領域で電圧値Ｖに対するＬＦ値の変化
率が一定となり、更には電圧値Ｖの変化に対する接合容
量Ｃの変化率に歪が生じなくなる。特にＬＦ’値が電圧
値Ｖの変化に対して変化しない領域を当該ダイオードの
使用可能領域として設定することにより、当該特性の安
定化を図ることができる。製造条件としては、ｐｎ接合
面の不純物濃度の濃度プロフィールを決定する不純物打
ち込み条件があげられる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造技術さらに
は半導体ダイオードの製造に適用して特に有効な技術に
関し、例えば入力された電圧値に対してその容量が変化
するバリキャップダイオードの製造に利用して有用な製
造方法に関する。
は半導体ダイオードの製造に適用して特に有効な技術に
関し、例えば入力された電圧値に対してその容量が変化
するバリキャップダイオードの製造に利用して有用な製
造方法に関する。
【０００２】
【従来の技術】ＴＶのチューナーや、ディジタル通信機
器に用いられる可変容量型の半導体ダイオード（バリキ
ャップダイオード；以下単に「ＶＣダイオード」と称す
る。）が公知である。このＶＣダイオードは、これに掛
かる逆電圧Ｖが一定の割合で変化したときに、その接合
容量Ｃの変化量に歪が発生しない特性となっていること
が望まれる。このため従来は、ダイオードを設計するに
当たって、以下の算出式に基いて得られるＬＦ値という
概念を導入してこれを解析していた。 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） しかして、このようにして得られたＬＦ値が、電圧値Ｖ
の変化に伴って一定の割合で変化するように、ＬＦ値デ
ータを、次のＶＣダイオードの製造条件の修正にフィー
ドバックしていた。この条件としては、イオン打込み
量，不純物拡散工程での加熱温度等があげられていた。
器に用いられる可変容量型の半導体ダイオード（バリキ
ャップダイオード；以下単に「ＶＣダイオード」と称す
る。）が公知である。このＶＣダイオードは、これに掛
かる逆電圧Ｖが一定の割合で変化したときに、その接合
容量Ｃの変化量に歪が発生しない特性となっていること
が望まれる。このため従来は、ダイオードを設計するに
当たって、以下の算出式に基いて得られるＬＦ値という
概念を導入してこれを解析していた。 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） しかして、このようにして得られたＬＦ値が、電圧値Ｖ
の変化に伴って一定の割合で変化するように、ＬＦ値デ
ータを、次のＶＣダイオードの製造条件の修正にフィー
ドバックしていた。この条件としては、イオン打込み
量，不純物拡散工程での加熱温度等があげられていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の手法でプロセス条件を整えて、実際にダイオードを
製造したところ、ダイオードのＬＦ値を一定にしなけれ
ばならず、最終的なＶＣダイオードのＶ−Ｃ特性に歪が
生じ、その特性が低下するという不具合が生じていた。
本発明はかかる事情に鑑みてなされたもので、電圧値の
変化に対する容量変化率に歪が生じないＶＣダイオード
及びその製造方法を提供することを目的とする。
来の手法でプロセス条件を整えて、実際にダイオードを
製造したところ、ダイオードのＬＦ値を一定にしなけれ
ばならず、最終的なＶＣダイオードのＶ−Ｃ特性に歪が
生じ、その特性が低下するという不具合が生じていた。
本発明はかかる事情に鑑みてなされたもので、電圧値の
変化に対する容量変化率に歪が生じないＶＣダイオード
及びその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。本発明では、製造されたＶＣダイオードの
電圧値Ｖ及び容量値Ｃを用い、算出式 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） ＬＦ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ） に基いてダイオードの特性を表わす値ＬＦ’を求め、Ｌ
Ｆ’値が電圧値Ｖの変化に対して変化しない領域が広く
なるように、この解析結果を製造方法にフィードバック
してデバイス製造条件の各項目を改めた。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。本発明では、製造されたＶＣダイオードの
電圧値Ｖ及び容量値Ｃを用い、算出式 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） ＬＦ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ） に基いてダイオードの特性を表わす値ＬＦ’を求め、Ｌ
Ｆ’値が電圧値Ｖの変化に対して変化しない領域が広く
なるように、この解析結果を製造方法にフィードバック
してデバイス製造条件の各項目を改めた。
【０００５】
【作用】電圧値Ｖの変化に対してＬＦ’値が変化しない
ように、ダイオードの製造条件を決定すると、ＬＦ'値
が一定である領域で電圧値Ｖに対するＬＦ値の変化率が
一定となり、更には電圧値Ｖの変化に対する接合容量Ｃ
の変化率に歪が生じなくなる。
ように、ダイオードの製造条件を決定すると、ＬＦ'値
が一定である領域で電圧値Ｖに対するＬＦ値の変化率が
一定となり、更には電圧値Ｖの変化に対する接合容量Ｃ
の変化率に歪が生じなくなる。
【０００６】
【実施例】以下、本発明の実施例について詳細に説明す
る。図１は、電圧の変化に対し容量の変化率に歪のない
理想的なＶＣダイオードを想定し、その特性を表わす値
（ＬＦ’値）を次式（１），（２）に基いて算出し、電
圧値Ｖとの関連を示したＶ−ＬＦ’グラフである。 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） ………（１） ＬＦ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ） ………（２） 即ち、ＬＦ’値は電圧変化量に対する容量変化量の割合
（ＬＦ）を更に電圧変化量で微分したものである。
る。図１は、電圧の変化に対し容量の変化率に歪のない
理想的なＶＣダイオードを想定し、その特性を表わす値
（ＬＦ’値）を次式（１），（２）に基いて算出し、電
圧値Ｖとの関連を示したＶ−ＬＦ’グラフである。 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） ………（１） ＬＦ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ） ………（２） 即ち、ＬＦ’値は電圧変化量に対する容量変化量の割合
（ＬＦ）を更に電圧変化量で微分したものである。
【０００７】このグラフに示されているように、設計上
理想とする歪のないＶＣダイオードは、所望の電圧値Ｖ
の範囲（例えばＶ1〜Ｖ2）で、ＬＦ’値が一定となるこ
とが望ましい。そして、このＬＦ’値が一定となる範囲
（Ｖ1〜Ｖ2）が広いほど汎用性に優れたＶＣダイオード
となる。因に、このＬＦ’値が変化してしまった場合、
その変化量ΔＬＦ’は図２に示すように、該ダイオード
を用いた機器の特性に影響を与えることが分かった。具
体的には、図２は当該ダイオードを実際に電圧制御発振
器（Voltage Controlled Oscilator；以下単に「ＶＣ
Ｏ」と称する。）に実装し、これを音響機器に用いたと
きの、変化量ΔＬＦ’と音声ビートの歪を表すグラフで
ある。この図に示すように、ＬＦ’の値が僅かでも変化
したときには、その変化量ΔＬＦ’（＝ＬＦ'(MAX)−Ｌ
Ｆ'(MIN)）に応じた音声ビートの歪が発生することが確
認された（値ＬＦ’が一定値であるときには、上記歪は
生じない）。
理想とする歪のないＶＣダイオードは、所望の電圧値Ｖ
の範囲（例えばＶ1〜Ｖ2）で、ＬＦ’値が一定となるこ
とが望ましい。そして、このＬＦ’値が一定となる範囲
（Ｖ1〜Ｖ2）が広いほど汎用性に優れたＶＣダイオード
となる。因に、このＬＦ’値が変化してしまった場合、
その変化量ΔＬＦ’は図２に示すように、該ダイオード
を用いた機器の特性に影響を与えることが分かった。具
体的には、図２は当該ダイオードを実際に電圧制御発振
器（Voltage Controlled Oscilator；以下単に「ＶＣ
Ｏ」と称する。）に実装し、これを音響機器に用いたと
きの、変化量ΔＬＦ’と音声ビートの歪を表すグラフで
ある。この図に示すように、ＬＦ’の値が僅かでも変化
したときには、その変化量ΔＬＦ’（＝ＬＦ'(MAX)−Ｌ
Ｆ'(MIN)）に応じた音声ビートの歪が発生することが確
認された（値ＬＦ’が一定値であるときには、上記歪は
生じない）。
【０００８】従って、既に製造されたＶＣダイオードの
Ｖ−ＬＦ’特性を解析し、その結果をその製造条件にフ
ィードバックさせることにより、ＬＦ’値が一定の範囲
を広げることや、ＬＦ’値を精度良く一定に保つことが
できる。特に、上記ＶＣダイオードの製造条件のうちｐ
ｎ接合面のイオン打込み量に係る不純物濃度プロフィー
ルを変化させることにより電圧値Ｖ1〜Ｖ2間でＬＦ値を
精度良く一定にすること、更には一定となる範囲（Ｖ1
〜Ｖ2）を広げたり、その範囲（Ｖ1〜Ｖ2）を電圧値が
低い又は高い方にシフトさせることができる。図３は、
当該ＶＣダイオード（Ｎ++−Ｐの超階段型接合ダイオー
ド）の濃度プロフィールを示すグラフである。このＶＣ
ダイオードの濃度プロフィールのうち、グラフ中Ａで示
す曲線部分のプロフィールを適宜変化させることによっ
て、上記ＬＦ’値の制御を効率よく行うことができる。
Ｖ−ＬＦ’特性を解析し、その結果をその製造条件にフ
ィードバックさせることにより、ＬＦ’値が一定の範囲
を広げることや、ＬＦ’値を精度良く一定に保つことが
できる。特に、上記ＶＣダイオードの製造条件のうちｐ
ｎ接合面のイオン打込み量に係る不純物濃度プロフィー
ルを変化させることにより電圧値Ｖ1〜Ｖ2間でＬＦ値を
精度良く一定にすること、更には一定となる範囲（Ｖ1
〜Ｖ2）を広げたり、その範囲（Ｖ1〜Ｖ2）を電圧値が
低い又は高い方にシフトさせることができる。図３は、
当該ＶＣダイオード（Ｎ++−Ｐの超階段型接合ダイオー
ド）の濃度プロフィールを示すグラフである。このＶＣ
ダイオードの濃度プロフィールのうち、グラフ中Ａで示
す曲線部分のプロフィールを適宜変化させることによっ
て、上記ＬＦ’値の制御を効率よく行うことができる。
【０００９】このようにプロセス製造条件を適宜調整す
ることによってＬＦ’値が一定となる範囲（直線部分Ｖ
1〜Ｖ2）を制御することができるが、このＶＣダイオー
ドを、ＶＣＯに用いるのであれば、上記範囲（Ｖ1〜
Ｖ2）を、その通常使用範囲１Ｖ〜５Ｖに限ればよく、
この間でＬＦ’値を精度良く一定にして当該ＶＣＯの歪
をなくすことができる。そして、製造されたＶＣダイオ
ードのＶ−ＬＦ’特性を測り、ＬＦ’値が一定の領域
（Ｖ1〜Ｖ2）が、仮に０〜４Ｖとなっていて、４Ｖ以上
で歪が発生するのであれば、４Ｖ〜５Ｖ間でもＬＦ’値
一定となるように上記濃度プロフィールを変えればよ
い。因みに、不純物の打込深度が浅い方が一般にＬＦ’
値が一定となる範囲（Ｖ1〜Ｖ2）が広がる。尚、ＬＦ’
値を精度良く一定とする条件、及び一定となる範囲を拡
張／変更する条件としては、当該半導体チップの活性層
のデポジションの条件、不純物拡散工程での熱拡散の温
度条件などがあげられる。
ることによってＬＦ’値が一定となる範囲（直線部分Ｖ
1〜Ｖ2）を制御することができるが、このＶＣダイオー
ドを、ＶＣＯに用いるのであれば、上記範囲（Ｖ1〜
Ｖ2）を、その通常使用範囲１Ｖ〜５Ｖに限ればよく、
この間でＬＦ’値を精度良く一定にして当該ＶＣＯの歪
をなくすことができる。そして、製造されたＶＣダイオ
ードのＶ−ＬＦ’特性を測り、ＬＦ’値が一定の領域
（Ｖ1〜Ｖ2）が、仮に０〜４Ｖとなっていて、４Ｖ以上
で歪が発生するのであれば、４Ｖ〜５Ｖ間でもＬＦ’値
一定となるように上記濃度プロフィールを変えればよ
い。因みに、不純物の打込深度が浅い方が一般にＬＦ’
値が一定となる範囲（Ｖ1〜Ｖ2）が広がる。尚、ＬＦ’
値を精度良く一定とする条件、及び一定となる範囲を拡
張／変更する条件としては、当該半導体チップの活性層
のデポジションの条件、不純物拡散工程での熱拡散の温
度条件などがあげられる。
【００１０】次に、上記ＬＦ’値の算出方法について説
明する。図４は、実際に製造されたＶＣダイオードの逆
電圧Ｖの変化に対する容量Ｃの変化量を実験的に求め
て、プロットしたＶ−Ｃ曲線を示すグラフである。先
ず、従来より用いられてきたＬＦの各測定点での値を ＬＦ1＝ｌｏｇ（Ｃ1／Ｃ2）／ｌｏｇ（Ｖ1／Ｖ2） ＬＦ2＝ｌｏｇ（Ｃ2／Ｃ3）／ｌｏｇ（Ｖ2／Ｖ3） ＬＦ3＝ｌｏｇ（Ｃ3／Ｃ4）／ｌｏｇ（Ｖ3／Ｖ4） ： ＬＦn＝ｌｏｇ（Ｃn／Ｃn+1）／ｌｏｇ（Ｖn／Ｖn+1） と云う具合いに算出する。次いで、該ＬＦ値を用いて、
ＬＦ’値を ＬＦ'1＝ｌｏｇ（ＬＦ1／ＬＦ2）／ｌｏｇ（Ｖ1／Ｖ2） ＬＦ'2＝ｌｏｇ（ＬＦ2／ＬＦ3）／ｌｏｇ（Ｖ2／Ｖ3） ＬＦ'3＝ｌｏｇ（ＬＦ3／ＬＦ4）／ｌｏｇ（Ｖ3／Ｖ4） ： ＬＦ'm＝ｌｏｇ（ＬＦm／ＬＦm+1）／ｌｏｇ（Ｖm／Ｖm+1） と云う具合いに算出する。そして、この算出によって得
られた値をプロットして図１のグラフ（Ｖ−ＬＦ’特性
グラフ）を得る。このようにして得られたＶ−ＬＦ’特
性は、当該製造条件と比較検討され、この結果が製造プ
ロセスにフィードバックされて、ＬＦ’値の直線領域
（Ｖ1〜Ｖ2）が広くなるようにしたり、所望の電圧領域
（例えばＶＣＯに用いる場合の０Ｖ〜５Ｖ）でＬＦ’の
直線性を高くすることに用いられる。。反対に、設計さ
れたＶＣダイオードのＶ−ＬＦ’特性を解析し、ＬＦ’
値が一定となっている領域（Ｖ1〜Ｖ2）のみを使用領域
に限定することにより、ＶＣダイオードの品質を高く保
持することもできる。
明する。図４は、実際に製造されたＶＣダイオードの逆
電圧Ｖの変化に対する容量Ｃの変化量を実験的に求め
て、プロットしたＶ−Ｃ曲線を示すグラフである。先
ず、従来より用いられてきたＬＦの各測定点での値を ＬＦ1＝ｌｏｇ（Ｃ1／Ｃ2）／ｌｏｇ（Ｖ1／Ｖ2） ＬＦ2＝ｌｏｇ（Ｃ2／Ｃ3）／ｌｏｇ（Ｖ2／Ｖ3） ＬＦ3＝ｌｏｇ（Ｃ3／Ｃ4）／ｌｏｇ（Ｖ3／Ｖ4） ： ＬＦn＝ｌｏｇ（Ｃn／Ｃn+1）／ｌｏｇ（Ｖn／Ｖn+1） と云う具合いに算出する。次いで、該ＬＦ値を用いて、
ＬＦ’値を ＬＦ'1＝ｌｏｇ（ＬＦ1／ＬＦ2）／ｌｏｇ（Ｖ1／Ｖ2） ＬＦ'2＝ｌｏｇ（ＬＦ2／ＬＦ3）／ｌｏｇ（Ｖ2／Ｖ3） ＬＦ'3＝ｌｏｇ（ＬＦ3／ＬＦ4）／ｌｏｇ（Ｖ3／Ｖ4） ： ＬＦ'm＝ｌｏｇ（ＬＦm／ＬＦm+1）／ｌｏｇ（Ｖm／Ｖm+1） と云う具合いに算出する。そして、この算出によって得
られた値をプロットして図１のグラフ（Ｖ−ＬＦ’特性
グラフ）を得る。このようにして得られたＶ−ＬＦ’特
性は、当該製造条件と比較検討され、この結果が製造プ
ロセスにフィードバックされて、ＬＦ’値の直線領域
（Ｖ1〜Ｖ2）が広くなるようにしたり、所望の電圧領域
（例えばＶＣＯに用いる場合の０Ｖ〜５Ｖ）でＬＦ’の
直線性を高くすることに用いられる。。反対に、設計さ
れたＶＣダイオードのＶ−ＬＦ’特性を解析し、ＬＦ’
値が一定となっている領域（Ｖ1〜Ｖ2）のみを使用領域
に限定することにより、ＶＣダイオードの品質を高く保
持することもできる。
【００１１】以上詳述したように、本実施例によれば、
上述の式（２）より得られたＬＦ’値が一定となるよう
にその製造条件が決定されるので、ＬＦ値の電圧変化に
対する変化率に歪が生じることがなく、従って、電圧値
Ｖの変化に対する接合容量Ｃの変化率にも歪が生じなく
なって、ＶＣダイオードの特性が向上する。
上述の式（２）より得られたＬＦ’値が一定となるよう
にその製造条件が決定されるので、ＬＦ値の電圧変化に
対する変化率に歪が生じることがなく、従って、電圧値
Ｖの変化に対する接合容量Ｃの変化率にも歪が生じなく
なって、ＶＣダイオードの特性が向上する。
【００１２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例では、Ｎ++−Ｐ超接合型ダイオードの濃度プロフ
ィールを変化させることにより、Ｖ−ＬＦ’特性を変化
させる例を示したが、同様の手法でＰ++−Ｎ超接合型ダ
イオードのＶ−ＬＦ’特性を変化させることもできる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例では、Ｎ++−Ｐ超接合型ダイオードの濃度プロフ
ィールを変化させることにより、Ｖ−ＬＦ’特性を変化
させる例を示したが、同様の手法でＰ++−Ｎ超接合型ダ
イオードのＶ−ＬＦ’特性を変化させることもできる。
【００１３】
【発明の効果】新たな値ＬＦ’を導入し、これに着目し
てその製造条件を調整するので、電圧値の変化に対する
容量変化率に歪が生じないＶＣダイオードを製造するこ
とができるようになる。
てその製造条件を調整するので、電圧値の変化に対する
容量変化率に歪が生じないＶＣダイオードを製造するこ
とができるようになる。
【図１】理想的なＶＣダイオードの特性を表わす値Ｌ
Ｆ’と電圧値Ｖとの関係を示したＶ−ＬＦ’グラフであ
る。
Ｆ’と電圧値Ｖとの関係を示したＶ−ＬＦ’グラフであ
る。
【図２】ＬＦ’の変化量ΔＬＦ’と、該ダイオードが用
いられたＶＣＯの特性（音声ビートの歪）との関連性を
示すグラフである。
いられたＶＣＯの特性（音声ビートの歪）との関連性を
示すグラフである。
【図３】ＬＦ値を一定にするために調整されるＶＣダイ
オード（Ｎ++−Ｐの超階段型接合ダイオード）の濃度プ
ロフィールを示すグラフである。
オード（Ｎ++−Ｐの超階段型接合ダイオード）の濃度プ
ロフィールを示すグラフである。
【図４】製造されたＶＣダイオードの逆電圧Ｖの変化に
対する容量Ｃの変化量を実験的に求めて、プロットした
Ｖ−Ｃ曲線を示すグラフである。
対する容量Ｃの変化量を実験的に求めて、プロットした
Ｖ−Ｃ曲線を示すグラフである。
Ｃ 容量 Ｖ 電圧値
Claims (3)
- 【請求項１】 可変容量型半導体ダイオードを製造する
に当たり、当該ダイオードの電圧値Ｖ及び容量値Ｃに基
いて算出式 ＬＦ＝ｄ（ｌｏｇＣ）／ｄ（ｌｏｇＶ） ＬＦ’＝ｄ（ｌｏｇＬＦ）／ｄ（ｌｏｇＶ） により特性を表わす変数ＬＦ’を求め、上記ＬＦ’値が
電圧値Ｖの変化に対して変化しない領域が広くなるよう
に当該デバイス製造条件を決定することを特徴とする半
導体ダイオードの製造方法。 - 【請求項２】 上記デバイス製造条件は、ダイオードの
ｐｎ接合面の不純物濃度の濃度プロフィールを決定する
不純物打ち込み条件であることを特徴とする請求項１に
記載の半導体ダイオードの製造方法。 - 【請求項３】 請求項１に記載のＬＦ’値が電圧値Ｖの
変化に拘らず一定となる領域が、当該ダイオードの使用
可能領域として設定されていることを特徴とする半導体
ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33033292A JPH06177405A (ja) | 1992-12-10 | 1992-12-10 | 半導体ダイオード及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33033292A JPH06177405A (ja) | 1992-12-10 | 1992-12-10 | 半導体ダイオード及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177405A true JPH06177405A (ja) | 1994-06-24 |
Family
ID=18231445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33033292A Pending JPH06177405A (ja) | 1992-12-10 | 1992-12-10 | 半導体ダイオード及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU681642B2 (en) * | 1993-03-26 | 1997-09-04 | Alps Electric Co., Ltd. | Power amplifier bias control circuit and method |
-
1992
- 1992-12-10 JP JP33033292A patent/JPH06177405A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU681642B2 (en) * | 1993-03-26 | 1997-09-04 | Alps Electric Co., Ltd. | Power amplifier bias control circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019341B2 (en) | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer | |
| US6750484B2 (en) | Silicon germanium hetero bipolar transistor | |
| US5952892A (en) | Low-gain, low-jitter voltage controlled oscillator circuit | |
| US20060145754A1 (en) | Analog filter circuit and adjustment method thereof | |
| US20090066446A1 (en) | Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty | |
| US20100200952A1 (en) | Semiconductor device | |
| US20040109521A1 (en) | Phase locked loop frequency synthesizer where frequency gain variation controlled oscillator is compensated | |
| JPH06177405A (ja) | 半導体ダイオード及びその製造方法 | |
| US6243570B1 (en) | Radio receiver capable of temperature adjustment to tuning frequency of RF tuning circuit | |
| JPH10508721A (ja) | 高周波パワートランジスタ用安定モニタリング | |
| US5747865A (en) | Varactor diode controllable by surface layout design | |
| WO2003050853A3 (en) | A method of forming a silicon nitride layer on a substrate | |
| JPWO2005078780A1 (ja) | 気相成長方法 | |
| US5650335A (en) | Method of fabricating a semiconductor device including a process of adjusting fet characteristics after forming the fet | |
| US7456694B2 (en) | Self-calibrated constant-gain tunable oscillator | |
| Sachs et al. | Modeling and control of an epitaxial silicon deposition process with step disturbances | |
| JPH08274089A (ja) | 窒化珪素薄膜の形成方法 | |
| KR100517289B1 (ko) | 바렉터 및 그 제조 방법 | |
| US20090214843A1 (en) | Controlled edge resistivity in a silicon wafer | |
| JPH05299355A (ja) | ホウ素ドープダイヤモンド膜の製造方法 | |
| US20090215202A1 (en) | Controlled edge resistivity in a silicon wafer | |
| Dhong et al. | Sidewall spacer technology for MOS and bipolar devices | |
| JP4329655B2 (ja) | 半導体装置の製造方法及び半導体製造装置。 | |
| JP2002020198A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US20040113182A1 (en) | Nitrogen implementation to minimize device variation |