JPH06169076A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06169076A JPH06169076A JP43A JP34529792A JPH06169076A JP H06169076 A JPH06169076 A JP H06169076A JP 43 A JP43 A JP 43A JP 34529792 A JP34529792 A JP 34529792A JP H06169076 A JPH06169076 A JP H06169076A
- Authority
- JP
- Japan
- Prior art keywords
- floating diffusion
- oxide film
- diffusion portion
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、詳しくは固体撮像素子の出力回路の一部であ
るフローティングディフュージョン部を形成する方法を
改良した半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device which is an improved method of forming a floating diffusion portion which is a part of an output circuit of a solid-state image sensor.
【０００２】[0002]
【従来の技術】ＬＯＣＯＳ法はＩＣにおける素子間分離
用の技術で、厚さ１μｍ程度の厚い酸化膜（ＳｉＯ2）
を窒化膜（Ｓｉ3Ｎ4）で素子形成領域を保護して作る工
程であり、これによって隣の素子と電気的に絶縁分離さ
れる。また、イオン注入技術は目的とする不純物元素を
イオン化し、さらに１０〜数百ＫｅＶのエネルギーに加
速して半導体基板へ打ち込むものであり、不純物の濃度
を０．１ｐｐｍから１０％程度までの広い範囲にわたっ
て精密に制御することができ、半導体製造工程の簡略化
に寄与するなどの長所がある。2. Description of the Related Art The LOCOS method is a technique for separating elements in an IC, and is a thick oxide film (SiO 2 ) having a thickness of about 1 μm.
Is a process in which the element formation region is protected by a nitride film (Si 3 N 4 ) and is electrically isolated from the adjacent element. Further, the ion implantation technique is to ionize an impurity element of interest and further accelerate it to an energy of 10 to several hundred KeV and implant it into a semiconductor substrate. The impurity concentration is in a wide range from 0.1 ppm to about 10%. Since it can be precisely controlled over the entire range, it has an advantage that it contributes to simplification of the semiconductor manufacturing process.
【０００３】一方、半導体装置の１つである固体撮像素
子は、光電変換部と走査部の機能を１つのシリコンチッ
プ上に作り上げたデバイスであり、近時は、さらにカラ
ー化をするためにカラーフィルタを光電変換部の上に形
成することも行われている。このような固体撮像素子
は、例えばカメラ一体形ＶＴＲとして用いられ、小型化
が進む一方で、より画素数を多くしようと開発され、Ｎ
ＴＳＣのみならず、ハイビジョンへの対応も試みられつ
つある。On the other hand, a solid-state image pickup device which is one of semiconductor devices is a device in which the functions of a photoelectric conversion unit and a scanning unit are built on one silicon chip. A filter is also formed on the photoelectric conversion unit. Such a solid-state image pickup device is used, for example, as a camera-integrated VTR, and is being developed in an attempt to increase the number of pixels while the miniaturization progresses.
Not only TSC but also high-definition is being tried.
【０００４】イオン注入を含む従来の技術によって固体
撮像素子を製造する方法としては、例えば図７、図８に
示す工程が知られている。図７は固体撮像素子の平面図
であり、この図において、１は水平レジスタ部、２はＨ
ＯＧ（水平出力ゲート）、３はリセットゲート、４は出
力部トランジスタ、５はアルミ配線、６はコンタクト、
７はフローティングディフュージョン部（ＦＤ部）であ
る。As a method of manufacturing a solid-state image pickup device by a conventional technique including ion implantation, for example, the steps shown in FIGS. 7 and 8 are known. FIG. 7 is a plan view of the solid-state image sensor, in which 1 is a horizontal register unit and 2 is an H register.
OG (horizontal output gate), 3 reset gate, 4 output transistor, 5 aluminum wiring, 6 contact,
Reference numeral 7 is a floating diffusion portion (FD portion).
【０００５】光情報によって発生した電荷は撮像部の垂
直ＣＣＤから水平ＣＣＤによって読み出され、水平方向
に転送されて水平レジスタ部１に送られる。水平レジス
タ部１の信号電荷はＨＯＧ２を介し出力部トランジスタ
４から出力される。また、リセットパルスはリセットゲ
ート３を介して加えられる。The charges generated by the optical information are read by the horizontal CCD from the vertical CCD of the image pickup section, transferred in the horizontal direction and sent to the horizontal register section 1. The signal charge of the horizontal register section 1 is output from the output section transistor 4 via the HOG 2. Further, the reset pulse is applied through the reset gate 3.
【０００６】従来、ＣＣＤ撮像素子の出力回路の一部で
あるフローティングディフュージョン部７を形成する場
合、ＨＯＧ２からリセットドレイン部にかけて形成され
た活性領域内にフォトレジストによりフローティングデ
ィフュージョン部７となる部分にイオン注入によりＮ+
層を形成することにより、フローティングディフュージ
ョン部７を製造している。Conventionally, when the floating diffusion portion 7 which is a part of the output circuit of the CCD image pickup device is formed, an ion is formed in a portion which becomes the floating diffusion portion 7 by a photoresist in an active region formed from the HOG 2 to the reset drain portion. N + by injection
The floating diffusion part 7 is manufactured by forming a layer.
【０００７】ここで、ＣＣＤ撮像素子の出力回路の変換
効率（以下、単に変換効率という）ηはＧ／ＣFDに比例
する。ただし、Ｇは出力回路の利得、ＣFDはフローティ
ングディフュージョン部の容量である。したがって、出
力回路の利得が一定であれば、ＣFDが小さい方が変換効
率は高くできる。フローティングディフュージョン部の
容量ＣFDはフローティングディフュージョン部の面積に
比例すると考えられるから、高変換効率を達成するに
は、できる限り、この面積を縮小する必要がある。Here, the conversion efficiency (hereinafter, simply referred to as conversion efficiency) η of the output circuit of the CCD image pickup device is proportional to G / C FD . However, G is the gain of the output circuit, and C FD is the capacitance of the floating diffusion portion. Therefore, if the gain of the output circuit is constant, the smaller the CFD , the higher the conversion efficiency. Since the capacitance C FD of the floating diffusion portion is considered to be proportional to the area of the floating diffusion portion, it is necessary to reduce this area as much as possible to achieve high conversion efficiency.
【０００８】[0008]
【発明が解決しようとする課題】ところで、従来の製造
方法にあっては、フローティングディフュージョン部の
面積をいま以上に小さくすることが困難で、出力回路の
変換効率を高めることができないという問題点があっ
た。図８は、図７に示すフローティングディフュージョ
ン部７の断面図である。図８において、１１はウエハ、
１２はフィールド部、１３はＰＳＧ膜である。図８から
明らかであるように、フローティングディフュージョン
部７内にアルミ配線５とのコンタクト６部分を形成しな
ければならないが、従来の方法ではフォトレジストのパ
ターンによって形成していたため、製造上のばらつきを
考慮すると、片側で最低でも０．２μｍ程度の合わせマ
ージンを確保する必要がある。By the way, in the conventional manufacturing method, it is difficult to further reduce the area of the floating diffusion portion, and the conversion efficiency of the output circuit cannot be increased. there were. FIG. 8 is a sectional view of the floating diffusion portion 7 shown in FIG. 7. In FIG. 8, 11 is a wafer,
Reference numeral 12 is a field portion, and 13 is a PSG film. As is clear from FIG. 8, the contact 6 portion with the aluminum wiring 5 must be formed in the floating diffusion portion 7. However, in the conventional method, the contact 6 portion is formed by the photoresist pattern. Considering this, it is necessary to secure a minimum alignment margin of about 0.2 μm on one side.
【０００９】しかしながら、フローティングディフュー
ジョン部７の面積が１〜２μｍ□程度であることを考え
ると、０．２μｍの合わせマージンはかなりの大きさで
あり、変換効率向上のために大きな障害となっていた。However, considering that the area of the floating diffusion portion 7 is about 1 to 2 .mu.m.quadrature., The alignment margin of 0.2 .mu.m is quite large, which is a big obstacle for improving the conversion efficiency. .
【００１０】そこで本発明は、固体撮像素子のフローテ
ィングディフュージョン部の面積を低減し、出力回路の
変換効率を高めることができる半導体装置の製造方法を
提供することを目的としている。Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device which can reduce the area of a floating diffusion portion of a solid-state image pickup device and enhance the conversion efficiency of an output circuit.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体装置の製造方法は、半導体基板
表面にフィールド酸化膜を形成する工程と、前記半導体
基板の能動領域内のフローティングディフュージョン部
に対応した半導体基板の表面に耐酸化膜を形成する工程
と、前記フィールド酸化膜と耐酸化膜との間を選択酸化
した後、前記耐酸化膜を除去し、前記フローティングデ
ィフュージョン部に対応する段部を形成する工程と、前
記段部の周囲にフォトレジストを形成し、該フォトレジ
ストと前記段部をマスクにして不純物をイオン注入し、
前記フローティングディフュージョン部を形成する工程
と、を含んで固体撮像素子を製造するようにしたことを
特徴とする。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a field oxide film on a surface of a semiconductor substrate and a floating diffusion portion in an active region of the semiconductor substrate. A step of forming an oxidation resistant film on the surface of the semiconductor substrate corresponding to the above step, and after selectively oxidizing between the field oxide film and the oxidation resistant film, the oxidation resistant film is removed and a step corresponding to the floating diffusion portion is formed. A step of forming a step, forming a photoresist around the step, and ion-implanting impurities using the photoresist and the step as a mask,
A solid-state imaging device is manufactured by including the step of forming the floating diffusion portion.
【００１２】好ましい態様として、前記フローティング
ディフュージョン部は、前記段部にセルフアラインされ
たことを特徴とする。前記フィールド酸化膜上に層間絶
縁膜を形成し、前記フローティングディフュージョン部
に対応した部分に穴を空け、該穴を介してコンタクトを
形成したことを特徴とする。前記選択酸化は、パイロジ
ェニック酸化法により形成されたことを特徴とする。In a preferred aspect, the floating diffusion portion is self-aligned with the step portion. An interlayer insulating film is formed on the field oxide film, a hole is formed in a portion corresponding to the floating diffusion portion, and a contact is formed through the hole. The selective oxidation is characterized by being formed by a pyrogenic oxidation method.
【００１３】[0013]
【作用】本発明では、ＣＣＤ撮像素子の出力回路の一部
であるフローティングディフュージョン部となる活性領
域がＬＯＣＯＳ法を用いることにより、Ｎ+層形成の工
程と、コンタクト形成の２工程がセルフアライメント的
に形成される。したがって、フローティングディフュー
ジョン部に合わせマージンを確保する必要がなく、これ
により、従来に比べフローティングディフュージョン部
を格段に縮小することが可能になる。According to the present invention, the active region, which is the floating diffusion portion which is a part of the output circuit of the CCD image pickup device, uses the LOCOS method, so that the N + layer formation step and the contact formation step are self-aligned. Is formed. Therefore, it is not necessary to secure a margin for the floating diffusion portion, which makes it possible to reduce the size of the floating diffusion portion significantly.
【００１４】[0014]
【実施例】以下、本発明に係る半導体装置の製造方法の
一実施例について説明する。図１〜図６はＣＣＤ撮像素
子の製造工程を示す図である。なお、これらの図におい
て、図１（ａ）〜図６（ａ）はＣＣＤ撮像素子における
出力回路の平面を示し、図１（ｂ）〜図６（ｂ）はＣＣ
Ｄ撮像素子における出力回路（特に、フローティングデ
ィフュージョン部）の断面を示す。EXAMPLE An example of a method of manufacturing a semiconductor device according to the present invention will be described below. 1 to 6 are views showing the manufacturing process of the CCD image pickup device. In these figures, FIGS. 1A to 6A show the plane of the output circuit in the CCD image pickup device, and FIGS. 1B to 6B are CC.
3 shows a cross section of an output circuit (especially, a floating diffusion portion) in the D image pickup device.
【００１５】図１の工程（フィールド部形成） 図１（ｂ）において、２１はシリコンウエハ、２２は酸
化膜（ＳｉＯ2）、２３はフィールド部としてのフィー
ルド酸化膜である。フィールド酸化膜２３は、例えばＬ
ＯＣＯＳ法によって形成された熱酸化膜でもよいが、Ｃ
ＶＤ ＳｉＯ2でもよい。ここではＣＶＤ ＳｉＯ2として
説明する。一方、図１（ａ）において、３１は水平レジ
スタ部、３２はリセットパルスの印加されるリセットパ
ルス部に相当する部分である。また、３３は出力回路の
出力部トランジスタとなる部分である。Step of FIG. 1 (field portion formation) In FIG. 1B, 21 is a silicon wafer, 22 is an oxide film (SiO 2 ), and 23 is a field oxide film as a field portion. The field oxide film 23 is, for example, L
A thermal oxide film formed by the OCOS method may be used, but C
VD SiO 2 may be used. Here, description will be made using CVD SiO 2 . On the other hand, in FIG. 1A, 31 is a horizontal register section, and 32 is a section corresponding to a reset pulse section to which a reset pulse is applied. Further, 33 is a portion which becomes an output transistor of the output circuit.
【００１６】図２の工程（窒化膜形成） 次いで、図２の工程に移り、能動領域内のフローティン
グディフュージョン部（ＦＤ部）となる部分にのみ、Ｃ
ＶＤ工程とＰＲ工程を用いて耐酸化性の窒化膜（Ｓｉ
Ｎ）２４（耐酸化膜に相当）を形成する。このとき、出
力部トランジスタの能動領域にも窒化膜（ＳｉＮ）３４
を形成する。なお、出力部トランジスタの能動領域をこ
のときに形成してもよい。Step of FIG. 2 (formation of nitride film) Next, the process moves to the step of FIG. 2, and C is applied only to a portion which becomes a floating diffusion portion (FD portion) in the active region.
Using the VD process and the PR process, an oxidation resistant nitride film (Si
N) 24 (corresponding to oxidation resistant film) is formed. At this time, the nitride film (SiN) 34 is also formed in the active region of the output transistor.
To form. The active region of the output transistor may be formed at this time.
【００１７】図３の工程（ＬＯＣＯＳ酸化膜形成） 次いで、図３の工程に移り、フィールド酸化膜２３と窒
化膜（ＳｉＮ）２４との間を選択酸化した後、窒化膜
（ＳｉＮ）２４を除去し、フローティングディフュージ
ョン部（ＦＤ部）に対応する部分に熱酸化膜２５（段部
に相当）を形成する。この処理は、例えばパイロジェニ
ック酸化法を用いて行い、熱酸化膜２５は１００〜２０
０ｎｍ程度の厚さに形成する。これにより、フローティ
ングディフュージョン部（ＦＤ部）の周囲は厚い酸化膜
で覆われることになる。なお、パイロジェニック酸化法
とは加湿酸化の一種であり、加湿酸化の再現性を高める
ためと、水量の管理を不要にするため、純粋な水素を燃
焼させて水をつくる方式である。Process of FIG. 3 (LOCOS oxide film formation) Next, the process moves to the process of FIG. 3 and after selectively oxidizing between the field oxide film 23 and the nitride film (SiN) 24, the nitride film (SiN) 24 is removed. Then, the thermal oxide film 25 (corresponding to the step portion) is formed in the portion corresponding to the floating diffusion portion (FD portion). This treatment is performed by using, for example, a pyrogenic oxidation method, and the thermal oxide film 25 has a thickness of 100 to 20.
It is formed to a thickness of about 0 nm. As a result, the circumference of the floating diffusion portion (FD portion) is covered with a thick oxide film. The pyrogenic oxidation method is a kind of humidification oxidation, and is a method of producing pure water by burning pure hydrogen in order to improve the reproducibility of humidification oxidation and to eliminate the need to control the amount of water.
【００１８】図４の工程（ＬＯＣＯＳ酸化膜形成） 次いで、図４の工程に移り、トランジスタのスレッシュ
ルドレベル（Ｖｔｈ）制御のための調整などの所定の工
程を経た後、ＰＲ工程とイオン注入工程を用いてフロー
ティングディフュージョン部にのみＮ+拡散層２７を形
成する。すなわち、熱酸化膜２５の周囲にフォトレジス
ト２６を形成し、その後、フォトレジスト２６と熱酸化
膜２５をマスクにして不純物（例えば、ＡｓあるいはＰ
（リン））をイオン注入し、これにより、フローティン
グディフュージョン部にのみＮ+拡散層２７を形成す
る。Process of FIG. 4 (LOCOS oxide film formation) Next, the process proceeds to the process of FIG. 4, and after performing predetermined processes such as adjustment for controlling the threshold level (Vth) of the transistor, the PR process and the ion implantation process. Is used to form the N + diffusion layer 27 only in the floating diffusion portion. That is, a photoresist 26 is formed around the thermal oxide film 25, and then, using the photoresist 26 and the thermal oxide film 25 as a mask, impurities (for example, As or P
(Phosphorus) is ion-implanted, whereby the N + diffusion layer 27 is formed only in the floating diffusion portion.
【００１９】本工程は、出力部トランジスタのソース／
ドレインの形成工程と同一にすることも可能である。ま
た、このフローティングディフュージョン部を形成する
ときのイオン注入工程では、フローティングディフュー
ジョン部の周囲が厚い酸化膜２５で覆われているため
に、この酸化膜２５がストッパーとなり、セルフアライ
メント的にイオン注入が行われる。したがって、ＰＲ工
程で多少フォトレジスト２７のマスクにずれが生じても
かまわない。In this step, the source of the output transistor /
It is also possible to make it the same as the step of forming the drain. Further, in the ion implantation process for forming the floating diffusion portion, since the periphery of the floating diffusion portion is covered with the thick oxide film 25, the oxide film 25 serves as a stopper and the ion implantation is performed in a self-aligned manner. Be seen. Therefore, the mask of the photoresist 27 may be slightly displaced in the PR process.
【００２０】図５の工程（コンタクト形成） 次いで、図５の工程に移り、ゲート電極などを形成す
る。すなわち、ＨＯＧ（水平出力ゲート）３５、リセッ
トゲート３６、出力部トランジスタ３７を形成する。次
いで、ＰＳＧ（Phosho Silicate Glass）膜などのリフ
ロー膜２８を形成し、さらにリフローなどの熱処理を経
てコンタクト３８を形成する。コンタクト３８の形成処
理では、フローティングディフュージョン部に対応した
熱酸化膜２５の部分に穴を空け、この穴を介してコンタ
クト３８を形成し、Ｎ+拡散層２７と接続する。Process of FIG. 5 (contact formation) Next, the process moves to the process of FIG. 5 to form a gate electrode and the like. That is, the HOG (horizontal output gate) 35, the reset gate 36, and the output transistor 37 are formed. Next, a reflow film 28 such as a PSG (Phosho Silicate Glass) film is formed, and a contact 38 is formed through heat treatment such as reflow. In the process of forming the contact 38, a hole is formed in the portion of the thermal oxide film 25 corresponding to the floating diffusion portion, the contact 38 is formed through this hole, and the contact 38 is connected to the N + diffusion layer 27.
【００２１】このとき、やはりフローティングディフュ
ージョン部の周囲が厚い酸化膜２５で覆われているため
に、ＰＲ工程でのフォトレジスト２７のマクスクが多少
ずれても、その後の反応性イオンエッチングを用いたエ
ッチング工程では、図５（ｂ）に示すように、フローテ
ィングディフュージョン部の内側にコンタクト３８が形
成される。At this time, since the periphery of the floating diffusion portion is covered with the thick oxide film 25, even if the mask of the photoresist 27 is slightly displaced in the PR process, the etching using the subsequent reactive ion etching is performed. In the process, as shown in FIG. 5B, the contact 38 is formed inside the floating diffusion portion.
【００２２】図６の工程（アルミ配線形成） 次いで、図６の工程に移り、フォトレジスト２７を除去
し、その後、フローティングディフュージョン部のコン
タクト３８と出力部トランジスタ３７とをアルミ配線３
９によって接続する。Step of FIG. 6 (formation of aluminum wiring) Next, the process moves to the step of FIG. 6, the photoresist 27 is removed, and then the contact 38 of the floating diffusion portion and the output transistor 37 are connected to the aluminum wiring 3
Connect by 9.
【００２３】以上のように、本実施例ではＣＣＤ撮像素
子の出力回路の一部であるフローティングディフュージ
ョン部となる活性領域がＬＯＣＯＳ法を用いることによ
り、Ｎ+拡散層２６の形成工程と、コンタクト３８の形
成工程との２つの工程がセルフアライメント（自己形
成）的に行われる。そのため、マスク合わせなどによる
製造起因のばらつきがなくなる。したがって、図６
（ｂ）に示すように、フローティングディフュージョン
部に合わせマージンを確保する必要がなく、これによ
り、従来に比べフローティングディフュージョン部を格
段に縮小することができる。したがって、フローティン
グディフュージョン部の面積が小さくなり、出力回路の
変換効率を高めることができる。As described above, in the present embodiment, the active region, which is a part of the output circuit of the CCD image pickup device, which is the floating diffusion portion, uses the LOCOS method to form the N + diffusion layer 26 and the contact 38. The two steps, that is, the forming step of (1) are performed in a self-alignment manner. Therefore, variations due to manufacturing due to mask alignment and the like are eliminated. Therefore, FIG.
As shown in (b), it is not necessary to secure a margin for the floating diffusion portion, and thus the floating diffusion portion can be remarkably reduced in size as compared with the related art. Therefore, the area of the floating diffusion portion is reduced, and the conversion efficiency of the output circuit can be improved.
【００２４】[0024]
【発明の効果】以上説明したように、本発明の製造方法
によれば、ＣＣＤ撮像素子の出力回路の一部であるフロ
ーティングディフュージョン部となる活性領域をＮ+拡
散層の形成工程と、コンタクトの形成工程との２つの工
程をセルフアライメント的に処理しているので、マスク
合わせなどによる製造起因のばらつきがなくなり、フロ
ーティングディフュージョン部に合わせマージンを確保
する必要がなくなる。したがって、従来に比べフローテ
ィングディフュージョン部を格段に縮小することがで
き、フローティングディフュージョン部の面積を小さく
して出力回路の変換効率を高めることができる。As described above, according to the manufacturing method of the present invention, the active region, which is a floating diffusion portion which is a part of the output circuit of the CCD image pickup device, is formed in the step of forming the N + diffusion layer and the contact. Since the two processes including the forming process are processed in a self-alignment manner, variations due to manufacturing due to mask alignment and the like are eliminated, and it is not necessary to secure an alignment margin in the floating diffusion portion. Therefore, the floating diffusion portion can be remarkably reduced as compared with the conventional one, and the area of the floating diffusion portion can be reduced to improve the conversion efficiency of the output circuit.
【図１】本発明に係るＣＣＤ撮像素子の製造方法の一実
施例の工程を示す図である。FIG. 1 is a diagram showing a process of an embodiment of a method for manufacturing a CCD image pickup device according to the present invention.
【図２】同実施例のＣＣＤ撮像素子の製造工程を示す図
である。FIG. 2 is a diagram showing a manufacturing process of the CCD image pickup device of the embodiment.
【図３】同実施例のＣＣＤ撮像素子の製造工程を示す図
である。FIG. 3 is a diagram showing a manufacturing process of the CCD image pickup element of the embodiment.
【図４】同実施例のＣＣＤ撮像素子の製造工程を示す図
である。FIG. 4 is a diagram showing a manufacturing process of the CCD image pickup element of the embodiment.
【図５】同実施例のＣＣＤ撮像素子の製造工程を示す図
である。FIG. 5 is a diagram showing a manufacturing process of the CCD image pickup element of the embodiment.
【図６】同実施例のＣＣＤ撮像素子の製造工程を示す図
である。FIG. 6 is a diagram showing a manufacturing process of the CCD image pickup element of the embodiment.
【図７】従来のＣＣＤ撮像素子の平面図である。FIG. 7 is a plan view of a conventional CCD image sensor.
【図８】従来のＣＣＤ撮像素子の断面図である。FIG. 8 is a sectional view of a conventional CCD image sensor.
２１ シリコンウエハ ２２ 酸化膜（ＳｉＯ2） ２３ フィールド酸化膜 ２４ 窒化膜（ＳｉＮ）（耐酸化膜） ２５ 熱酸化膜（段部） ２６ フォトレジスト ２７ Ｎ+拡散層 ２８ リフロー膜 ３１ 水平レジスタ部 ３３ 出力部トランジスタとなる部分 ３４ 窒化膜（ＳｉＮ） ３５ ＨＯＧ（水平出力ゲート） ３６ リセットゲート ３７ 出力部トランジスタ ３８ コンタクト ３９ アルミ配線21 Silicon Wafer 22 Oxide Film (SiO 2 ) 23 Field Oxide Film 24 Nitride Film (SiN) (Oxidation Resistant Film) 25 Thermal Oxide Film (Step) 26 Photoresist 27 N + Diffusion Layer 28 Reflow Film 31 Horizontal Register 33 Output Part that will be a transistor 34 Nitride film (SiN) 35 HOG (horizontal output gate) 36 Reset gate 37 Output transistor 38 Contact 39 Aluminum wiring
Claims (4)
成する工程と、 前記半導体基板の能動領域内のフローティングディフュ
ージョン部に対応した半導体基板の表面に耐酸化膜を形
成する工程と、 前記フィールド酸化膜と耐酸化膜との間を選択酸化した
後、前記耐酸化膜を除去し、前記フローティングディフ
ュージョン部に対応する段部を形成する工程と、 前記段部の周囲にフォトレジストを形成し、該フォトレ
ジストと前記段部をマスクにして不純物をイオン注入
し、前記フローティングディフュージョン部を形成する
工程と、を含んで固体撮像素子を製造するようにしたこ
とを特徴とする半導体装置の製造方法。1. A step of forming a field oxide film on a surface of a semiconductor substrate, a step of forming an oxidation resistant film on a surface of a semiconductor substrate corresponding to a floating diffusion portion in an active region of the semiconductor substrate, and the field oxide film. And the oxidation resistant film are selectively oxidized, the oxidation resistant film is removed, and a step corresponding to the floating diffusion portion is formed, and a photoresist is formed around the step and the photo resist is formed. A method of manufacturing a semiconductor device, comprising the steps of: implanting impurities with a resist and the stepped portion as a mask to form the floating diffusion portion.
は、前記段部にセルフアラインされたことを特徴とする
請求項１記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the floating diffusion portion is self-aligned with the step portion.
形成し、前記フローティングディフュージョン部に対応
した部分に穴を空け、該穴を介してコンタクトを形成し
たことを特徴とする請求項１記載の半導体装置の製造方
法。3. An interlayer insulating film is formed on the field oxide film, a hole is formed in a portion corresponding to the floating diffusion portion, and a contact is formed through the hole. Manufacturing method of semiconductor device.
法により形成されたことを特徴とする請求項１記載の半
導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the selective oxidation is formed by a pyrogenic oxidation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06169076A (en) | 1992-11-30 | 1992-11-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06169076A (en) | 1992-11-30 | 1992-11-30 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06169076A true JPH06169076A (en) | 1994-06-14 |
Family
ID=18375640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06169076A (en) | 1992-11-30 | 1992-11-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06169076A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545301B2 (en) | 2000-02-22 | 2003-04-08 | Sharp Kabushiki Kaisha | Solid-state image sensor and manufacturing method therefor |
| US7880259B2 (en) | 2004-09-07 | 2011-02-01 | Sanyo Electric Co., Ltd. | Solid-state image sensor |
-
1992
- 1992-11-30 JP JP43A patent/JPH06169076A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545301B2 (en) | 2000-02-22 | 2003-04-08 | Sharp Kabushiki Kaisha | Solid-state image sensor and manufacturing method therefor |
| US7880259B2 (en) | 2004-09-07 | 2011-02-01 | Sanyo Electric Co., Ltd. | Solid-state image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| US5880495A (en) | Active pixel with a pinned photodiode | |
| JP2848268B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP4473240B2 (en) | Manufacturing method of CMOS image sensor | |
| JPS6038866A (en) | Method of producing metal-oxidized film-semiconductor integrated circuit | |
| US20020105585A1 (en) | CMOS image sensor and method of manufacturing the same | |
| JP3322341B2 (en) | Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the same | |
| JPH06169076A (en) | Manufacture of semiconductor device | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JP3018993B2 (en) | Method for manufacturing semiconductor device | |
| JP3239911B2 (en) | Method for manufacturing solid-state imaging device | |
| JPH09162137A (en) | Ion implantation | |
| KR100690984B1 (en) | Method for fabricating image sensor | |
| JP3218665B2 (en) | Method for manufacturing charge transfer device | |
| JPS6018957A (en) | Solid-state image pickup element | |
| JPH0294568A (en) | Manufacture of solid-state image sensing device | |
| JPH08153866A (en) | Solid-state image sensing element and manufacture thereof | |
| JP2002190587A (en) | Method of manufacturing solid-state image pickup device | |
| JP2550302B2 (en) | Method for manufacturing semiconductor device | |
| JP2925868B2 (en) | Method for manufacturing semiconductor device | |
| JPS59198755A (en) | Solid-state image pickup element and manufacture thereof | |
| JPH10107249A (en) | Manufacture of solid image-pickup element | |
| JPH05315584A (en) | Solid-state charge-transfer image sensor | |
| JPH0555366A (en) | Semiconductor device and manufacture thereof | |
| JPH0992810A (en) | Solid state image pickup device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031212 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20031219 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040216 |
|
| A02 | Decision of refusal |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A02 |