JPH06164402A - D/a converter - Google Patents

D/a converter

Info

Publication number
JPH06164402A
JPH06164402A JP31489892A JP31489892A JPH06164402A JP H06164402 A JPH06164402 A JP H06164402A JP 31489892 A JP31489892 A JP 31489892A JP 31489892 A JP31489892 A JP 31489892A JP H06164402 A JPH06164402 A JP H06164402A
Authority
JP
Japan
Prior art keywords
current
output
voltage
transistors
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31489892A
Other languages
Japanese (ja)
Other versions
JP3115133B2 (en
Inventor
Minoru Nagata
稔 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04314898A priority Critical patent/JP3115133B2/en
Publication of JPH06164402A publication Critical patent/JPH06164402A/en
Application granted granted Critical
Publication of JP3115133B2 publication Critical patent/JP3115133B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To realize a D/A converter having a satisfactory precision and stability even in a bipolar integrated circuit. CONSTITUTION:Plural nodes of a resistor network 11 constituted by connecting plural resistors are driven by plural voltage sources 10a to 10c... respectively, and one prescribed end of the resistor network 11 is used as an output terminal, and respective voltage changes of plural voltage sources 10a to 10c... are outputted as the current change to the current output terminal with prescribed rates determined by the constitution of the resistor network 11, and as the whole, the sum of voltage changes of plural voltage sources 10a to 10c... weighted by certain values is outputted as a current. This current output is converted to a voltage by an operational amplifier 12 and a resistor 13 and is outputted from an output 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、D/Aコンバータに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a D / A converter.

【0002】[0002]

【従来の技術】従来よりD/Aコンバータとして、図4
に示す回路が知られている。このD/Aコンバータは、
昭和55年2月20日にCQ出版社から発行された「AD
/DA変換回路の設計」25頁に記載されたものであ
る。
2. Description of the Related Art As a conventional D / A converter, FIG.
The circuit shown in is known. This D / A converter is
Published by CQ Publisher on February 20, 1980, "AD
/ DA conversion circuit design "on page 25.

【0003】図4において、B1 〜Bn の制御入力に供
給された制御信号により、対応するスイッチS1 〜Sn
を制御する。スイッチS1 〜Sn の出力は、電圧源41
の電圧Vref または接地電位になる。このスイッチS1
〜Sn の出力により、抵抗ラダーとなっている抵抗Rと
2Rによる抵抗網42を駆動している。抵抗網42から
の出力電流は、オペアンプ43によって電圧変換し、出
力端44に導出する。
In FIG. 4, according to the control signal supplied to the control inputs of B1 to Bn, the corresponding switches S1 to Sn are connected.
To control. The outputs of the switches S1 to Sn are the voltage source 41.
Voltage Vref or the ground potential. This switch S1
The outputs of .about.Sn drive the resistor network 42 composed of the resistors R and 2R which are resistor ladders. The output current from the resistor network 42 is converted into a voltage by the operational amplifier 43 and is output to the output terminal 44.

【0004】この形式のD/Aコンバータでは、スイッ
チS1 〜Sn がオン抵抗0、オフ抵抗∞の理想的なスイ
ッチと見なせるかぎり、制御入力B1 〜Bn に供給され
る制御信号に対する寄与度は、抵抗網42の抵抗2Rと
Rの値の設定により正確に決めることができる。
In this type of D / A converter, as long as the switches S1 to Sn can be regarded as ideal switches having an ON resistance of 0 and an OFF resistance of ∞, their contribution to the control signal supplied to the control inputs B1 to Bn is resistance. It can be accurately determined by setting the resistances 2R and R of the net 42.

【0005】しかし、実際には、理想スイッチとして見
なすことができるスイッチS1〜Snを具体的に実現す
ることは困難であった。とくにスイッチにオン抵抗があ
ると、そのスイッチ出力に接続された抵抗にはスイッチ
のオン抵抗が追加される形となる。各制御入力に対する
出力への寄与度が抵抗網の構成で決めた値からずれてし
まうため、実用的ではなかった。このため、スイッチの
作りやすいMOSトランジスタが使用できないバイポー
ラ型の集積回路でD/Aコンバータを実現する場合は、
重み電流型のD/Aコンバータを用いる場合が多かっ
た。
However, in practice, it was difficult to specifically realize the switches S1 to Sn which can be regarded as ideal switches. In particular, if the switch has an ON resistance, the ON resistance of the switch is added to the resistance connected to the switch output. It is not practical because the contribution to the output for each control input deviates from the value determined by the resistance network configuration. For this reason, when implementing a D / A converter in a bipolar integrated circuit in which MOS transistors that are easy to make switches cannot be used,
In many cases, a weighted current type D / A converter was used.

【0006】図5は従来より使われている重み電流型の
D/Aコンバータである。この回路では、制御入力B1
〜Bn に供給される制御信号に対する出力への寄与度
は、抵抗R〜2n-1 RとスイッチトランジスタQ1 〜Q
n のエミッタ面積比によって決めるようになっている。
FIG. 5 shows a conventional weighted current type D / A converter. In this circuit, control input B1
The contribution to the output of the control signals supplied to Bn to the resistors R to 2n- 1R and the switching transistors Q1 to Qn.
It is determined by the emitter area ratio of n.

【0007】しかし、制御入力B1 〜Bn に供給される
制御信号に対する出力への寄与度は、抵抗R〜2n-1
の相対精度だけでなく、スイッチトランジスタQ1 〜Q
n のエミッタ面積比や電流増幅率の相対精度にも影響さ
れる。とくにエミッタ面積比は、製造ばらつきで誤差が
でやすく、無理に誤差を小さくしようとすると、大きな
サイズのトランジスタを使う必要から製造コストの増大
を招く。またトランジスタの電流増幅率は、温度変化に
よって大きく変化する性質があるため、各制御入力に対
する出力への寄与度を正確に安定して設定するのは困難
であると言う欠点がある。
However, the contribution of the control signals supplied to the control inputs B1 to Bn to the output depends on the resistances R to 2 n-1 R.
Not only the relative accuracy of the switch transistors Q1 to Q
It is also affected by the relative accuracy of the emitter area ratio of n and the current amplification factor. In particular, the emitter area ratio is likely to have an error due to manufacturing variations, and if the error is forcibly reduced, it is necessary to use a large-sized transistor, resulting in an increase in manufacturing cost. In addition, since the current amplification factor of the transistor has a property of largely changing due to temperature change, it is difficult to accurately and stably set the contribution to each control input to the output.

【0008】このように従来のバイポーラ集積回路で用
いているD/Aコンバータは、その精度が、相対精度の
比較的とりやすい抵抗比ばかりでなく、スイッチトラン
ジスタのエミッタ面積比の精度や電流増幅率のなど相対
精度が取りにくいものにも影響されるため、良好な精度
と安定性をもつD/Aコンバータを実現するのは困難で
あるという欠点があった。
As described above, the accuracy of the D / A converter used in the conventional bipolar integrated circuit is not only the resistance ratio whose relative accuracy is relatively easy to be taken, but also the accuracy of the emitter area ratio of the switch transistor and the current amplification factor. However, there is a drawback in that it is difficult to realize a D / A converter having good accuracy and stability, because it is also affected by those whose relative accuracy is difficult to obtain.

【0009】[0009]

【発明が解決しようとする課題】上記した従来のD/A
コンバータでは、相対精度を取りにくいトランジスタの
エミッタ面積比や安定性の悪いトランジスタの電流増幅
率などに依存するため、良好な精度と安定性をもつD/
Aコンバータを実現するのは困難であるという欠点があ
った。この発明の目的は、良好な精度ど安定性をもつD
/Aコンバータをバイポーラ集積回路でも実現できるよ
うにすることにある。
DISCLOSURE OF THE INVENTION The conventional D / A described above
The converter depends on the emitter area ratio of the transistor, which makes it difficult to obtain relative accuracy, and the current amplification factor of the transistor, which has poor stability.
There is a drawback that it is difficult to realize an A converter. The object of the present invention is to provide D with good accuracy and stability.
The purpose is to realize the / A converter even in a bipolar integrated circuit.

【0010】[0010]

【課題を解決するための手段】この発明のD/Aコンバ
ータは、抵抗を複数個接続して構成された抵抗網の複数
のノードをそれぞれ複数の電圧源で駆動し、前記抵抗網
の所定の一端を出力端とし、前記複数の電圧源のそれぞ
れの電圧変化を、前記抵抗網の構成で決まるそれぞれ所
定の比率で電流出力端に電流変化として出力し、全体と
して、前記複数の電圧源の電圧変化がそれぞれある重み
付けをもったその和として電流出力するものである。
According to the D / A converter of the present invention, a plurality of nodes of a resistor network formed by connecting a plurality of resistors are driven by a plurality of voltage sources respectively, and a predetermined value of the resistor network is obtained. One end is used as an output end, and each voltage change of the plurality of voltage sources is output as a current change to the current output end at a predetermined ratio determined by the configuration of the resistor network, and the voltage of the plurality of voltage sources is overall. The current is output as the sum of the weights, each of which has a certain change.

【0011】[0011]

【作用】上記した手段により、変換精度が、相対精度を
とりやすい抵抗比だけに依存する構成としたことによ
り、良好な精度と安定性を持つとともに、D/Aコンバ
ータをバイポーラ集積回路でも実現できる。
With the above-mentioned means, the conversion accuracy depends only on the resistance ratio which allows the relative accuracy to be easily obtained, so that the D / A converter can be realized in a bipolar integrated circuit while having good accuracy and stability. .

【0012】[0012]

【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図1はこの発明の一実施例を示す
ものである。図1において、1,2は基準電源、3は制
御入力、4はインバータ、5,6は電流源、Q1 ,Q2
およびQ3 ,Q4 はそれぞれ対をなすトランジスタ、7
はカレントミラー、8はインピーダンス変換器、9bは
電圧源出力とにより電圧源10bを構成している。電圧
源10bの電圧源出力9bは抵抗網11の抵抗2Rを介
し、非反転入力+が接地された良好な精度ど安定性をも
つD/Aコンバータをバイポーラ集積回路でも実現でき
るようにするオペアンプ12の反転入力−に接続する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows an embodiment of the present invention. In FIG. 1, 1 and 2 are reference power supplies, 3 is control input, 4 is an inverter, 5 and 6 are current sources, and Q1 and Q2.
And Q3 and Q4 are paired transistors, 7
Is a current mirror, 8 is an impedance converter, and 9b is a voltage source output, and constitutes a voltage source 10b. The voltage source output 9b of the voltage source 10b is passed through the resistor 2R of the resistor network 11 and the non-inverting input + is grounded, so that the operational amplifier 12 that realizes a D / A converter with good precision and stability even in a bipolar integrated circuit is provided. Connect to the inverting input of.

【0013】電圧源10a,10c…は、それぞれ電圧
源10bと同一の構成をしており、電圧源10aの電圧
源出力9aは抵抗網11の抵抗2Rを介して反転入力−
に接続する。さらに、電圧源10cの電圧源出力9c
は、抵抗2RとRを介して、電圧源出力9bの出力に直
列接続された抵抗2RとRの接続点に接続する。以下、
図示しない電圧源10d…についても同様である。オペ
アンプ12は帰還抵抗13とともに抵抗網11からの電
流出力を電圧に変換し、その電圧出力を出力14より取
り出す。
The voltage sources 10a, 10c, ... Have the same configuration as the voltage source 10b, and the voltage source output 9a of the voltage source 10a is an inverting input-via the resistor 2R of the resistor network 11.
Connect to. Further, the voltage source output 9c of the voltage source 10c
Is connected to the connection point of the resistors 2R and R connected in series with the output of the voltage source output 9b via the resistors 2R and R. Less than,
The same applies to the voltage sources 10d ... Not shown. The operational amplifier 12 converts the current output from the resistor network 11 together with the feedback resistor 13 into a voltage, and extracts the voltage output from the output 14.

【0014】電圧源10bにおいて、トランジスタ対Q
1 ,Q2 の共通エミッタに接続された電流源5は、制御
入力3に供給された制御信号によって電流のオンオフを
行い、トランジスタQ3 ,Q4 の共通エミッタに接続さ
れた電流源6は、インバータ4により電流源5とは逆相
の関係で電流のオンオフを行う。
In the voltage source 10b, the transistor pair Q
The current source 5 connected to the common emitters of 1 and Q2 turns on and off the current according to the control signal supplied to the control input 3, and the current source 6 connected to the common emitters of the transistors Q3 and Q4 is connected to the inverter 4. The current is turned on and off in a phase opposite to that of the current source 5.

【0015】これにより、電流源5がオンしているとき
は、トランジスタ対Q1 ,Q2 とカレントミラー7およ
びインピーダンス変換器8とによりボルテージフォロワ
を構成し、電圧源出力9bは基準電源1の電圧VHと同
じ電圧を出力する。また電流源6がオンしているとき
は、今度はトランジスタ対Q3 ,Q4 とカレントミラー
7およびインピーダンス変換器8はボルテージフォロワ
を構成し、電圧源出力9bは、基準電源2の電圧VLと
同じ電圧を出力する。この電圧で抵抗網11を駆動し、
抵抗網11の出力電流をオペアンプ12と抵抗13によ
り電圧変換し、出力14より出力する。
Thus, when the current source 5 is on, the transistor pair Q1 and Q2, the current mirror 7 and the impedance converter 8 constitute a voltage follower, and the voltage source output 9b is the voltage VH of the reference power source 1. Outputs the same voltage as. When the current source 6 is on, the transistor pair Q3, Q4, the current mirror 7 and the impedance converter 8 form a voltage follower, and the voltage source output 9b has the same voltage VL as the reference power source 2. Is output. Drive the resistor network 11 with this voltage,
The output current of the resistor network 11 is converted into a voltage by the operational amplifier 12 and the resistor 13, and output from the output 14.

【0016】この実施例によれば、抵抗網11の駆動を
ボルデージフォロワ出力で行っているため、電圧源10
bの出力インピーダンスは抵抗網11の値に対して充分
小さくすることができる。その精度は、従来のD/Aコ
ンバータのように、相対精度の取りにくいトランジスタ
のエミッタ面積比や温度安定性の悪い電流増幅率には関
係なく、比較的相対精度のとれる抵抗網を構成する抵抗
群の相対精度のみでほぼ決まるようになり、良好な精度
と安定性をもつD/Aコンバータを実現できる。
According to this embodiment, since the resistor network 11 is driven by the voltage follower output, the voltage source 10
The output impedance of b can be made sufficiently smaller than the value of the resistance network 11. The accuracy of the resistors is relatively high, regardless of the emitter area ratio of the transistor and the current amplification factor of which the temperature stability is poor, unlike the conventional D / A converter. It is almost determined only by the relative accuracy of the group, and a D / A converter having good accuracy and stability can be realized.

【0017】図2は、図1のより具体的に示した回路図
である。トランジスタQ5 ,Q6 と抵抗R1 ,R2 は電
流源5,6を構成し、互いに逆相の制御入力21, 22
により、どちらか一方のみ電流が流れるようになってい
る。またトランジスタQ7 ,Q8 は、カレントミラー7
を、トランジスタQ9 と定電流源23はインピーダンス
変換器8を構成している。
FIG. 2 is a more specific circuit diagram of FIG. Transistors Q5 and Q6 and resistors R1 and R2 constitute current sources 5 and 6, and control inputs 21 and 22 having opposite phases to each other.
As a result, only one of the currents flows. The transistors Q7 and Q8 are connected to the current mirror 7
The transistor Q9 and the constant current source 23 form an impedance converter 8.

【0018】電流源5を構成するトランジスタQ5 ,Q
6 には、バイポーラICでロジック回路を作るのに使用
するI2 L回路のゲートトランジスタをそのまま用いる
ことができるため、デジタル部との信号の受け渡しに余
分な回路が必要なくなり、その分回路規模削減に寄与す
ることができる。
Transistors Q5 and Q forming the current source 5
For 6, the gate transistor of the I 2 L circuit used to create a logic circuit in a bipolar IC can be used as is, so an extra circuit is not required to transfer signals to and from the digital section, and the circuit scale is reduced accordingly. Can contribute to.

【0019】図3は、この発明の他の実施例を示すもの
である。この実施例は、図1に示す回路において、制御
入力信号が3値を取る場合に対応したものである。制御
入力端31,32,33によって電流源5,6,34の
うち1つだけが電流を流すように制御することにより、
トランジスタ対Q1 ,Q2 とQ3 ,Q4 とQ10,Q11の
いずれかを駆動し、3値それぞれの値に応じて、基準電
源1,2,35の電圧を、電圧源出力端36bに出力す
る。
FIG. 3 shows another embodiment of the present invention. This embodiment corresponds to the case where the control input signal has three values in the circuit shown in FIG. By controlling so that only one of the current sources 5, 6, 34 is made to flow current by the control input terminals 31, 32, 33,
One of the transistor pairs Q1, Q2 and Q3, Q4 and Q10, Q11 is driven to output the voltage of the reference power source 1, 2, 35 to the voltage source output terminal 36b in accordance with each of the three values.

【0020】回路の動作は図1に示したこの発明の実施
例と同様である。またこの実施例では制御入力が3値を
取る場合を示しているが、制御入力が4値以上の場合も
同様の考え方で拡張できるのは無論である。
The operation of the circuit is similar to that of the embodiment of the present invention shown in FIG. Further, in this embodiment, the case where the control input has three values is shown, but it is needless to say that the same idea can be applied to the case where the control input has four or more values.

【0021】[0021]

【発明の効果】以上説明したように、この発明のD/A
コンバータによれば、その変換精度が、相対精度をとり
やすい抵抗比だけに依存する構成としたことにより、良
好な精度と安定性を持ち、特にバイポーラ集積回路で有
用なD/Aコンバータを実現することができる。
As described above, the D / A of the present invention
According to the converter, since the conversion accuracy depends on only the resistance ratio which allows the relative accuracy to be easily obtained, the converter has good accuracy and stability, and realizes a D / A converter particularly useful in a bipolar integrated circuit. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明のD/Aコンバータの一実施例を示す
回路構成図。
FIG. 1 is a circuit configuration diagram showing an embodiment of a D / A converter of the present invention.

【図2】図1の構成をより具体的に示した回路構成図。FIG. 2 is a circuit configuration diagram showing the configuration of FIG. 1 more specifically.

【図3】この発明の他の実施例を示す回路構成図。FIG. 3 is a circuit configuration diagram showing another embodiment of the present invention.

【図4】従来のD/Aコンバータを示す回路構成図。FIG. 4 is a circuit configuration diagram showing a conventional D / A converter.

【図5】従来の他のD/Aコンバータを示す回路構成
図。
FIG. 5 is a circuit configuration diagram showing another conventional D / A converter.

【符号の説明】 10a〜10c…電圧源、11…抵抗網、12…オペア
ンプ。
[Description of Reference Signs] 10a to 10c ... Voltage source, 11 ... Resistor network, 12 ... Operational amplifier.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 抵抗を複数個接続して構成された抵抗網
の複数のノードをそれぞれ複数の電圧源で駆動し、 前記抵抗網の所定の一端を出力端とし、 前記複数の電圧源のそれぞれの電圧変化を、前記抵抗網
の構成で決まるそれぞれ所定の比率で電流出力端に電流
変化として出力し、 全体として、前記複数の電圧源の電圧変化がそれぞれあ
る重み付けをもったその和として電流出力することを特
徴とするD/Aコンバータ。
1. A plurality of nodes of a resistance network formed by connecting a plurality of resistors are respectively driven by a plurality of voltage sources, and a predetermined one end of the resistance network serves as an output terminal, and each of the plurality of voltage sources is driven. The voltage changes of the above are output as current changes to the current output terminals at respective predetermined ratios determined by the configuration of the resistance network, and as a whole, the current output is the sum of the voltage changes of the plurality of voltage sources with certain weighting. A D / A converter characterized by:
【請求項2】 それぞれエミッタを共通接続した第1お
よび第2のトランジスタ対と、 前記第1および第2のトランジスタ対のそれぞれ共通接
続したエミッタ端にそれぞれ接続した第1および第2の
電流源と、 前記第1または第2の電流源のどちらか一方に電流が流
れるよう制御する制御手段と、 前記第1および第2のトランジスタ対のそれぞれ一方の
トランジスタのベースは異なる基準電位に接続し、前記
第1および第2のトランジスタ対の他のトランジスタの
ベースは共通接続した状態で電圧出力端に接続する手段
と、 前記第1および第2のトランジスタ対のうちのベースを
基準電位に接続した側のトランジスタのコレクタは共通
接続した状態でその入力に接続し、前記第1および第2
のトランジスタ対のベースを共通接続した側のトランジ
スタのコレクタは共通接続した状態でその出力に接続し
たカレントミラーと、 前記カレントミラーの出力電流のインピーダンスを変換
し、出力から電圧出力を取り出すインピーダンス変換手
段とからなることを特徴としたD/Aコンバータ。
2. A pair of first and second transistors whose emitters are commonly connected, and a first and a second current source which are respectively connected to commonly connected emitter ends of the pair of first and second transistors. A control means for controlling a current to flow through either one of the first or second current sources, and a base of each one of the first and second transistor pairs connected to different reference potentials; Means for connecting the bases of the other transistors of the first and second transistor pairs to the voltage output terminal in a state of being commonly connected, and means for connecting the bases of the first and second transistor pairs to the reference potential. The collectors of the transistors are commonly connected and connected to their inputs,
And a current mirror connected to its output in a state where the collectors of the transistors to which the bases of the pair of transistors are commonly connected are connected, and an impedance conversion means for converting the impedance of the output current of the current mirror and extracting the voltage output from the output. A D / A converter comprising:
JP04314898A 1992-11-25 1992-11-25 D / A converter Expired - Lifetime JP3115133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04314898A JP3115133B2 (en) 1992-11-25 1992-11-25 D / A converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04314898A JP3115133B2 (en) 1992-11-25 1992-11-25 D / A converter

Publications (2)

Publication Number Publication Date
JPH06164402A true JPH06164402A (en) 1994-06-10
JP3115133B2 JP3115133B2 (en) 2000-12-04

Family

ID=18058968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04314898A Expired - Lifetime JP3115133B2 (en) 1992-11-25 1992-11-25 D / A converter

Country Status (1)

Country Link
JP (1) JP3115133B2 (en)

Also Published As

Publication number Publication date
JP3115133B2 (en) 2000-12-04

Similar Documents

Publication Publication Date Title
JPH06314977A (en) Current output type d/a converter circuit
EP0219682B1 (en) A current to voltage converter circuit
US4267519A (en) Operational transconductance amplifiers with non-linear component current amplifiers
US4982192A (en) Digital-to-analog converter having common adjustment means
JPH02301308A (en) Gain variable circuit
US5369406A (en) Multiplying digital-to-analogue converter
GB2210221A (en) Programmable gain amplifier
JP3513608B2 (en) Digital / analog converter
US6337648B1 (en) MOS transistor digital-to-analog converter
US6906588B2 (en) Variable-gain differential input and output amplifier
US4825104A (en) Comparator
JPH06164402A (en) D/a converter
JPH06268523A (en) D/a converter
JPH04506289A (en) digital to analog converter
JPH0217963B2 (en)
JP2665840B2 (en) Voltage-current converter
JP3063124B2 (en) Amplifier circuit
JPH04268810A (en) Delay circuit
JP3043044B2 (en) D / A conversion circuit
JPH0127298Y2 (en)
JP2853485B2 (en) Voltage-current converter
JPH11177353A (en) Voltage current conversion circuit
JP2859015B2 (en) D / A conversion circuit
JPH02116206A (en) Voltage/current converting circuit
JP2906280B2 (en) D / A converter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070929

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 12