JPH06163948A - Semiconductor diode - Google Patents

Semiconductor diode

Info

Publication number
JPH06163948A
JPH06163948A JP33545992A JP33545992A JPH06163948A JP H06163948 A JPH06163948 A JP H06163948A JP 33545992 A JP33545992 A JP 33545992A JP 33545992 A JP33545992 A JP 33545992A JP H06163948 A JPH06163948 A JP H06163948A
Authority
JP
Japan
Prior art keywords
semiconductor region
region
semiconductor
junction
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33545992A
Other languages
Japanese (ja)
Inventor
Fumihiko Sugawara
文彦 菅原
Yoshio Haruhara
由雄 春原
Yasuo Hasegawa
泰男 長谷川
Hideo Yamaguchi
日出男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP33545992A priority Critical patent/JPH06163948A/en
Publication of JPH06163948A publication Critical patent/JPH06163948A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To obtain a semiconductor device wherein the backward leakage current is small, and the voltage drop in the forward direction is small. CONSTITUTION:The semiconductor device consists of a bulk barrier diode region having 4-layered structure and a semiconductor region 5. The diode region is composed of a semiconductor region 1 of high impurity concentration which turns to a main current flow region, a semiconductor region 2 of low impurity concentration, a semiconductor region 3 in which a barrier for majority carrier exists in the thermal equilibrium depletion state, and a semiconductor region 4 of high impurity concentration. The semiconductor region 5 is formed to decrease the ON-voltage and increase the withstand voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、順方向電圧降下が小さ
く、スイッチング動作の速い半導体ダイオードに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor diode having a small forward voltage drop and a fast switching operation.

【0002】[0002]

【従来技術】VLSI回路の動作電圧低減化が進む状況
において、スイッチング電源に使用される出力用ダイオ
ードの順方向電圧降下をより小さくし、低損失化を図ろ
うとする要求が生じてきている。高速度で動作し、かつ
立ち上がり電圧が約0.7Vのシリコンダイオードに比
べて低オン電圧を実現できるデバイスとしては、電流の
輸送が多数キャリヤによって行われる多数キャリヤダイ
オードが存在する。これは少数キャリヤの蓄積がないた
め高速度で動作でき、また電流の輸送が少数キャリヤの
拡散で制限されることがないから電圧降下が小さい。こ
のような多数キャリヤダイオードで実用化されている電
力用半導体装置として、ショットキバリヤダイオードが
あるが、順方向電圧降下の低減化のために、電位障壁
(以下、バリヤという)の高さを小さくすると、逆方向
リーク電流が増加し、またバリヤの大きさは、金属材料
で決定されてしまうという問題がある。さらに、縦形M
OSFETを用いてダイオード化を図った同期形整流ダ
イオードは、シリコンダイオードやショットキバリヤダ
イオードに比べて、オン電圧がかなり小さくできるが、
このデバイスの場合、整流のための同期用制御ゲート信
号が必要になるという問題がある。
2. Description of the Related Art In a situation where the operating voltage of a VLSI circuit is being reduced, there is a demand for reducing the forward voltage drop of an output diode used in a switching power supply to reduce the loss. As a device capable of operating at a high speed and realizing a low on-voltage as compared with a silicon diode having a rising voltage of about 0.7 V, there is a majority carrier diode in which a current is transported by a majority carrier. It can operate at high speeds because there is no minority carrier accumulation, and has a small voltage drop because current transport is not limited by minority carrier diffusion. There is a Schottky barrier diode as a power semiconductor device which has been put into practical use as such a majority carrier diode. However, in order to reduce the forward voltage drop, the height of a potential barrier (hereinafter referred to as a barrier) is reduced. However, there is a problem that the reverse leakage current increases and the size of the barrier is determined by the metal material. Furthermore, vertical M
Synchronous rectifier diodes, which are made into diodes by using OSFETs, can have considerably lower on-voltage than silicon diodes and Schottky barrier diodes.
This device has a problem that a control gate signal for synchronization for rectification is required.

【0003】近年、イオン注入技術や分子線エピタキシ
技術を用いて、薄い半導体層 (数10nm) の不純物密
度を急峻なプロフィールで制御することにより、半導体
バルク内部に多数キャリヤのバリヤを形成したバルクユ
ニポーラダイオードと総称されるデバイス(キャメルダ
イオード、トライアングルバリヤダイオード、pープレ
ーンダイオードなど)が提案されている。これらのデバ
イスは、半導体層の厚みと不純物密度により、バリヤの
高さを自由に制御できる特徴を持つ。しかし、これらの
デバイスは数10nmというかなり薄い半導体層の制御
を必要とし、順方向の立ち上がり電圧を小さくすればす
る程、逆耐圧もかなり小さくなり、低い順方向電圧と高
い逆方向耐圧の両立が難しい。
In recent years, a bulk unipolar device in which a barrier for majority carriers is formed inside a semiconductor bulk by controlling the impurity density of a thin semiconductor layer (several tens of nm) with a steep profile by using an ion implantation technique or a molecular beam epitaxy technique. Devices collectively called diodes (camel diode, triangle barrier diode, p-plane diode, etc.) have been proposed. These devices have a feature that the height of the barrier can be freely controlled by the thickness of the semiconductor layer and the impurity density. However, these devices require control of a fairly thin semiconductor layer of several tens of nanometers, and the reverse breakdown voltage becomes considerably smaller as the forward-direction rising voltage is made smaller, and both low forward voltage and high reverse breakdown voltage are compatible. difficult.

【0004】このようなバルクユニポーラダイオードに
ついて図4によりもう少し詳しく説明すると、これは主
な電流通過領域となる不純物濃度の高いN伝導型の半導
体領域1、不純物濃度の低いN伝導型の半導体領域2、
不純物濃度の高いP伝導型の半導体領域3、不純物濃度
の非常に高いN伝導型の半導体領域4からなる4層構
造、および第1の半導体領域1と第4の半導体領域4に
それぞれ形成されたカソード電極K、アノード電極Aを
備える。ここで第3の半導体領域3は第2の半導体領域
2に比べて高い不純物濃度をもち、その厚みは前述のと
おり数10nmとかなり薄い。そして第1の半導体領域
1と第2の半導体領域2との間には第1の接合J1が形
成され、第2の半導体領域2と第3の半導体領域3との
間に第2の接合J2が、また第3の半導体領域3と第4
の半導体領域4との間には第3の接合J3が形成され
る。このダイオードは、厚みの薄い半導体領域3が熱平
衡状態にあって、接合J2と接合J3の空間電荷層形成
により、空乏化しているのが特徴であり、半導体領域3
内に形成されるバリヤは、主にこの半導体領域3の不純
物密度とその厚みによって設定できる。
This bulk unipolar diode will be described in more detail with reference to FIG. 4, which is an N-conductivity type semiconductor region 1 having a high impurity concentration and a N-conductivity type semiconductor region 2 having a low impurity concentration, which are main current passage regions. ,
A four-layer structure including a P-conductivity type semiconductor region 3 having a high impurity concentration and an N-conductivity type semiconductor region 4 having a very high impurity concentration, and formed in the first semiconductor region 1 and the fourth semiconductor region 4, respectively. A cathode electrode K and an anode electrode A are provided. Here, the third semiconductor region 3 has a higher impurity concentration than that of the second semiconductor region 2, and its thickness is considerably thin as several tens nm as described above. Then, a first junction J1 is formed between the first semiconductor region 1 and the second semiconductor region 2, and a second junction J2 is formed between the second semiconductor region 2 and the third semiconductor region 3. However, the third semiconductor region 3 and the fourth semiconductor region 3
A third junction J3 is formed between the semiconductor region 4 and the semiconductor region 4. This diode is characterized in that the thin semiconductor region 3 is in a thermal equilibrium state and is depleted due to the formation of the space charge layer of the junction J2 and the junction J3.
The barrier formed inside can be set mainly by the impurity density of the semiconductor region 3 and its thickness.

【0005】このダイオードの順方向を、ここでは第1
の半導体領域1側から第4の半導体領域4に向かって第
1の半導体領域1の多数キャリヤを注入する場合とし、
逆方向を第4の半導体領域4側から第1の半導体領域1
に向かって第4の半導体領域4の多数キャリヤを注入す
る場合とする。順方向バイアス状態においては、接合J
1及びJ2は順バイアスであり、接合J3は逆バイアス
となっており、印加電圧は三つの接合に分担されること
になる。電流伝導機構は、順方向バイアス印加により、
主として順バイアスの接合であるJ2の障壁低下が生じ
て、多数キャリヤが注入する機構による。このダイオー
ドでは順方向電圧降下が比較的小さくなるが、デバイス
としての順方向電圧降下は、順バイアスの接合だけでな
く、逆バイアスの接合J3に印加される分も含まれるの
で、電圧降下がその分大きくなってしまうという問題も
ある。
The forward direction of this diode is referred to as the first direction here.
In the case of injecting majority carriers of the first semiconductor region 1 from the semiconductor region 1 side toward the fourth semiconductor region 4,
The opposite direction is from the fourth semiconductor region 4 side to the first semiconductor region 1
It is assumed that the majority carriers of the fourth semiconductor region 4 are injected toward. In the forward bias state, the junction J
1 and J2 are forward biased, the junction J3 is reverse biased, and the applied voltage is shared by the three junctions. The current conduction mechanism is
This is mainly due to the mechanism in which the barrier is lowered in J2, which is a forward bias junction, and the majority carriers are injected. Although the forward voltage drop of this diode is relatively small, the forward voltage drop as a device includes not only the forward bias junction but also the reverse bias junction J3. There is also the problem that it will become larger.

【0006】逆方向バイアスについても、伝導機構は順
方向と全く同様であるが、逆バイアス電圧は主として、
抵抗の高い低不純物濃度の半導体領域2を中性領域に持
つ逆バイアス接合J2に印加され易くなり、順方向の場
合に比較して、順方向バイアスされる接合J3には電圧
が印加されにくい。したがって、逆方向の導通開始電圧
は順方向に比べて多少大きくなり、逆方向耐圧をある程
度有することになるので整流性を持つ。しかしながら、
逆方向の導通開始電圧を大きくするのは難しく、逆方向
の耐圧を大きくしようとすると、順方向の立ち上がり電
圧も大きくなってしまうという問題が生じる。このよう
に、4層のバルクバリヤダイオード構造だけでは、順方
向においては、逆バイアスされる接合J3が存在するた
めに、順方向電圧降下を低下させることが難しく、逆方
向の耐圧を増大させると、順方向に犠牲が生じて順方向
電圧降下も増大するので、低オン電圧化と高逆耐圧化の
両立が難しい。
Regarding the reverse bias, the conduction mechanism is exactly the same as the forward direction, but the reverse bias voltage is mainly
It becomes easier to apply the voltage to the reverse bias junction J2 having the low-impurity-concentration semiconductor region 2 having a high resistance in the neutral region, and the voltage is less likely to be applied to the forward-biased junction J3 as compared with the case of the forward direction. Therefore, the conduction start voltage in the reverse direction is somewhat larger than that in the forward direction, and the reverse breakdown voltage is provided to some extent, so that the rectifying property is provided. However,
It is difficult to increase the conduction start voltage in the reverse direction, and if the breakdown voltage in the reverse direction is increased, the rise voltage in the forward direction also increases. As described above, with only the four-layer bulk barrier diode structure, it is difficult to reduce the forward voltage drop because there is the junction J3 that is reverse-biased in the forward direction, and the reverse breakdown voltage is increased. However, since the sacrifice occurs in the forward direction and the forward voltage drop increases, it is difficult to achieve both low on-voltage and high reverse breakdown voltage.

【0007】また,その他にもピンチオフする構造を採
用して逆耐圧の向上を図った半導体ダイオード(特開昭
58ー60577号公報),あるいはチップの利用効率
の改善と低不純物層でピンチオフさせて逆耐圧の向上を
図ったショットキバリアダイオード(特開平2ー151
067号公報),又は順方向特性を改善するために静電
誘導構造を採用した半導体ダイオード(特開平4ー84
466号公報)など種々提案されている。これら提案さ
れた半導体ダイオードについて、問題点を述べる。前者
二つの提案では、ピンチオフ機構を採用しているので、
耐圧の向上は期待できるが、それぞれバリヤとしてはP
N接合、あるいはショットキ障壁を用いたものであり、
バリヤは素材によって決定されてしまい、低オン電圧化
は難しい。残る後者は、静電誘導トランジスタ(以下、
SITという)構造のダイオード化についてのものであ
る。SITのゲートが、順方向ではチャンネルのピンチ
オフを緩和し、逆方向ではピンチオフが強まる効果を用
いて、整流効果を意図したものである。この場合、バイ
アス電圧0Vの平衡状態で、ピンチオフがほぼ完全に行
われていないと、逆方向電流の増大につながる問題があ
り、反面ピンチオフが強すぎる場合はオン電圧の増大に
つながり、低オン電圧と小さな逆方向リーク電流を両立
させるための製作が難しくなる。本発明のダイオードで
は、バルクバリヤ構造のバリヤ高さを自在に設定できる
ので、低オン電圧化が可能になり、また、逆方向につい
てもバルクバリヤ構造がある程度耐圧を有するので、逆
方向のピンチオフを0V付近から開始させる必要がな
く、したがって製作が容易となる。
In addition to the above, a semiconductor diode (Publication of Japanese Patent Application Laid-Open No. 58-60577) in which a reverse breakdown voltage is improved by adopting a pinch-off structure, or chip utilization efficiency and a low impurity layer are used for pinch-off. Schottky barrier diode designed to improve reverse breakdown voltage (Japanese Patent Laid-Open No. 2-151
No. 067), or a semiconductor diode employing an electrostatic induction structure to improve forward characteristics (Japanese Patent Laid-Open No. 4-84).
No. 466). The problems with these proposed semiconductor diodes will be described. In the former two proposals, since the pinch-off mechanism is adopted,
Although improvement of breakdown voltage can be expected, P is used as a barrier.
N-junction or Schottky barrier is used,
The barrier is determined by the material, and it is difficult to reduce the on-voltage. The remaining latter is a static induction transistor (hereinafter,
SIT) structure of a diode. The gate of the SIT is intended for the rectification effect by using the effect of relaxing the pinch-off of the channel in the forward direction and increasing the pinch-off in the reverse direction. In this case, if the pinch-off is not almost completely performed in the equilibrium state of the bias voltage of 0 V, there is a problem that the reverse current increases, but on the other hand, if the pinch-off is too strong, the on-voltage increases and the low on-voltage decreases. And a small reverse leakage current at the same time are difficult to manufacture. In the diode of the present invention, since the barrier height of the bulk barrier structure can be freely set, a low on-voltage can be achieved, and since the bulk barrier structure has a certain withstand voltage in the reverse direction as well, the pinch-off in the reverse direction is near 0V. It is not necessary to start from the beginning, thus facilitating the production.

【0008】[0008]

【発明が解決しようとする課題】本発明は、逆漏れ電流
が小さく、かつ順方向電圧降下が小さい半導体ダイオー
ドを得ることを課題としている。
SUMMARY OF THE INVENTION An object of the present invention is to obtain a semiconductor diode having a small reverse leakage current and a small forward voltage drop.

【0009】[0009]

【問題を解決するための手段】本発明による半導体ダイ
オードは、主な電流通過領域となる高不純物濃度の半導
体領域1と、低不純物濃度の半導体領域2と、熱平衡状
態で空乏化して多数キャリアのバリヤが存在する半導体
領域3と、高不純物濃度の半導体領域4からなる4層構
造を有するバルクバリヤダイオード領域に加えて、低オ
ン電圧化と高耐圧化の両立のために、半導体領域5を設
けると共に、半導体領域5と半導体領域4を電気的に短
絡した構造からなる。
A semiconductor diode according to the present invention has a semiconductor region 1 having a high impurity concentration, which is a main current passage region, a semiconductor region 2 having a low impurity concentration, and a semiconductor region which is depleted in a thermal equilibrium state to absorb majority carriers. In addition to a bulk barrier diode region having a four-layer structure including a semiconductor region 3 having a barrier and a semiconductor region 4 having a high impurity concentration, a semiconductor region 5 is provided for achieving both low on-voltage and high breakdown voltage. At the same time, the semiconductor region 5 and the semiconductor region 4 are electrically short-circuited.

【0010】[0010]

【実施例】図1は本発明の半導体ダイオードの基本原理
を示す断面構成図である。本発明による半導体ダイオー
ドは、主な電流通過領域となる半導体領域1、2、3、
4からなる4層構造を有するバルクバリヤダイオード領
域に加えて、低オン電圧化と高耐圧化のために、上記バ
ルクバリヤダイオードを狭く挟み込むように、半導体領
域5を備え、半導体領域4と半導体領域5は同一電極で
電気的に短絡されている。そして通常のバルクユニポー
ラダイオードと同様に、半導体領域3は熱平衡状態で空
乏化して、半導体領域3内に多数キャリアのバリヤが存
在する。従来のバルクバリヤダイオードと異なる点は、
半導体領域2、3の不純物密度を調整し、半導体領域3
の空乏化を比較的制御しやすい厚みで達成できること
と、半導体領域5を備え、かつ半導体領域4と半導体領
域5を電気的に短絡することにより、低オン電圧化と逆
耐圧の向上を図れる点にある。本発明の半導体ダイオー
ドには、第1の半導体領域1に電極E1、第4の半導体
領域4と第5の半導体領域5に跨がってこれら領域を短
絡する電極E2を備える。
1 is a sectional view showing the basic principle of a semiconductor diode according to the present invention. The semiconductor diode according to the present invention includes semiconductor regions 1, 2, 3, which are main current passage regions.
In addition to the bulk barrier diode region having a four-layer structure of 4, the semiconductor region 5 is provided so as to sandwich the bulk barrier diode narrowly in order to reduce the on-voltage and the high breakdown voltage. The same electrode 5 is electrically short-circuited. Then, as in the case of a normal bulk unipolar diode, the semiconductor region 3 is depleted in a thermal equilibrium state, and a majority carrier barrier exists in the semiconductor region 3. The difference from the conventional bulk barrier diode is that
By adjusting the impurity density of the semiconductor regions 2 and 3,
Depletion can be achieved with a thickness that is relatively easy to control, and by providing the semiconductor region 5 and electrically short-circuiting the semiconductor region 4 and the semiconductor region 5, a low on-voltage and an improvement in reverse breakdown voltage can be achieved. It is in. The semiconductor diode of the present invention is provided with an electrode E1 in the first semiconductor region 1 and an electrode E2 across the fourth semiconductor region 4 and the fifth semiconductor region 5 to short-circuit these regions.

【0011】先ず、上記問題点を克服するダイオード動
作について説明する。このダイオードの順方向及び逆方
向動作についてのキャリヤ注入の方向は、前述の4層構
造のバルクユニポーラダイオードと同様である。順方向
においては、半導体領域5と半導体領域4が電極E2で
短絡されているので、逆バイアスの接合J3が短絡さ
れ、前述の4層構造のバルクユニポーラダイオードとは
異なり、逆バイアス接合が存在しなくなる。その分だけ
順方向電圧降下が小さくなり、低オン電圧化が図れる。
また、順方向の印加電圧を大きくしていくと、0.7V
程度以上では第2の半導体領域2と第5の半導体領域5
との間の接合J4も導通して、半導体領域5のキャリヤ
が注入を開始するので大電流化にも向いている。
First, the diode operation that overcomes the above problems will be described. The directions of carrier injection for forward and reverse operation of this diode are the same as those of the above-mentioned four-layer bulk unipolar diode. In the forward direction, since the semiconductor region 5 and the semiconductor region 4 are short-circuited at the electrode E2, the reverse-biased junction J3 is short-circuited, and unlike the above-mentioned four-layer bulk unipolar diode, a reverse-biased junction exists. Disappear. To that extent, the forward voltage drop is reduced, and a low on-voltage can be achieved.
Moreover, when the applied voltage in the forward direction is increased, 0.7 V
Above a certain level, the second semiconductor region 2 and the fifth semiconductor region 5
The junction J4 between and also becomes conductive, and carriers in the semiconductor region 5 start injection, which is also suitable for increasing the current.

【0012】本発明のダイオードでは、逆方向において
逆バイアスとなる接合は、二つであり、その一つはバル
クバリヤ領域の接合J2であり、もう一つは半導体領域
5の形成する接合J4である。逆方向印加電圧の小さい
うちは、バルクバリヤダイオード領域においては、逆方
向状態で順バイアスになる接合J3にも障壁を低下させ
る方向に電圧が印加されようとするが、逆バイアスされ
る接合J2がその中性領域に高比抵抗層の半導体領域を
もつので、印加電圧はほとんど接合J2に加わり、した
がって逆方向リーク電流は生じない。逆方向電圧を大き
くしていくにつれ、接合J3も電圧を分担して障壁低下
が生じ、逆方向リーク電流が流れ始めようとする。した
がって、従来のバルクバリヤダイオード構造だけでは、
ある程度の逆耐圧しか期待できないことになる。 本発
明によるダイオードでは、接合J3の低下が開始しよう
とする段階で、もう一つの逆バイアス接合J4からも空
乏層がのびて接合J3を静電的にシールドし、これ以上
接合J3に電圧が印加されないように働き、障壁低下を
抑制するので、接合J3からの逆方向リーク電流が生じ
難くなり、逆耐圧が大幅に改善される。したがって、本
発明による半導体ダイオードは、低いオン電圧を達成し
ながら、高耐圧が達成できる。さらに、原理的に、障壁
低下による多数キャリヤ伝導なので、高速動作が可能と
なる。
In the diode of the present invention, there are two junctions that are reverse biased in the reverse direction, one is the junction J2 of the bulk barrier region and the other is the junction J4 formed by the semiconductor region 5. . As long as the reverse direction applied voltage is small, in the bulk barrier diode region, the voltage tends to be applied to the junction J3 which is forward biased in the reverse direction in the direction of lowering the barrier. Since the semiconductor region of the high resistivity layer is provided in the neutral region, almost no applied voltage is applied to the junction J2, so that the reverse leakage current does not occur. As the reverse voltage is increased, the junction J3 also shares the voltage to lower the barrier, and the reverse leakage current tends to start flowing. Therefore, with the conventional bulk barrier diode structure alone,
Only a certain reverse breakdown voltage can be expected. In the diode according to the present invention, when the junction J3 is about to start decreasing, the depletion layer extends from the other reverse bias junction J4 to electrostatically shield the junction J3, and a voltage is applied to the junction J3. Since it works so as not to be prevented and the barrier lowering is suppressed, the reverse leakage current from the junction J3 is hard to occur, and the reverse breakdown voltage is significantly improved. Therefore, the semiconductor diode according to the present invention can achieve a high breakdown voltage while achieving a low on-voltage. Further, in principle, since the majority carriers are conducted by lowering the barrier, high speed operation is possible.

【0013】次に図2により、本発明による具体的な半
導体ダイオードの一実施例について説明する。図2は、
本発明によるバルクユニポーラダイオード部の伝導キャ
リヤを電子とした場合の一実施例である。図2におい
て、NS + 領域1、NB - 領域2及びND + 領域4はn
形半導体領域であって、それぞれ順に第1図の半導体領
域1、2、4に対応している。PB - 領域3はp形半導
体領域であり、熱平衡状態において空乏化しており、図
1の半導体領域3に対応している。PB + 領域5は不純
物濃度の低いPB - 領域3と同じ伝導形であって高不純
物密度領域となっており、図1の半導体領域5に対応し
ている。また、NS + 領域1にはカソード電極Kを形成
し、ND + 領域4及びPB + 領域5にはこれら半導体領
域を短絡するようにアノード電極Aを形成してある。こ
の図においては説明を簡単にするために、PB - 領域
3、ND + 領域4及びPB + 領域5をそれぞれ1つで示
したが、実際のデバイスではこれら半導体領域をストラ
イプ状に、あるいは格子状,または島状に形成される場
合が多い。
Next, one embodiment of a concrete semiconductor diode according to the present invention will be described with reference to FIG. Figure 2
It is an embodiment in which the conduction carrier of the bulk unipolar diode portion according to the present invention is an electron. In FIG. 2, N S + region 1, N B region 2 and N D + region 4 are n
Shaped semiconductor regions, which respectively correspond to the semiconductor regions 1, 2, 4 in FIG. The P B region 3 is a p-type semiconductor region, is depleted in the thermal equilibrium state, and corresponds to the semiconductor region 3 in FIG. The P B + region 5 has the same conductivity type as the P B region 3 having a low impurity concentration and is a high impurity density region, and corresponds to the semiconductor region 5 of FIG. Further, a cathode electrode K is formed in the N S + region 1, and an anode electrode A is formed in the N D + region 4 and the P B + region 5 so as to short-circuit these semiconductor regions. In this figure, one P B region 3, N D + region 4 and one P B + region 5 are shown for the sake of simplicity, but in an actual device, these semiconductor regions are formed in stripes. Alternatively, it is often formed in a grid or island shape.

【0014】製作にあたっては、抵抗率が0.005Ω
cm程度で、厚みが400μm程度の高不純物密度のn
形半導体N+ 基板上に、それと同じ伝導形で抵抗率が5
0Ωcm程度で、厚みが20μm程度のN- 層をエピタ
キシャル成長させ、次に抵抗率が10Ωcm程度で、厚
みが数μm程度のp形半導体のP- 層をエピタキシャル
成長させたP- /N- /N+ 基板を用いる。N+ 基板、
- 層及びP- 層が、それぞれNS + 領域1、NB -
域2、PB - 領域3に対応する。この基板を用いて、P
B - 領域3側から、中央部に幅5から10μm程度の間
隙を残すように、p形選択拡散を行い、PB + 領域5を
表面密度約1019cm-3、拡散深さ5μm程度とし、N
B - 領域2に及ぶように形成する。つまり、PB - 領域
3がNB - 領域2と形成する接合J2よりも、PB +
域5がNB - 領域2と形成する接合J4(接合J2とほ
ぼ並行な)の方がNB - 領域2の深い位置に形成される
よう、p形選択拡散を行う。この深いPB + 領域5によ
り、本発明のダイオードの逆方向における接合J3の静
電シールド効果が達成できる。また、NB - 領域2の不
純物濃度をPB - 領域3よりも低くし,かつPB - 領域
3の不純物濃度を低くしたことにより、PB - 領域3の
厚みを比較的厚くすることができ、このことは製作を容
易にする。
In manufacturing, the resistivity is 0.005Ω
cm with a high impurity density n of about 400 μm
Type N + substrate with the same conductivity type and a resistivity of 5
P / N / N + was formed by epitaxially growing an N layer having a thickness of about 0 Ωcm and a thickness of about 20 μm, and then epitaxially growing a P layer of p-type semiconductor having a resistivity of about 10 Ωcm and a thickness of about a few μm. A substrate is used. N + substrate,
The N layer and the P layer correspond to N S + region 1, N B region 2 and P B region 3, respectively. Using this substrate, P
From the B region 3 side, p-type selective diffusion is performed so as to leave a gap having a width of about 5 to 10 μm in the central portion, and the P B + region 5 has a surface density of about 10 19 cm −3 and a diffusion depth of about 5 μm. , N
B Formed to extend to region 2. That, P B - region 3 N B - than the junction J2 to form the region 2, P B + regions 5 N B - joined to form the region 2 J4 is N B towards (almost parallel to the junction J2) - to be formed in a deep position of region 2 performs a p-type selective diffusion. This deep P B + region 5 makes it possible to achieve the electrostatic shielding effect of the junction J3 in the reverse direction of the diode according to the invention. Further, N B - by the low impurity concentration region 3, P B - - the impurity concentration of the region 2 P B - lower than the region 3, and P B can be relatively thicker regions 3 Yes, this facilitates fabrication.

【0015】次に、最終的に二つのPB + 領域5の間隙
部と同程度,あるいはそれよりも多少大きな幅で、かつ
間隙部を覆うように、表面密度1020cm-3程度のn形
選択拡散を行い、ND + 領域4を形成する。このND +
領域4の深さは、残るPB -領域3が熱平衡状態で空乏
化できる厚みを持つよう設定される。2重エピタキシア
ル基板を用いることで、PB - 領域3の不純物密度を低
くできるので空乏化は容易であり、最終的なPB - 領域
3の厚みを、比較的制御しやすい厚みの0.2μm程度
で実現できる。この空乏化したPB - 領域3内にできる
電子の障壁はPB - 領域3の厚みを薄く形成することに
よって、通常のショットキバリヤの障壁よりも小さくす
ることができ、0.3V以下も期待できる。以上の拡散
プロセスの後、カソード電極Kとアノード電極Aを設け
ることにより、本発明のバルクユニポーラダイオード部
の伝導キャリヤを電子とした場合の半導体ダイオードが
実現できる。勿論、上記すべての領域の伝導形を逆にし
た場合についても、本発明のバルクユニポーラダイオー
ド部のキャリヤを正孔とした場合の半導体ダイオードが
実現することは、言うまでもない。また、この実施例に
おいては、P- /N- /N+ エピ成長基板を用いたが、
- 層をイオン注入により形成しても実現可能となる。
Next, finally, n having a surface density of about 10 20 cm -3 is formed so as to have a width approximately equal to or slightly larger than the gap between the two P B + regions 5 and cover the gap. Shape selective diffusion is performed to form N D + regions 4. This N D +
The depth of the region 4 is set so that the remaining P B region 3 has a thickness capable of being depleted in a thermal equilibrium state. By using the double epitaxial substrate, the impurity density of the P B region 3 can be lowered, so that depletion is easy, and the final thickness of the P B region 3 can be controlled relatively easily to 0. It can be realized in about 2 μm. The barrier of electrons formed in the depleted P B region 3 can be made smaller than that of a normal Schottky barrier by forming the P B region 3 thin, and 0.3 V or less is expected. it can. By providing the cathode electrode K and the anode electrode A after the above diffusion process, a semiconductor diode can be realized in which the conduction carrier of the bulk unipolar diode portion of the present invention is an electron. Needless to say, even when the conductivity types of all the above-mentioned regions are reversed, a semiconductor diode in which the carriers of the bulk unipolar diode portion of the present invention are holes is realized. Further, in this embodiment, the P / N / N + epi growth substrate was used,
It can be realized even if the P layer is formed by ion implantation.

【0016】次にこのような構成をもつ半導体ダイオー
ド動作について説明する。ダイオードの順方向は、カソ
ード電極Kに負、アノード電極Aに正の極性の電圧が印
加される場合であり、逆方向は印加電圧の極性を反転し
た場合である。アノード電極AによりND + 領域4とP
B + 領域5とが短絡されているため、順方向において
は、逆バイアスの接合となる接合J3が短絡されて、印
加電圧は順バイアスの接合J1、及び接合J2に印加さ
れ、PB - 領域3が熱平衡状態で空乏化できる厚みを持
つだけであるので、僅かな印加電圧、例えば0.3V程
度の印加電圧によりPB - 領域3の障壁が低下し、NS
+ 領域1からの電子が注入されて導通を始める。さら
に、印加電圧が大きくなり、0.7V以上では、PB +
領域5とNB - 領域2によって形成された接合J4から
の正孔の注入も加わることになるので、大電流化も図れ
る。
Next, the operation of the semiconductor diode having such a configuration will be described. The forward direction of the diode is the case where a negative polarity voltage is applied to the cathode electrode K and the positive polarity voltage is applied to the anode electrode A, and the reverse direction is the case where the polarity of the applied voltage is reversed. Anode electrode A allows N D + region 4 and P
Because the B + area 5 are short-circuited, in the forward direction, is short-circuited junction J3 to the junction of the reverse bias, applied voltage is applied to the junction of the forward bias J1, and junction J2, P B - region 3 has a thickness capable of being depleted in a thermal equilibrium state, the barrier of P B region 3 is lowered by a slight applied voltage, for example, an applied voltage of about 0.3 V, and N S
+ Electrons from the region 1 are injected to start conduction. Furthermore, when the applied voltage increases and 0.7 V or more, P B +
Since injection of holes from the junction J4 formed by the region 5 and the N B region 2 is also added, a large current can be achieved.

【0017】逆方向においては、接合J4と接合J2が
逆バイアス接合となるが、比較的逆バイアス電圧が小さ
いうちは、バルクバリヤダイオード部の順バイアスの接
合J3には、あまり電圧が印加されないので、障壁が低
下せず、したがって、逆方向リーク電流は非常に小さ
い。逆バイアス電圧を大きくして行くと、順バイアスの
接合J3に電圧が印加されるようになって行き、その障
壁低下により逆方向リーク電流が流れようとするが、ア
ノード電極AによりND + 領域4とPB + 領域5とが短
絡されているため、電界により接合J4からNB - 領域
2内にのびる空乏層が接合J3を静電的にシールドし
て、接合J3の障壁低下を抑制するので、接合J3から
のリーク電流の発生を防止し、したがって耐圧は大幅に
向上する。
In the reverse direction, the junction J4 and the junction J2 are reverse bias junctions. However, as long as the reverse bias voltage is relatively small, the forward bias junction J3 of the bulk barrier diode section receives little voltage. , The barrier is not lowered and therefore the reverse leakage current is very small. When the reverse bias voltage is increased, a voltage is applied to the forward-biased junction J3, and a reverse leakage current tends to flow due to the barrier lowering, but the anode electrode A causes the N D + region to flow. 4 and the P B + region 5 are short-circuited, the depletion layer extending from the junction J4 into the N B region 2 electrostatically shields the junction J3 by the electric field and suppresses the barrier lowering of the junction J3. Therefore, generation of a leak current from the junction J3 is prevented, and thus the breakdown voltage is significantly improved.

【0018】次に図3に本発明にかかる他のより具体的
な半導体ダイオードの一実施例を示す。これは、N+
の半導体基板1に、エピタキシーによって順番にN-
導体領域2、P- 半導体領域3、N+ 半導体領域4を形
成し、しかる後、一般に用いられている一方向性エッチ
ング技術によりN+ 半導体領域4の表面からN- 半導体
領域2内に至る溝を格子状に、あるいはストライプ状、
または島状に複数形成し、これら溝からP型不純物を注
入して、溝壁に沿ってP+ 半導体領域5を形成し、その
後それら溝を多結晶半導体材料のような導電材料6で埋
めたものであり、そしてアルミニウムのような金属材料
でアノード電極AをN+ 半導体領域4、P+ 半導体領域
5及び導電材料6表面に一様に形成する。各半導体領域
などの不純物濃度、大きさなどのディメンションは図2
の実施例に準じて行えば良い。この実施例では、半導体
領域2、3、4をすべてエピタキシヤル成長によって形
成できるので、その後の熱処理回数が少なくて済み、し
たがって、所期の薄いP- 半導体領域3を得ることがで
きる。なお、図2および図3に示した実施例において、
各半導体領域の伝導型をそれぞれ逆にしても同様な効果
をもつ半導体ダイオードが得られる。
Next, FIG. 3 shows an embodiment of another more specific semiconductor diode according to the present invention. This is because an N semiconductor region 2, a P semiconductor region 3, and an N + semiconductor region 4 are sequentially formed on an N + type semiconductor substrate 1 by epitaxy, and then a commonly used unidirectional etching technique is used. The grooves extending from the surface of the N + semiconductor region 4 to the inside of the N semiconductor region 2 in a grid pattern or a stripe pattern,
Alternatively, a plurality of island-shaped trenches are formed, P-type impurities are implanted through these trenches to form P + semiconductor regions 5 along the trench walls, and then these trenches are filled with a conductive material 6 such as a polycrystalline semiconductor material. The anode electrode A is uniformly formed on the surface of the N + semiconductor region 4, the P + semiconductor region 5 and the conductive material 6 with a metal material such as aluminum. The dimensions such as impurity concentration and size of each semiconductor region are shown in Fig. 2.
It may be carried out according to the embodiment of. In this embodiment, since the semiconductor regions 2, 3 and 4 can all be formed by epitaxial growth, the number of subsequent heat treatments can be small, and therefore the desired thin P - semiconductor region 3 can be obtained. In the embodiment shown in FIGS. 2 and 3,
A semiconductor diode having a similar effect can be obtained by reversing the conductivity type of each semiconductor region.

【0019】[0019]

【発明の効果】以上述べたように、本発明によれば、逆
漏れ電流が小さく、かつ順方向電圧降下の小さい製作の
比較的容易なバルクユニポーラ型の半導体ダイオードを
得ることができる。
As described above, according to the present invention, it is possible to obtain a bulk unipolar semiconductor diode which has a small reverse leakage current and a small forward voltage drop and which is relatively easy to manufacture.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるバルクユニポーラ型半導体ダイオ
ードの基本的説明を行うための図面である。
FIG. 1 is a diagram illustrating a basic description of a bulk unipolar semiconductor diode according to the present invention.

【図2】本発明によるバルクユニポーラ半導体ダイオー
ドの伝導キャリヤを電子として実現した一実施例を示す
図面である。
FIG. 2 is a view showing an embodiment in which a conduction carrier of a bulk unipolar semiconductor diode according to the present invention is realized as an electron.

【図3】本発明による具体的な半導体ダイオードの他の
一実施例を示す図面である。
FIG. 3 is a view showing another embodiment of a specific semiconductor diode according to the present invention.

【図4】従来のバルクユニポーラダイオード型の半導体
装置を示す図面である。
FIG. 4 is a view showing a conventional bulk unipolar diode type semiconductor device.

【符号の説明】[Explanation of symbols]

1、2、5・・・第1の伝導形の半導体領域(第2図に
おいては順にNS + 、NB - 、ND + に相当) 3、4・・・第1の伝導形とは逆の第2の伝導形の半導
体領域(第2図においては順にPB - 、PB + に相当) E1、K・・・半導体領域1に設けた電極 A、E2・・・半導体領域4に設けた電極
1, 2, 5 ... Semiconductor regions of the first conductivity type (corresponding to N S + , N B , and N D + in order in FIG. 2) 3, 4 ... What is the first conductivity type Opposite second conductivity type semiconductor region (corresponding to P B and P B + in sequence in FIG. 2) E1, K ... Electrodes A and E2 provided on semiconductor region 1 ... Semiconductor region 4 Provided electrode

フロントページの続き (72)発明者 長谷川 泰男 東京都豊島区高田1丁目18番1号 オリジ ン電気株式会社内 (72)発明者 山口 日出男 東京都豊島区高田1丁目18番1号 オリジ ン電気株式会社内Front Page Continuation (72) Inventor Yasuo Hasegawa 1-1-18 Takada, Toshima-ku, Tokyo Within Origin Electric Co., Ltd. (72) Hideo Yamaguchi 1-1-18 Takada, Toshima-ku, Tokyo Origin Electric Co., Ltd. In the company

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一方の主面側に第1の電極が形成された
第1の伝導形の半導体領域1と,半導体領域1の他方の
主面側との間に接合J1を形成する第1の伝導形の半導
体領域2と、 一方の主面側が半導体領域2と接合J2を形成する、第
1の伝導形とは逆の第2の伝導形の半導体領域3と、 第2の電極が一方の主面側に形成され、半導体領域3の
他方の主面側との間に接合J3を形成する他方の主面側
を有する第1の伝導形の半導体領域4と、 前記第2の電極が形成されてこの電極により半導体領域
4と電気的に短絡され、かつ接合J2よりも深い位置に
半導体領域2と接合J4を形成する第2の伝導形の半導
体領域5とを備え、 半導体領域1は高不純物濃度であり、 半導体領域2は半導体領域3に比べて低不純物濃度であ
り、 半導体領域3は熱平衡状態にあって、接合J2と接合J
3の空間電荷層形成により空乏化するような厚みに設定
され、 半導体領域4は高不純物濃度であり、 半導体領域5は高不純物濃度であることを特徴とする半
導体ダイオード。
1. A junction J1 is formed between a first conductivity type semiconductor region 1 having a first electrode formed on one principal surface side and the other principal surface side of the semiconductor region 1. Conductive type semiconductor region 2, one main surface side forms a junction J2 with the semiconductor region 2 and a second conductive type semiconductor region 3 opposite to the first conductive type, and the second electrode is Of the first conductivity type semiconductor region 4 formed on the main surface side of the semiconductor region 3 and having the other main surface side forming a junction J3 with the other main surface side of the semiconductor region 3, and the second electrode. The semiconductor region 1 is formed and electrically short-circuited with the semiconductor region 4 by this electrode, and the semiconductor region 2 and the second conductivity type semiconductor region 5 forming the junction J4 are provided at a position deeper than the junction J2. The semiconductor region 2 has a high impurity concentration, and the semiconductor region 2 has a lower impurity concentration than the semiconductor region 3. 3 is in a thermal equilibrium state, and the joint J2 and the joint J
The semiconductor diode is characterized in that the semiconductor region 4 has a high impurity concentration and the semiconductor region 5 has a high impurity concentration.
JP33545992A 1992-11-20 1992-11-20 Semiconductor diode Withdrawn JPH06163948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33545992A JPH06163948A (en) 1992-11-20 1992-11-20 Semiconductor diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33545992A JPH06163948A (en) 1992-11-20 1992-11-20 Semiconductor diode

Publications (1)

Publication Number Publication Date
JPH06163948A true JPH06163948A (en) 1994-06-10

Family

ID=18288798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33545992A Withdrawn JPH06163948A (en) 1992-11-20 1992-11-20 Semiconductor diode

Country Status (1)

Country Link
JP (1) JPH06163948A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335758A (en) * 2003-05-08 2004-11-25 Sanken Electric Co Ltd Diode element and its manufacturing method
JPWO2006022287A1 (en) * 2004-08-27 2008-05-08 松下電器産業株式会社 Surge protection semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335758A (en) * 2003-05-08 2004-11-25 Sanken Electric Co Ltd Diode element and its manufacturing method
JPWO2006022287A1 (en) * 2004-08-27 2008-05-08 松下電器産業株式会社 Surge protection semiconductor device
JP4642767B2 (en) * 2004-08-27 2011-03-02 パナソニック株式会社 Surge protection semiconductor device

Similar Documents

Publication Publication Date Title
US11631765B2 (en) Method of manufacturing insulated gate semiconductor device with injection suppression structure
JP2911605B2 (en) Schottky barrier rectifier with MOS trench
US9064923B2 (en) Bipolar semiconductor component with a fully depletable channel zone
US9553179B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier structure
US10468510B2 (en) Semiconductor device and manufacturing method of the same
US4717940A (en) MIS controlled gate turn-off thyristor
US8569117B2 (en) Systems and methods integrating trench-gated thyristor with trench-gated rectifier
CN114823911B (en) Groove silicon carbide MOSFET (Metal-oxide-semiconductor field Effect transistor) integrated with high-speed freewheeling diode and preparation method
JP2003318413A (en) High breakdown voltage silicon carbide diode and manufacturing method therefor
US20170256614A1 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
JP2005175416A (en) Semiconductor device for use in space
JP3655834B2 (en) Semiconductor device
JPH06163948A (en) Semiconductor diode
JPH0241182B2 (en)
JP3334918B2 (en) Semiconductor diode
CN108550630B (en) Diode and manufacturing method thereof
JP3051528B2 (en) Rectifier semiconductor device
CN116190420B (en) Fast recovery diode structure and preparation method thereof
EP3935671B1 (en) Semiconductor device with gradual injection of charge carriers for softer reverse recovery
JPS639386B2 (en)
JP3551153B2 (en) Semiconductor device
JPH09153611A (en) Semiconductor device
JPH08222743A (en) High-speed diode
CN115483283A (en) Semiconductor device and method for manufacturing the same
JPH0969637A (en) Diode

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000201