JPH0616302B2 - Micro computer - Google Patents
Micro computerInfo
- Publication number
- JPH0616302B2 JPH0616302B2 JP22526385A JP22526385A JPH0616302B2 JP H0616302 B2 JPH0616302 B2 JP H0616302B2 JP 22526385 A JP22526385 A JP 22526385A JP 22526385 A JP22526385 A JP 22526385A JP H0616302 B2 JPH0616302 B2 JP H0616302B2
- Authority
- JP
- Japan
- Prior art keywords
- prom
- ram
- control signal
- write control
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に同一半導体
基板上にＣＰＵ，周辺制御ユニット，メモリ等を集積し
た１チップ・マイクロコンピュータに関する。The present invention relates to a microcomputer, and more particularly to a one-chip microcomputer in which a CPU, peripheral control unit, memory and the like are integrated on the same semiconductor substrate.
近年、マイクロコンピュータの機能・性能の向上は目覚
ましく、これに伴ってマイクロコンピュータの応用分野
もますますその範囲を広げている。特に、さまざまな分
野で多量に用いられているのが１チップ・マイクロコン
ピュータと呼ばれる中央処理ユニット（ＣＰＵ）とメモ
リと周辺制御ユニットを一体化したマイクロコンピュー
タである。この１チップ・マイクロコンピュータの特徴
は、大規模なコンピュータ・システムには不向きだが、
少い部品数でシステムが構成できる事から家庭内、事務
所内さらには車の中などで用いられる小規模な機器の頭
脳として用いられている事である。In recent years, the functions and performances of microcomputers have been remarkably improved, and along with this, the range of application fields of microcomputers is expanding more and more. In particular, what is used in large quantities in various fields is a microcomputer in which a central processing unit (CPU) called a one-chip microcomputer, a memory and a peripheral control unit are integrated. The characteristics of this one-chip microcomputer are not suitable for large-scale computer systems,
Since the system can be configured with a small number of parts, it is used as the brain of small-scale equipment used in homes, offices, and even cars.
一般に、この様なマイクロコンピュータのプログラムを
作成するには、プログラム開発用ソフトウェアを用い、
ホストマシン上でプログラムを作り、デバッガ等を用い
実動作させてプログラムの修正と確認を行っている。デ
バッガとしては、インサーキット・エミュレータ等があ
るが、これらは、すべて、ターゲット・システム・ボー
ドとデバッガとがワイヤで結ばれており、１チップ・マ
イクロコンピュータが主に使われている小さな機器での
プログラム確認を完全に行う事が出来ない。特に持運び
可能な機器では不便である。このため、最近ではプログ
ラム・メモリとして書換え可能なメモリを備えた１チッ
プ・マイクロコンピュータも製品化され、最終のプログ
ラム確認用のエミュレーション製品として広く用いられ
ている。現在は、この書換え可能なメモリとして、紫外
線消去型のＰＲＯＭ（ＵＶ−ＰＲＯＭ）が用いられてい
る。Generally, in order to create such a microcomputer program, software for program development is used,
A program is created on the host machine and is actually run using a debugger, etc. to correct and confirm the program. As a debugger, there are in-circuit emulators, etc., but these are all connected to the target system board and the debugger by wires, and they are used in small devices where a 1-chip microcomputer is mainly used. I cannot confirm the program completely. This is inconvenient especially for portable devices. Therefore, recently, a one-chip microcomputer equipped with a rewritable memory as a program memory has been commercialized and is widely used as an emulation product for final program confirmation. Currently, an ultraviolet erasable PROM (UV-PROM) is used as the rewritable memory.
ところで、応用面から電気的に書換え可能なＰＲＯＭ
（ＥＥ−ＰＲＯＭ）を持ったマイクロコンピュータが望
まれている。By the way, a PROM that is electrically rewritable from an application point of view
A microcomputer having (EE-PROM) is desired.
これは、マイクロコンピュータ自身が機器１台１台の識
別番号を書込み、記憶するとか、機器の製造時に各部品
のはらつきを含めた調整値を自動的に発生・記憶すると
いった従来にない機能を持つことが出来るからである。
そうすると、ＥＥ−ＰＲＯＭを有する前述の１チップ・
マイクロコンピュータのエミュレーション製品が必要と
なるが、それにはプログラム・メモリとしてのＵＶ−Ｐ
ＲＯＭとＲＡＭ及びＥＥ−ＰＲＯＭとを同一半導体基板
上に集積した１チップ・マイクロコンピュータがあれば
よいことになる。This is because the microcomputer itself writes and stores the identification number of each device, and it also has an unprecedented function such as automatically generating and storing the adjustment value including the fluctuation of each part when manufacturing the device. Because you can have it.
Then, the above-mentioned one chip having EE-PROM
A microcomputer emulation product is required, which is UV-P as a program memory.
It suffices to have a one-chip microcomputer in which ROM, RAM, and EE-PROM are integrated on the same semiconductor substrate.
上述した２種類のＰＲＯＭは応用面において多少その性
格を異にしている。すなわち前者のプログラム確認用の
ＰＲＯＭについては数キロバイト〜数十キロバイトの大
きなメモリ・サイズを必要とするが、後者のＥＥ−ＰＲ
ＯＭは用途からいってせいぜい数百バイトあればよい。The above-mentioned two types of PROMs have slightly different characteristics in terms of application. That is, the former PROM for program confirmation requires a large memory size of several kilobytes to several tens of kilobytes, but the latter EE-PR.
The OM may be several hundred bytes at most from the usage.
さらに、現在の半導体集積回路の製造プロセスの観点か
ら上述のＵＶ−ＰＲＯＭ，ＥＥ−ＰＲＯＭ及び通常のマ
スクＰＲＯＭを比較してみると各々の１単位（1bit）が
半導体チップ上に占める面積は、マスクＰＲＯＭ＜ＵＶ
−ＰＲＯＭ≪ＥＥ−ＰＲＯＭの関係にある。言換えれ
ば、大容量ＥＥ−ＰＲＯＭは非常に高い製造コストを要
する。Further, comparing the above-mentioned UV-PROM, EE-PROM, and ordinary mask PROM from the viewpoint of the present semiconductor integrated circuit manufacturing process, the area occupied by one unit (1 bit) of each on the semiconductor chip is PROM <UV
-PROM << EE-PROM. In other words, the large capacity EE-PROM requires a very high manufacturing cost.
もう一つの製造プロセス上の問題は、同一半導体基板上
にＵＶ−ＰＲＯＭとＥＥ−ＰＲＯＭを集積する事は非常
に困難である事である。Another problem in the manufacturing process is that it is very difficult to integrate the UV-PROM and the EE-PROM on the same semiconductor substrate.
大容量のマスクＰＲＯＭと小容量のＥＥ−ＰＲＯＭを集
積した１チップ・マイクロコンピュータは比較的容易に
実現できるが、このような１チップ・マイクロコンピュ
ータの最終プログラム確認用エミュレーション製品は、
上述の製造プロセス上の問題があるのでＵＶ−ＰＲＯＭ
とＥＥ−ＰＲＯＭを用いるわけにいかず、大容量のＰＲ
ＯＭの部分も全てＥＥ−ＰＲＯＭで使用せざるを得なく
なる。Although a one-chip microcomputer in which a large-capacity mask PROM and a small-capacity EE-PROM are integrated can be realized relatively easily, an emulation product for confirming the final program of such a one-chip microcomputer is as follows.
Since there is a problem in the above manufacturing process, the UV-PROM
I can not use EE-PROM with the
All of the OM portion will have to be used in the EE-PROM.
上述したように、大容量のマスクＰＲＯＭと小容量のＥ
Ｅ−ＰＲＯＭとを有する１チップ・マイクロコンピュー
タの最終プログラム確認用エミュレーション製品として
のマイクロコンピュータは、従来、大容量のＥＥ−ＰＲ
ＯＭを使用しなければならないので、面積上及び価格上
の制約から１チップ化が事実上不可能であるという欠点
があった。As described above, a large capacity mask PROM and a small capacity EROM are used.
A microcomputer as an emulation product for confirming a final program of a one-chip microcomputer having an E-PROM is conventionally a large-capacity EE-PR.
Since the OM must be used, there is a drawback that it is practically impossible to realize one chip due to restrictions in area and price.
本発明の目的は、ＥＥ−ＰＲＯＭを有する１チップ・マ
イクロコンピュータのエミュレーション製品として使用
可能で１チップ化が容易なマイクロコンピュータを提供
することにある。An object of the present invention is to provide a microcomputer which can be used as an emulation product of a one-chip microcomputer having an EE-PROM and can be easily integrated into one chip.
本発明のマイクロコンピュータは、紫外線消去型のＰＲ
ＯＭで構成され命令を格納するプログラム・メモリと、
第１のＲＡＭと、電気的に書換え可能なＰＲＯＭをエミ
ュレートするための第２のＲＡＭと、前記第１のＲＡＭ
に所定期間アクティブとなる第１の書込み制御信号を供
給するＣＰＵと、前記第１の書込み制御信号を受けて前
記第２のＲＡＭへのデータ書込み時間を前記電気的に書
換え可能なＰＲＯＭへのデータ書込み時間に相当する時
間に設定する、前記所定期間より長い期間アクティブと
なる第２の書込み制御信号を発生させ前記第２のＲＡＭ
に供給する書込み信号発生回路とを含む構成を有してい
る。The microcomputer of the present invention is a UV-erasable PR.
A program memory composed of OM for storing instructions,
A first RAM, a second RAM for emulating an electrically rewritable PROM, and the first RAM
And a CPU for supplying a first write control signal that is active for a predetermined period, and a data write time for the second RAM that receives the first write control signal and outputs data for the electrically rewritable PROM. The second RAM is generated by generating a second write control signal which is set to a time corresponding to the write time and is active for a period longer than the predetermined period.
And a write signal generating circuit for supplying
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すブロック図である。こ
の実施例は、ＵＶ−ＰＲＯＭで構成されたプログラム・
メモリ１０と、第１のＲＡＭ２０，第２のＲＡＭ３０
と、第１のＲＡＭ２０に第１の書込み制御信号ＷＲ1を
供給するＣＰＵ４０と、第１の書込み制御信号ＷＲ1を
うけて第２の書込み制御信号ＷＲ2を発生させて第２の
ＲＡＭ３０に供給する書込み制御信号発生回路５０とを
含んで構成されている。第２のＲＡＭ３０は本実施例の
マイクロコンピュータがエミュレートすべき製品の１チ
ップ・マイクロコンピュータでは、ＥＥ−ＰＲＯＭで構
成されているメモリ部分に相当する。４１は第２のＲＡ
Ｍ３０のデータをマイクロコンピュータ全体の電源断時
にもバックアップするための電源を供給するバックアッ
プ電源端子である。FIG. 1 is a block diagram showing an embodiment of the present invention. This embodiment is a program including a UV-PROM.
Memory 10, first RAM 20, second RAM 30
When a first write control signal WR 1 CPU 40 supplies to the first RAM 20, supplied to the second RAM30 by generating a second write control signal WR 2 receives the first write control signal WR 1 And a write control signal generating circuit 50 for performing the write control signal generation. The second RAM 30 corresponds to a memory portion composed of EE-PROM in the one-chip microcomputer which is a product to be emulated by the microcomputer of this embodiment. 41 is the second RA
This is a backup power supply terminal that supplies power for backing up the data of M30 even when the power of the entire microcomputer is cut off.
次に、実施例の動作について説明する。Next, the operation of the embodiment will be described.
ＣＰＵ４０が第１の書込み制御信号ＷＲ1を発生し、か
つ信号ＳＥＬが“１”になって第２のＲＡＭ３０がデー
タを書き込むべきメモリとして選択されているときアン
ド・ゲート５３の出力によってフリップ・フロップ５４
はセットされ、そのＱ出力は第２の書込み制御信号ＷＲ
2及びＣＰＵ４０へ書込み中である事を知らせる書込み
中指示信号ＷＡＩＴとして使用される。When the CPU 40 generates the first write control signal WR 1 and the signal SEL becomes “1” and the second RAM 30 is selected as the memory to write the data, the output of the AND gate 53 causes the flip-flop. 54
Is set and its Q output has a second write control signal WR
2 and the CPU 40 is used as a writing instruction signal WAIT for informing the CPU 40 that writing is in progress.
又、アンド・ゲート５３の出力はカウンタ５５のクリア
端子ＣＬに供給されているので、カウンタ５５はクリア
されゼロよりカウントを開始する。カウンタが桁上げ信
号Ｃaを発生するとフリップ・フロップ５４はリセット
され第２の書込み制御信号ＷＲ2と書込み中指示信号Ｗ
ＡＩＴは“０”となってその発生は停止される。これら
の信号の継続時間はカウンタ５５の構成ビット数で任意
に設定する事が出来る。Since the output of the AND gate 53 is supplied to the clear terminal CL of the counter 55, the counter 55 is cleared and starts counting from zero. When the counter generates the carry signal Ca, the flip-flop 54 is reset and the second write control signal WR 2 and the writing instruction signal W are written.
AIT becomes "0" and the generation is stopped. The duration of these signals can be arbitrarily set by the number of bits constituting the counter 55.
まず第１のＲＡＭ２０にデータを書込む命令を実行する
場合について述べると、プログラム・メモリ１０から読
出した命令に基き、ＣＰＵ４０は所定のアドレス信号を
アドレスバス６０に、また所定のデータをデータバス７
０にそれぞれ送出する。しかる後、第１の書込制御信号
ＷＲ1を発生し、信号線１２に出力して、書込み動作を
行う。次にＥＥ−ＰＲＯＭをエミュレートしている第２
のＲＡＭ３０にデータを書込む命令を実行する場合は、
アドレスバス６０とデータバス７０にそれぞれ所定のア
ドレス信号とデータを送出し、第１の書込み制御信号Ｗ
Ｒ1を発生させる。しかしながら、本来ＥＥ−ＰＲＯＭ
に書込む動作をエミュレートするのであるから、通常の
ＲＡＭへの書込み動作よりはるかに長時間（数ｍs〜１
０ｍs）書込み制御信号を出し続けなければならない。
従って、書込み制御信号発生回路５０はＣＰＵ４０から
の第１の書込み制御信号ＷＲ1に基いて、前述の説明の
様に、長時間にわたって第２の書込み制御信号ＷＲ2及
びＣＰＵ４０へメモリ書込み中である事を示す書込み指
示信号ＷＡＩＴを発生する。この書込み中指示信号ＷＡ
ＩＴに基いてＣＰＵ４０はアドレスとデータを各々のバ
スに送出し続ける。この様に、第２のＲＡＭ３０の部分
がＥＥ−ＰＲＯＭで構成されているのと同様な書込み動
作を行うのである。読出し動作についてはメモリ・リー
ド制御信号ＲＤにより第１のＲＡＭ２０及び第２のＲＡ
Ｍ３０とは同様のデータの読出し動作を実行する。また
第２のＲＡＭ３０へはバックアップ電源を端子４１から
供給しているので、マイクロコンピュータのプログラム
確認時には十分ＥＥ−ＰＲＯＭと同等のデータ保持機能
を果す事が出来る。First, the case of executing an instruction to write data in the first RAM 20 will be described. Based on the instruction read from the program memory 10, the CPU 40 sends a predetermined address signal to the address bus 60 and a predetermined data to the data bus 7.
Send each to 0. Then, the first write control signal WR 1 is generated and output to the signal line 12 to perform the write operation. Next, the second emulating EE-PROM
When executing an instruction to write data to the RAM 30 of
A predetermined address signal and data are sent to the address bus 60 and the data bus 70, respectively, and the first write control signal W
Generate R 1 . However, originally, EE-PROM
Because it emulates the operation of writing to the
0ms) The write control signal must be continuously output.
Therefore, the write control signal generation circuit 50 is writing the second write control signal WR 2 and the CPU 40 to the memory for a long time based on the first write control signal WR 1 from the CPU 40, as described above. A write instruction signal WAIT indicating that is generated. This writing instruction signal WA
Based on IT, CPU 40 continues to send addresses and data to each bus. In this way, the same write operation is performed as when the second RAM 30 portion is composed of the EE-PROM. For the read operation, the first RAM 20 and the second RA are controlled by the memory read control signal RD.
A data read operation similar to that of M30 is executed. Further, since the backup power is supplied to the second RAM 30 from the terminal 41, the data holding function equivalent to that of the EE-PROM can be sufficiently achieved at the time of checking the program of the microcomputer.
以上説明したように本発明は、ＥＥ−ＰＲＯＭをエミュ
レートするＲＡＭを設けることにより、ＵＶ−ＰＲＯＭ
をプログラム・メモリとして用いることを可能ならしめ
たので、ＥＥ−ＰＲＯＭを内蔵する１チップ・マイクロ
コンピュータのプログラム確認用のマイクロコンピュー
タを容易に１チップ化できるという効果がある。As described above, the present invention provides the UV-PROM by providing the RAM that emulates the EE-PROM.
Since it can be used as a program memory, there is an effect that the microcomputer for program confirmation of the one-chip microcomputer containing the EE-PROM can be easily integrated into one chip.
第１図は本発明の一実施例のブロック図である。 １０……ＵＶ−ＰＲＯＭからなるプログラム・メモリ、
２０……第１のＲＡＭ、３０……第２のＲＡＭ、４０…
…ＣＰＵ、５０……書込み制御信号発生回路、６０……
アドレスバス、７０……データバス、１１……メモリ・
リード制御信号線、１２……第１の書込み制御信号線、
４１……バックアップ電源端子、５１……第２の書込み
制御信号線、５２……書込み中指示信号、５３……アン
ド・ゲート、５４……フリップ・フロップ、５５……カ
ウンタ。FIG. 1 is a block diagram of an embodiment of the present invention. 10 ... Program memory consisting of UV-PROM,
20 ... First RAM, 30 ... Second RAM, 40 ...
... CPU, 50 ... write control signal generation circuit, 60 ...
Address bus, 70 ... Data bus, 11 ... Memory
Read control signal line, 12 ... first write control signal line,
41 ... Backup power supply terminal, 51 ... Second write control signal line, 52 ... Writing instruction signal, 53 ... AND gate, 54 ... Flip flop, 55 ... Counter.
Claims (1)
格納するプログラム・メモリと、第１のＲＡＭと、電気
的に書換え可能なＰＲＯＭをエミュレートするための第
２のＲＡＭと、前記第１のＲＡＭに所定期間アクティブ
となる第１の書込み制御信号を供給するＣＰＵと、前記
第１の書込み制御信号を受けて前記第２のＲＡＭへのデ
ータ書込み時間を前記電気的に書換え可能なＰＲＯＭへ
のデータ書込み時間に相当する時間に設定する、前記所
定期間より長い期間アクティブとなる第２の書込み制御
信号を発生させ前記第２のＲＡＭに供給する書込み信号
発生回路とを含むことを特徴とするマイクロコンピュー
タ。1. A program memory configured by an ultraviolet erasable PROM for storing instructions, a first RAM, a second RAM for emulating an electrically rewritable PROM, and the first RAM. And a CPU for supplying a first write control signal that is active for a predetermined period to the RAM, and a data write time to the second RAM upon receiving the first write control signal to the electrically rewritable PROM. And a write signal generation circuit which generates a second write control signal which is active for a period longer than the predetermined period and which is set to a time corresponding to the data write time of the above, and is supplied to the second RAM. Microcomputer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22526385A JPH0616302B2 (en) | 1985-10-08 | 1985-10-08 | Micro computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22526385A JPH0616302B2 (en) | 1985-10-08 | 1985-10-08 | Micro computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284367A JPS6284367A (en) | 1987-04-17 |
| JPH0616302B2 true JPH0616302B2 (en) | 1994-03-02 |
Family
ID=16826573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22526385A Expired - Lifetime JPH0616302B2 (en) | 1985-10-08 | 1985-10-08 | Micro computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616302B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2534796Y2 (en) * | 1990-03-13 | 1997-05-07 | 東陶機器株式会社 | Makeup mirror |
| JP2534798Y2 (en) * | 1990-03-29 | 1997-05-07 | 東陶機器株式会社 | Makeup mirror |
-
1985
- 1985-10-08 JP JP22526385A patent/JPH0616302B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284367A (en) | 1987-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6662264B2 (en) | File memory device and information processing apparatus using the same | |
| JP2002278781A (en) | Storage device, method for controlling storage device and program | |
| JPH0773047A (en) | Address correction system in system management mode for computer and computer system | |
| JP2974577B2 (en) | Computer system | |
| US7644247B2 (en) | System controller for flash memory | |
| JPH0616302B2 (en) | Micro computer | |
| CN114765051A (en) | Memory test method and device, readable storage medium and electronic equipment | |
| JP4345545B2 (en) | Simulation device | |
| JPS6225334A (en) | Instruction processing system | |
| EP4261687A1 (en) | Data check method and related device | |
| JP2001147863A (en) | Flash memory rewrite device | |
| JPH1165884A (en) | Microcomputer and debugging method therefor | |
| JPH04352231A (en) | Personal computer | |
| JP2002082819A (en) | Semiconductor integrated circuit device | |
| JP2819329B2 (en) | Program storage device | |
| CN114217737A (en) | Data storage processing method, data storage processing circuit and electronic equipment | |
| JPH11328039A (en) | Device and method for memory control and computer-readable storage medium having stored program | |
| JP2002182939A (en) | Memory writing method and memory writer | |
| JP2677043B2 (en) | Program development support device | |
| JPS63129414A (en) | Memory mapped external storage system for microcomputer | |
| JP2002108648A (en) | Debugging method | |
| JP2007072941A (en) | Emulator and development support system using it | |
| JPH0697435B2 (en) | Variation chip | |
| JP2000020498A (en) | Microcomputer and its restoring method | |
| JPH0636197B2 (en) | Micro computer |