JPH06161810A - Diagnostic system for duplex memory - Google Patents
Diagnostic system for duplex memoryInfo
- Publication number
- JPH06161810A JPH06161810A JP4311675A JP31167592A JPH06161810A JP H06161810 A JPH06161810 A JP H06161810A JP 4311675 A JP4311675 A JP 4311675A JP 31167592 A JP31167592 A JP 31167592A JP H06161810 A JPH06161810 A JP H06161810A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- active
- standby
- cpu
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、CPU及びメモリを2
重化している装置に関するメモリ診断方式である。BACKGROUND OF THE INVENTION The present invention has a CPU and a memory.
It is a memory diagnostic method for a duplicated device.
【0002】[0002]
【従来の技術】アクティブCPUとアクティブメモリ及
びスタンバイCPUとスタンバイメモリはそれぞれ対を
なしておりスタンバイメモリへのアクセスはスタンバイ
CPUからのみ可能であり、従来の2重化されたメモリ
では、スタンバイメモリの診断はスタンバイCPUが行
う。2. Description of the Related Art An active CPU and an active memory, and a standby CPU and a standby memory are paired, and access to the standby memory is possible only from the standby CPU. The diagnosis is performed by the standby CPU.
【0003】[0003]
【発明が解決しようとする課題】スタンバイメモリの診
断をスタンバイCPUで行なうとメモリライト時にアク
ティブCPUとスタンバイCPUが競合するため,スタ
ンバイCPUの異常,暴走によりシステムダウンの危険
性を有するという問題があった。When the standby CPU is diagnosed by the standby CPU, the active CPU and the standby CPU compete with each other at the time of writing the memory, and there is a problem that the system may be down due to an abnormality or runaway of the standby CPU. It was
【0004】本発明の目的はアクティブCPUからスタ
ンバイメモリを診断できる方式の採用により、スタンバ
イCPUを通常停止状態とすることでバスのアクセスを
禁止しシステムダウンの危険を低減させることにある。An object of the present invention is to reduce the risk of system down by prohibiting bus access by putting the standby CPU in a normally stopped state by adopting a method of diagnosing the standby memory from the active CPU.
【0005】[0005]
【課題を解決するための手段】データのバックアップを
常に行うために、アクティブ及びスタンバイメモリのラ
イトアドレスを同じとする。よって同一データ同時書き
込みを行う。メモリのリードはアクティブとスタンバイ
メモリのリードアドレスを変えることにより、個別にア
クセス可能となる。このメモリライトとリード時のアド
レスを変える方式によりアクティブCPUより2重化さ
れたメモリのアクセス、診断を可能とできる。In order to always back up data, the write addresses of the active and standby memories are the same. Therefore, the same data is simultaneously written. The memory read can be individually accessed by changing the read addresses of the active and standby memories. By the method of changing the address at the time of memory write and read, it is possible to access and diagnose the duplicated memory by the active CPU.
【0006】[0006]
【作用】本発明においては、ライト時とリード時のメモ
リアドレスをデコードして、アドレスを変えている。こ
れによってアクティブメモリとスタンバイメモリを個別
にリードできるのでアクティブCPUから2重化された
メモリの診断が可能である。In the present invention, the memory address at the time of writing and the memory address at the time of reading are decoded and the addresses are changed. As a result, the active memory and the standby memory can be read individually, so that the diagnosis of the duplicated memory can be performed from the active CPU.
【0007】[0007]
【実施例】以下、本発明の実施例を、図1,図2により
説明する。図1において、1はアクティブCPU、2は
スタンバイCPU、3はアクティブメモリ、4はスタン
バイメモリである。図2において、11はメモリライト
時のアクティブメモリ及びスタンバイメモリのアドレス
空間、12はリード時のアクティブメモリのアドレス空
間、13はリード時のスタンバイメモリのアドレス空間
である。Embodiments of the present invention will be described below with reference to FIGS. In FIG. 1, 1 is an active CPU, 2 is a standby CPU, 3 is an active memory, and 4 is a standby memory. In FIG. 2, 11 is an address space of the active memory and the standby memory at the time of memory write, 12 is an address space of the active memory at the time of read, and 13 is an address space of the standby memory at the time of read.
【0008】通常アクティブCPU1及びアクティブメ
モリ3によりデータ処理を行い、スタンバイCPU2は
停止状態である。この時アクティブCPU1またはアク
ティブメモリ3に異常が発生すると、アクティブCPU
1は停止状態となり、データ処理はスタンバイCPU2
及びスタンバイメモリ4に切り替わる。Normally, data processing is performed by the active CPU 1 and the active memory 3, and the standby CPU 2 is in a stopped state. At this time, if an abnormality occurs in the active CPU 1 or the active memory 3, the active CPU 1
1 is in a stopped state, and data processing is standby CPU 2
And the standby memory 4 is switched.
【0009】アクティブCPU1よりデータライト時
は、アクティブメモリ3及びスタンバイメモリ4へ同時
に書き込みを行う。これはアクティブメモリ3及びスタ
ンバイメモリ4のライト時のアドレスをアドレス空間1
1のように同一アドレスに割り当てることにより実現す
る。When data is written from the active CPU 1, the active memory 3 and the standby memory 4 are simultaneously written. This is because the address when writing to the active memory 3 and the standby memory 4 is the address space 1
It is realized by allocating the same address as 1.
【0010】アクティブCPU1がデータリード時は、
アクティブメモリ3及びスタンバイメモリ4から個々に
行う。これはアクティブメモリ3のリード時のアドレス
をアドレス空間12のようにライト時と同一アドレスに
割り当て,スタンバイメモリ4のリード時のアドレスを
アドレス空間13のようにライト時とは別のアドレスに
割り当てることにより実現する。When the active CPU 1 reads data,
This is performed individually from the active memory 3 and the standby memory 4. This is because the read address of the active memory 3 is assigned to the same address as the write address in the address space 12, and the read address of the standby memory 4 is assigned to an address different from the write address in the address space 13. Realized by.
【0011】アクティブCPU1はアドレス空間11に
データライトした後アドレス空間12からデータリード
しライトデータとリードデータを比較することによりア
クティブメモリを診断し、さらにアドレス空間13から
データリードしてアドレス空間11にライトしたデータ
とリードデータを比較することによりスタンバイメモリ
を診断する。The active CPU 1 writes data to the address space 11, then reads data from the address space 12, compares the write data with the read data, and diagnoses the active memory. Further, the active CPU 1 reads data from the address space 13 to the address space 11. The standby memory is diagnosed by comparing the written data with the read data.
【0012】[0012]
【発明の効果】以上説明したように、本発明によれば、
2重化されたメモリをアクティブCPUから診断できる
ようにしたことにより、スタンバイCPU停止状態にす
ることが出来る。このことにより、スタンバイCPUの
暴走、異常によるシステム障害を引き起こすことが無く
なる。As described above, according to the present invention,
By making it possible to diagnose the duplicated memory from the active CPU, the standby CPU can be stopped. As a result, a system failure due to a runaway of the standby CPU or an abnormality is prevented.
【図1】本発明に係る2重化メモリ診断方式の実施例を
示す図である。FIG. 1 is a diagram showing an embodiment of a dual memory diagnostic system according to the present invention.
【図2】メモリマップを示す図である。FIG. 2 is a diagram showing a memory map.
1…アクティブCPU、 2…スタンバイCPU、 3…アクティブメモリ、 4…スタンバイメモリ、 11…ライト時のアクティブ、スタンバイメモリ空間、 12…リード時のアクティブメモリ空間、 13…リード時のスタンバイメモリ空間。 1 ... Active CPU, 2 ... Standby CPU, 3 ... Active memory, 4 ... Standby memory, 11 ... Active during write, standby memory space, 12 ... Active memory space during read, 13 ... Standby memory space during read.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉橋 良一 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 池沢 伸二 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 麻生 房儀 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Ryoichi Kurahashi, 1 Horiyamashita, Hinoyamashita, Hadano, Kanagawa Prefecture (72) Shinji Ikezawa, 1st, Horiyamashita, Hadano, Kanagawa (72) Inventor, Fusao Aso, 810 Shimoimaizumi, Ebina, Kanagawa, Ltd., Office Systems Division, Hitachi, Ltd.
Claims (1)
PU及びアクティブメモリ、スタンバイCPU及びスタ
ンバイメモリからなる装置において、前記アクティブC
PUからのメモリライトはアクティブメモリ及びスタン
バイメモリのアドレスを同一とし同時に行う回路と、メ
モリリードはアクティブメモリとスタンバイメモリのア
ドレスを変えることにより個別に行う回路より構成し、
前記アクティブCPUがスタンバイメモリをアクセス可
能とすることで、前記アクティブCPUがスタンバイメ
モリの診断を行うことを特徴とした2重化メモリの診断
方式。1. A CPU and a memory are duplicated to form an active C.
In an apparatus including a PU and an active memory, a standby CPU and a standby memory, the active C
Memory write from PU consists of a circuit that makes the addresses of the active memory and standby memory the same and performs them simultaneously, and memory read consists of a circuit that performs the addresses individually by changing the addresses of the active memory and the standby memory.
A method of diagnosing a dual memory, wherein the active CPU makes a standby memory accessible so that the active CPU diagnoses the standby memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4311675A JPH06161810A (en) | 1992-11-20 | 1992-11-20 | Diagnostic system for duplex memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4311675A JPH06161810A (en) | 1992-11-20 | 1992-11-20 | Diagnostic system for duplex memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06161810A true JPH06161810A (en) | 1994-06-10 |
Family
ID=18020122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4311675A Pending JPH06161810A (en) | 1992-11-20 | 1992-11-20 | Diagnostic system for duplex memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06161810A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431467B1 (en) * | 2000-12-26 | 2004-05-14 | 엘지전자 주식회사 | System of Duplicating between Two Processors and Managing Method thereof |
KR100608652B1 (en) * | 2004-12-22 | 2006-08-08 | 엘지전자 주식회사 | System for controlling gpio of dual cpu using ril |
KR100986445B1 (en) * | 2004-11-17 | 2010-10-08 | 현대자동차주식회사 | Cpu allocation apparatus of a telematics device for communicating to a cdma modem |
-
1992
- 1992-11-20 JP JP4311675A patent/JPH06161810A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431467B1 (en) * | 2000-12-26 | 2004-05-14 | 엘지전자 주식회사 | System of Duplicating between Two Processors and Managing Method thereof |
KR100986445B1 (en) * | 2004-11-17 | 2010-10-08 | 현대자동차주식회사 | Cpu allocation apparatus of a telematics device for communicating to a cdma modem |
KR100608652B1 (en) * | 2004-12-22 | 2006-08-08 | 엘지전자 주식회사 | System for controlling gpio of dual cpu using ril |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62237557A (en) | Duplex bus connection system | |
US5005172A (en) | Diagnostic system in a data processing system | |
JP3225568B2 (en) | Bus system | |
JP2001167005A (en) | Method and circuit for diagnosing memory and semiconductor memory device | |
JPH06161810A (en) | Diagnostic system for duplex memory | |
JPH0122653B2 (en) | ||
JPS60144857A (en) | Cpu peripheral circuit | |
JPH04256033A (en) | Memory diagnostic system | |
JPS6110215Y2 (en) | ||
JPS605369A (en) | Memory control system | |
JPS62280937A (en) | Offline diagnosis system | |
JPH10187355A (en) | Disk control system | |
JPH04273551A (en) | Electronic disk subsystem | |
JPH01188969A (en) | Memory diagnostic system | |
JPH02266437A (en) | Duplexed information processing system | |
JPH01309155A (en) | Memory controller | |
JPH0361216B2 (en) | ||
JPS62143151A (en) | Diagnosis system for common memory | |
JPH0612338A (en) | Information processing system | |
JP2890426B2 (en) | Information processing device | |
JPH07110790A (en) | Memory diagnostic device | |
JPH0398139A (en) | Memory check circuit | |
JPS60147859A (en) | Diagnostic system of backup memory | |
JPH03245219A (en) | Electronic disk subsystem | |
JPH06103250A (en) | Method for initializing multiprocessor system |