JPH0615113U - Constant current circuit - Google Patents
Constant current circuitInfo
- Publication number
- JPH0615113U JPH0615113U JP5398392U JP5398392U JPH0615113U JP H0615113 U JPH0615113 U JP H0615113U JP 5398392 U JP5398392 U JP 5398392U JP 5398392 U JP5398392 U JP 5398392U JP H0615113 U JPH0615113 U JP H0615113U
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 コンパレータ等にバイアス電流を供給するた
めの定電流回路に関し、低電圧から高電圧まで一定の定
電流を得ることを目的とする。
【構成】 ベースとコレクタが抵抗R13を介して接続さ
れたNPNトランジスタQ11とNPNトランジスタQ11
のコレクタとベースとが接続されたNPNトランジスタ
Q12よりなる電流増幅回路11aと電流増幅回路11a
のNPNトランジスタQ12のコレクタにベースが接続さ
れると共に抵抗R16を介してコレクタが接続されたPN
PトランジスタQ13とPNPトランジスタQ13のコレク
タとベースが接続されたPNPトランジスタQ14とより
なる電流増幅回路11bとにより電流を増幅した後カレ
ントミラー回路11cを介して出力電流を生成する。
(57) [Summary] [Purpose] The present invention relates to a constant current circuit for supplying a bias current to a comparator or the like, and an object thereof is to obtain a constant current from a low voltage to a high voltage. [Configuration] NPN transistor Q 11 and NPN transistor Q 11 whose base and collector are connected via a resistor R 13.
Current amplifying circuit 11a and current amplifying circuit 11a composed of an NPN transistor Q 12 whose collector and base are connected together.
Whose NPN transistor Q 12 has its base connected to the collector and whose collector is connected via a resistor R 16.
Via the P transistor Q 13 and the PNP transistor Q 13 of the collector and the base is further a PNP transistor Q 14 which is connected a current amplifier circuit 11b and a current mirror circuit 11c after amplifying the current by generating an output current.
Description
【0001】[0001]
本考案は定電流回路に係り、特に、コンパレータ等にバイアス電流を供給する 定電流回路に関する。 The present invention relates to a constant current circuit, and more particularly to a constant current circuit that supplies a bias current to a comparator or the like.
【0002】[0002]
図4は、コンパレータの回路構成図を示す。NPNトランジスタQ1 ,Q2 は 比較用トランジスタで、NPNトランジスタQ1 ,Q2 のコレクタはカレントミ ラー回路を構成するPNPトランジスタQ3 ,Q4 のコレクタが接続される。P NPトランジスタQ3 ,Q4 のエミッタには電圧Vccが印加される。また、N PNトランジスタQ1 ,Q2 のエミッタは共に、NPNトランジスタQ5 ,Q6 よりなる定電流回路1に接続されNPNトランジスタQ1 のベースは電圧Vcc を分圧する抵抗R1 ,R2 の接続点に接続され、NPNトランジスタQ2 のベー スは基準電圧源2を構成する抵抗R3 とツェナーダイオードDzとの接続点に接 続される。トランジスタQ1 とトランジスタQ2 とに流れる電流の比に応じてト ランジスタQ1 ,Q2 のベース電圧の比較が行なわれ、比較結果に応じて出力ト ランジスタとなるPNPトランジスタQ7 が動作される。FIG. 4 shows a circuit configuration diagram of the comparator. The NPN transistors Q 1 and Q 2 are comparison transistors, and the collectors of the NPN transistors Q 1 and Q 2 are connected to the collectors of PNP transistors Q 3 and Q 4 forming a current mirror circuit. The voltage Vcc is applied to the emitters of the PNP transistors Q 3 and Q 4 . The emitters of the NPN transistors Q 1 and Q 2 are both connected to the constant current circuit 1 composed of NPN transistors Q 5 and Q 6 , and the base of the NPN transistor Q 1 is of resistors R 1 and R 2 for dividing the voltage Vcc. The base of the NPN transistor Q 2 is connected to the connection point, and is connected to the connection point between the resistor R 3 forming the reference voltage source 2 and the Zener diode Dz. Comparison of the base voltage bets transistor Q 1, Q 2 in accordance with the ratio of currents flowing through the transistor Q 1, the transistor Q 2 is performed, PNP transistor Q 7 is operated as an output preparative transistor according to the comparison result .
【0003】 ここで、定電流回路1はトランジスタQ5 のベース・エミッタ間の定電圧VBE を用いてトランジスタQ6 をオンさせ、電流I1 を一定に保持し、トランジスタ Q6 により電流I01をn0 倍した定電流I2 を得ていた。Here, the constant current circuit 1 uses the constant voltage V BE between the base and emitter of the transistor Q 5 to turn on the transistor Q 6 , keeps the current I 1 constant, and causes the transistor Q 6 to supply the current I 01. A constant current I 2 obtained by multiplying by n 0 was obtained.
【0004】 従来のこの種のコンパレータに用いられるバイアス電流供給用の定電流回路と しては図5に示すようなものが用いられていた。As a conventional constant current circuit for supplying a bias current used in this type of comparator, a circuit as shown in FIG. 5 has been used.
【0005】 図5(A)に示す回路は前述した抵抗R1 ,R2 に対応させる抵抗R4 を設け トランジスタQ5 ,Q6 のエミッタに電流増幅率を決める抵抗R5 ,R6 を付与 したもので、電流増幅率が大きくとれないため図2に破線で示すように立ち上が りが鈍い電圧−電流特性を有する。In the circuit shown in FIG. 5A, a resistor R 4 corresponding to the resistors R 1 and R 2 described above is provided, and resistors R 5 and R 6 that determine the current amplification factor are provided to the emitters of the transistors Q 5 and Q 6. However, since the current amplification factor cannot be large, it has a voltage-current characteristic with a slow rise as shown by the broken line in FIG.
【0006】 また、図5(B)に示す回路は抵抗R7 ,R8 と抵抗R7 と抵抗R8 との接続 点にベースが接続されたNPNトランジスタQ8 とを直列に接続し、電圧Vcc を印加し、NPNトランジスタQ8 のコレクタとエミッタ・コレクタ間に電圧V ccが印加されたNPNトランジスタQ9 のベースとを接続した構成で、比較的 電流増幅率が大きくとれるため、図2に一点鎖線で示すように電圧Vccの立ち 上がりで図5(A)に示す回路のものより電流の立ち上がりをやや速くできる。 しかし、電圧Vccの上昇時に電流が低下する傾向にあった。Further, in the circuit shown in FIG. 5B, resistors R 7 , R 8 and an NPN transistor Q 8 whose base is connected to the connection points of the resistors R 7 and R 8 are connected in series to generate a voltage. Since the collector of the NPN transistor Q 8 and the base of the NPN transistor Q 9 to which the voltage V cc is applied are connected between the collector of the NPN transistor Q 8 and the base of the NPN transistor Q 9 , a relatively large current amplification factor can be obtained. As shown by the alternate long and short dash line, the rise of the voltage Vcc can make the rise of the current slightly faster than that of the circuit shown in FIG. However, the current tended to decrease when the voltage Vcc increased.
【0007】[0007]
しかるに、従来の定電流回路は電流増幅度をあまり大きく取れないため、電圧 依存特性の立ち上がりが鈍く、図2に破線で示すように低電圧時において、一定 電流が供給できない等の問題点があった。 However, since the conventional constant current circuit cannot obtain a large current amplification factor, there is a problem that the voltage-dependent characteristic rises slowly and a constant current cannot be supplied at low voltage as shown by the broken line in FIG. It was
【0008】 また、電圧依存特性の立ち上がりを良くしようとすると図2に一点鎖線で示す ように高電圧時に電流が低下して一定の電流が確保できない等の問題点があった 。Further, if an attempt is made to improve the rise of the voltage-dependent characteristic, there is a problem that a constant current cannot be secured because the current decreases at a high voltage as shown by the alternate long and short dash line in FIG.
【0009】 本考案は上記の点に鑑みてなされたもので、低電圧から高電圧までが一定の電 流が得られる定電流回路を提供することを目的とする。The present invention has been made in view of the above points, and an object thereof is to provide a constant current circuit that can obtain a constant current from a low voltage to a high voltage.
【0010】[0010]
本考案はベースとコレクタとが抵抗を介して接続された制御トランジスタと該 制御トランジスタのコレクタにベースが接続された出力トランジスタとよりなる 複数の電流増幅回路を有し、前段の電流増幅回路の該出力トランジスタのコレク タに次段の電流増幅回路の制御トランジスタのベースと抵抗との接続点を接続し 、初段の電流増幅回路の制御トランジスタのベースと抵抗との接続点に電源、電 圧を印加し、最終段の電流増幅回路の出力トランジスタのコレクタより定電流を 出力する構成としてなる。 The present invention has a plurality of current amplification circuits each including a control transistor whose base and collector are connected via a resistor and an output transistor whose base is connected to the collector of the control transistor. Connect the connection point of the control transistor base of the next stage current amplification circuit and the resistor to the collector of the output transistor, and apply power and voltage to the connection point of the control transistor base of the first stage current amplification circuit and the resistor. Then, a constant current is output from the collector of the output transistor of the final stage current amplifier circuit.
【0011】[0011]
電流増幅回路を複数段設けることにより、電流増幅率を大きく取ることができ るため、印加電圧の立ち上がり時の電流の度合を鋭くでき、したがって、低電圧 時でも一定電流を確保できる。また、印加電圧上昇時には複数段の電流増幅回路 により印加電圧に対して出力電流の変動を小さくできる。 By providing a plurality of current amplification circuits, a large current amplification factor can be obtained, so that the degree of current at the time of rising of the applied voltage can be sharpened, and thus a constant current can be secured even at a low voltage. Further, when the applied voltage rises, the fluctuation of the output current can be made small with respect to the applied voltage by the plural stages of current amplifier circuits.
【0012】[0012]
図1は本考案の一実施例の回路構成図を示す。本実施例ではコンパレータに内 蔵され、バイアス電流を生成する定電流回路について説明するか。同図中、11 は定電流回路部を示す。定電流回路部11は電流増幅回路11a,11b、カレ ントミラー回路11cよりなる。 FIG. 1 shows a circuit configuration diagram of an embodiment of the present invention. In the present embodiment, will the constant current circuit contained in the comparator and generating the bias current be explained? In the figure, 11 indicates a constant current circuit section. The constant current circuit unit 11 includes current amplifier circuits 11a and 11b and a current mirror circuit 11c.
【0013】 電流増幅回路11aは制御トランジスタとなるNPNトランジスタQ11、出力 トランジスタとなるNPNトランジスタQ12、抵抗R13,R14,R15よりなる。 NPNトランジスタQ11のベースは抵抗R11及び抵抗R12を介して電源電圧Vc cが印加されると共に抵抗R13を介してコレクタと接続される。NPNトランジ スタQ11のエミッタは抵抗R14を介して接地される。The current amplification circuit 11a includes an NPN transistor Q 11 that serves as a control transistor, an NPN transistor Q 12 that serves as an output transistor, and resistors R 13 , R 14 , and R 15 . The base of the NPN transistor Q 11 is applied with the power supply voltage Vcc through the resistors R 11 and R 12 and is connected to the collector through the resistor R 13 . The emitter of NPN transistor Q 11 is grounded via resistor R 14 .
【0014】 また、抵抗R13とNPNトランジスタQ11のコレクタとの接続点はNPNトラ ンジスタQ12のベースに接続される。NPNトランジスタQ12のエミッタは抵抗 R15を介して接地され、コレクタは電流増幅回路11bと接続される。The connection point between the resistor R 13 and the collector of the NPN transistor Q 11 is connected to the base of the NPN transistor Q 12 . The emitter of the NPN transistor Q 12 is grounded via the resistor R 15 , and the collector is connected to the current amplifier circuit 11b.
【0015】 電流増幅回路11bは制御トランジスタとなるPNPトランジスタQ13、出力 トランジスタとなるPNPトランジスタQ14、抵抗R16,R17,R18よりなる。 PNPトランジスタQ13のエミッタは抵抗R17を介して電源電圧Vccが印加さ れ、コレクタは抵抗R16を介してベースに接続されると共に前段の電流増幅回路 11aの出力となるトランジスタQ12のコレクタと接続される。PNPトランジ スタQ13のコレクタと抵抗R16との接続点はPNPトランジスタQ14のベースと 接続される。PNPトランジスタQ14のエミッタには抵抗R18を介して電源電圧 Vccが印加され、コレクタはカレントミラー回路11cと接続される。The current amplifier circuit 11b includes a PNP transistor Q 13 that serves as a control transistor, a PNP transistor Q 14 that serves as an output transistor, and resistors R 16 , R 17 , and R 18 . The power supply voltage Vcc is applied to the emitter of the PNP transistor Q 13 through the resistor R 17 , the collector is connected to the base through the resistor R 16, and the collector of the transistor Q 12 that becomes the output of the current amplification circuit 11a at the previous stage. Connected with. The connection point between the collector of the PNP transistor Q 13 and the resistor R 16 is connected to the base of the PNP transistor Q 14 . The power supply voltage Vcc is applied to the emitter of the PNP transistor Q 14 via the resistor R 18 , and the collector is connected to the current mirror circuit 11c.
【0016】 カレントミラー回路11cはNPNトランジスタQ15,Q16、抵抗R19,R20 よりなる。NPNトランジスタQ15のコレクタは電流増幅回路11bの出力とな るPNPトランジスタQ14のコレクタが接続されると共にPNPトランジスタQ 15 及びPNPトランジスタQ16のベースが接続される。PNPトランジスタQ16 のエミッタは抵抗R20を介して接地される。またPNPトランジスタQ16のコレ クタは定電流出力端子となり比較回路部12に接続される。The current mirror circuit 11c is an NPN transistor Q.15, Q16, Resistance R19, R20 Consists of. NPN transistor Q15Is the PNP transistor Q that becomes the output of the current amplification circuit 11b.14Is connected to the collector of PNP transistor Q 15 And PNP transistor Q16The base of is connected. PNP transistor Q16 The emitter is a resistor R20Grounded through. In addition, PNP transistor Q16This collector serves as a constant current output terminal and is connected to the comparison circuit section 12.
【0017】 比較回路部12はカレントミラー回路を構成するPNPトランジスタQ17,Q 18 、比較部を構成するNPNトランジスタQ19,Q20よりなる。PNPトランジ スタQ19のベースは抵抗R11と抵抗R12の接続点に接続され、PNPトランジス タQ20のベースは基準電圧生成回路13に接続される。基準電圧生成回路13は 抵抗R21及びツェナーダイオードD1 よりなり、抵抗R21とツェナーダイオード D1 とは直列に電源電圧Vccと接地間に接続され、その接続点より基準電圧を 出力し、トランジスタQ20のベースに印加される。NPNトランジスタQ19,Q 20 のコレクタは夫々カレンミラー回路を構成するPNPトランジスタQ17,Q18 のコレクタに接続されPNPトランジスタQ17,Q18のエミッタには電源電圧V ccが印加される。The comparison circuit unit 12 includes a PNP transistor Q that forms a current mirror circuit.17, Q 18 , The NPN transistor Q which constitutes the comparison section19, Q20Consists of. PNP Transistor Q19The base is resistance R11And resistance R12Connected to the connection point of PNP Transistor Q20The base of is connected to the reference voltage generation circuit 13. The reference voltage generation circuit 13 has a resistor Rtwenty oneAnd Zener diode D1And resistance Rtwenty oneAnd Zener diode D1Are connected in series between the power supply voltage Vcc and the ground, and the reference voltage is output from the connection point, and the transistor Q20Applied to the base of. NPN transistor Q19, Q 20 The collectors of the PNP transistors Q respectively constitute a Karen mirror circuit.17, Q18 Connected to the collector of PNP transistor Q17, Q18The power supply voltage Vcc is applied to the emitter of the.
【0018】 NPNトランジスタQ19,Q20のエミッタは共にカレントミラー回路11cを 構成するNPNトランジスタQ16のコレクタに接続される。The emitters of the NPN transistors Q 19 and Q 20 are both connected to the collector of the NPN transistor Q 16 which constitutes the current mirror circuit 11c.
【0019】 また、NPNトランジスタQ19のコレクタは出力トランジスタとなるPNPト ランジスタQ21のベースに接続され、PNPトランジスタQ21のエミッタには電 源電圧Vccが印加され、コレクタは出力端子としてドライブ段へ接続される。 次に回路の動作を説明する。電源電圧Vccが0(V)より上昇しだすと電流 I11が流れ、トランジスタQ11,Q12がオンして、電流I12が流れる。電流I12 によりトランジスタQ13,Q14がオンして、電流I13が流れる。電流I13が流れ るとトランジスタQ14,Q15がオンして比較部12のバイアス電流となる電流I 4 が流れる。In addition, the NPN transistor Q19Is a PNP transistor Q that becomes an output transistor.twenty oneConnected to the base of PNP transistor Qtwenty oneA power supply voltage Vcc is applied to the emitter of and the collector is connected to the drive stage as an output terminal. Next, the operation of the circuit will be described. When the power supply voltage Vcc begins to rise above 0 (V), the current I11Flows, transistor Q11, Q12Turns on and the current I12Flows. Current I12 Transistor Q13, Q14Turns on and the current I13Flows. Current I13Is flowing, transistor Q14, Q15Is turned on and becomes the bias current of the comparison unit 12, the current I Four Flows.
【0020】 このとき、トランジスタQ12により電流I1 はn1 倍された電流I2 に増幅さ れ、さらに電流I2 はトランジスタQ13,Q14により電流I2 をn13/n12倍し た電流I3 に増幅される。このため図2に実線で示すように電源電圧Vccの立 ち上がりに速く反応して電流I4 を立ち上げることができる。このため、電圧V ccが低電圧時にも一定電圧を供給できる。At this time, the current I 1 is amplified by the transistor Q 12 to the current I 2 multiplied by n 1 , and the current I 2 is multiplied by the current I 2 by n 13 / n 12 by the transistors Q 13 and Q 14. The current I 3 is amplified. Therefore, as shown by the solid line in FIG. 2, the current I 4 can be raised in quick response to the rise of the power supply voltage Vcc. Therefore, a constant voltage can be supplied even when the voltage Vcc is low.
【0021】 このように2段の電流増幅回路11a,11bにより電流増幅を行なうことに より低電圧時にも一定電流を比較部12に供給でき、低電圧時においても比較部 12の動作を安定させることができる。By thus performing current amplification by the two-stage current amplification circuits 11a and 11b, a constant current can be supplied to the comparison unit 12 even at a low voltage, and the operation of the comparison unit 12 is stabilized even at a low voltage. be able to.
【0022】 また、電圧上昇時には電流増幅回路11a,11bを介して出力電流を出力し ているため電圧Vccの影響を受けにくく、図2に実線で示すように一定電流を 供給し続けることができる。Further, since the output current is output through the current amplifier circuits 11a and 11b when the voltage rises, it is less affected by the voltage Vcc, and a constant current can be continuously supplied as shown by the solid line in FIG. .
【0023】 図3は本考案の他の実施例の回路図を示す。同図中、同一構成部分には同一符 号を付し、その説明は省略する。本実施例は、図1のトランジスタを逆極性のト ランジスタで実現したもので、抵抗R11,R12に対応させ、抵抗R21,R22を設 け電流増幅回路21aは電流増幅回路11aのNPNトランジスタQ11,Q12、 抵抗R13,R14,R15に対応させ、PNPトランジスタQ31,Q32、抵抗R33, R34,R35で構成し、電流増幅回路21bは電流増幅回路11bのPNPトラン ジスタQ13,Q14、抵抗R16,R17,R18に対応させ、NPNトランジスタQ33 ,Q34、抵抗R36,R37,R38で構成し、カレントミラー回路21cはカレント ミラー回路11cのNPNトランジスタQ15,Q16、抵抗R19,R20に対応させ 、PNPトランジスタQ35,Q36、抵抗R39,R40で構成し、比較部22は比較 部12のPNPトランジスタQ17,Q18、NPNトランジスタQ19,Q20に対応 させ、NPNトランジスタQ37,Q38、PNPトランジスタQ39,Q40で構成し 、出力トランジスタとなるNPNトランジスタQ21に対応させPNPトランジス タQ41を設けてなる。FIG. 3 shows a circuit diagram of another embodiment of the present invention. In the figure, the same components are designated by the same reference numerals and the description thereof will be omitted. This embodiment is obtained by realizing the transistor of FIG. 1 in reverse polarity preparative transistors, resistors R 11, in correspondence to the R 12, resistors R 21, R 22 and setting only the current amplifying circuit 21a of the current amplifier circuit 11a NPN transistors Q 11 , Q 12 and resistors R 13 , R 14 , R 15 correspond to NPN transistors Q 31 , Q 32 , resistors R 33 , R 34 , R 35 , and current amplifier circuit 21b is a current amplifier circuit. PNP Trang register Q 13, Q 14 of 11b, the resistor R 16, so as to correspond to R 17, R 18, composed of NPN transistors Q 33, Q 34, resistors R 36, R 37, R 38 , current mirror circuit 21c is NPN transistors Q 15, Q 16 of the current mirror circuit 11c, the resistor R 19, so as to correspond to R 20, composed of a PNP transistor Q 35, Q 36, resistors R 39, R 40, comparing section 22 PNP comparison section 12 Transistor 17, Q 18, to correspond to NPN transistors Q 19, Q 20, NPN transistors Q 37, Q 38, constituted by a PNP transistor Q 39, Q 40, PNP transistor capacitor Q to correspond to NPN transistors Q 21 serving as an output transistor 41 is provided.
【0024】 本実施例の電流特性は図2実線で示すものと略同様となり、図1の実施例と同 一の効果を奏するものである。The current characteristic of this embodiment is substantially the same as that shown by the solid line in FIG. 2, and has the same effect as that of the embodiment in FIG.
【0025】[0025]
上述の如く、本考案によれば、複数段の電流増幅回路による電流増幅により 電流増幅度を大きく取ることができるため、低電圧時の電流の立ち上がりを速め ることができ、低電圧時でも一定の電流を確保できると共に電圧上昇時において も電流の変動を小さくでき、低電圧から高電圧にかけて一定の電流を得ることが でき、定電流特性が良好となる等の特長を有する。 As described above, according to the present invention, the current amplification degree can be increased by the current amplification by the multiple-stage current amplification circuit, so that the rise of the current at the low voltage can be speeded up and the constant current can be maintained even at the low voltage. In addition to being able to secure a constant current, the current fluctuation can be reduced even when the voltage rises, a constant current can be obtained from a low voltage to a high voltage, and constant current characteristics are improved.
【図1】本考案の一実施例の回路構成図である。FIG. 1 is a circuit configuration diagram of an embodiment of the present invention.
【図2】本考案の一実施例の電圧−電流特性図である。FIG. 2 is a voltage-current characteristic diagram of an embodiment of the present invention.
【図3】本考案の他の実施例の回路構成図である。FIG. 3 is a circuit configuration diagram of another embodiment of the present invention.
【図4】従来の一例の回路構成図である。FIG. 4 is a circuit configuration diagram of a conventional example.
【図5】従来の一例の要部構成図である。FIG. 5 is a configuration diagram of a main part of a conventional example.
11 定電流回路部 11a,11b 電流増幅回路 11c カレントミラー回路 12 比較回路部 11 constant current circuit section 11a, 11b current amplification circuit 11c current mirror circuit 12 comparison circuit section
Claims (1)
された制御トランジスタと該制御トランジスタのコレク
タにベースが接続された出力トランジスタとよりなる複
数の電流増幅回路を有し、前段の電流増幅回路の該出力
トランジスタのコレクタに次段の電流増幅回路の制御ト
ランジスタのベースと抵抗との接続点を接続し、初段の
電流増幅回路の制御トランジスタのベースと抵抗との接
続点に電源電圧を印加し、最終段の電流増幅回路の出力
トランジスタのコレクタより定電流を出力する構成とし
てなる定電流回路。1. A current amplification circuit of a preceding stage, comprising a plurality of current amplification circuits each including a control transistor having a base and a collector connected via a resistor, and an output transistor having a base connected to the collector of the control transistor. Connect the connection point of the control transistor base of the next stage current amplification circuit and the resistor to the collector of the output transistor of, and apply the power supply voltage to the connection point of the control transistor base of the first stage current amplification circuit and the resistor. , A constant current circuit configured to output a constant current from the collector of the output transistor of the final stage current amplification circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992053983U JP2597302Y2 (en) | 1992-07-31 | 1992-07-31 | Comparison circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992053983U JP2597302Y2 (en) | 1992-07-31 | 1992-07-31 | Comparison circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0615113U true JPH0615113U (en) | 1994-02-25 |
JP2597302Y2 JP2597302Y2 (en) | 1999-07-05 |
Family
ID=12957865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1992053983U Expired - Lifetime JP2597302Y2 (en) | 1992-07-31 | 1992-07-31 | Comparison circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2597302Y2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5117665U (en) * | 1974-07-26 | 1976-02-09 | ||
JPH08314561A (en) * | 1995-05-19 | 1996-11-29 | Nec Corp | Starting circuit |
-
1992
- 1992-07-31 JP JP1992053983U patent/JP2597302Y2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5117665U (en) * | 1974-07-26 | 1976-02-09 | ||
JPS5635565Y2 (en) * | 1974-07-26 | 1981-08-21 | ||
JPH08314561A (en) * | 1995-05-19 | 1996-11-29 | Nec Corp | Starting circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2597302Y2 (en) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0666614B2 (en) | Gain control amplifier circuit | |
JPH0546571B2 (en) | ||
JPH0615113U (en) | Constant current circuit | |
JPH0798249A (en) | Optical receiver | |
CA2371066A1 (en) | Overvoltage protection | |
JPS5857814A (en) | Electronic impedance device | |
JP2604497B2 (en) | Multiple output power supply circuit | |
JPH06276037A (en) | Audio power amplifier | |
JPH09331221A (en) | Gain variable amplifier | |
JPH0851321A (en) | Apparatus and method for generating current | |
JPS6126117A (en) | Constant current circuit | |
JPH0413692Y2 (en) | ||
JP3682122B2 (en) | Full-wave rectifier circuit | |
JP2834929B2 (en) | Amplifier circuit | |
JP2752836B2 (en) | Voltage-current conversion circuit | |
JPH0640479Y2 (en) | Current detection circuit | |
JP2697006B2 (en) | Output circuit | |
JP2547896B2 (en) | Current inversion circuit | |
JPH0816261A (en) | Regulator circuit | |
JPH021608Y2 (en) | ||
JP2623954B2 (en) | Variable gain amplifier | |
JPH0449701Y2 (en) | ||
JPH0648280B2 (en) | Current detection circuit | |
JPH0818398A (en) | Impedance transformation circuit | |
JPS6167310A (en) | Agc amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080430 |