JPH0614530Y2 - 車両用電装品制御装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、車両用電装品制御装置の改良に係り、詳しく
は、伝送路等の配線経路の断線検出をするようにした車
両用電装品制御装置に関する。

〔従来技術〕

車両の前部には、ヘッドライト，ホーン等があり、後部
にはテールランプ，ストップランプ等があり、インスツ
ルメントパネル部には、各種メータ，インジケータがあ
り、運転席部には各種操作スイッチ等がある。

このような多くの電装品を効率よく制御するために、各
部の電装品の制御を複数の制御ステーションで分担制御
する車両用電装品制御装置１が用いられている。第８図
は、その一例を示すものである。

これらの制御ステーションは、マイクロコンピュータＣ
ＰＵ，送受信回路Ｋ，トランジスタＴｒ，インバータＩ
等で構成されている。

そして、各制御ステーションの統制のために、制御ステ
ーションの一つをマスターステーション（以下ＭＳ）２
とし、他をリモートステーション（以下ＲＳ）３_ａ，３
_ｂ，…とし、ＭＳ２が各ＲＳ３_ａ，３_ｂ，３_ｃ，…と順
に伝送路４を介して交信し、全てのデータを集中し、Ｒ
Ｓで制御される各電装品５が矛盾した動作をしないよう
に統制している。

すなわち、ＭＳ２が、識別信号Ｓ_ｍを送信すると、この
識別信号Ｓ_ｍにより、識別された例えば、ＲＳ３_ａが、
このＲＳ３_ａに接続されている電装品５，例えばヘッド
ライト，の状態を読み取り、応答信号Ｓ_ｒをＭＳ２に送
出する。ＭＳ２の送受信回路ＫはＭＳ２自ら送出した識
別信号Ｓ_ｍとＲＳ３_ａからの応答信号Ｓ_ｒとが連結され
た受信信号Ｒ_ｍを受ける。

このような交信が繰り返しなされて、車両の電装品５
は、所望の状態に制御される。

第９図は、上述した交信に用いる交信信号の一例を示
す。

この例では、(a)に示すようにＭＳ２から送信される識
別信号Ｓ_ｍは、例えば１，０，０，０の４ビットであ
り、(b)に示すように、ＲＳ３_ａから応答される応答信
号Ｓ_ｒは５ビットであり、この応答信号Ｓ_ｒの最終ビッ
トがパリティビットＰとして用いられている。

したがって、伝送路４を介して、上記交信がなされ、Ｍ
Ｓ２が受信した受信信号Ｒ_ｍは、(c)に示すように、識
別信号Ｓ_ｍと、応答信号Ｓ_ｒとが連なった９ビットの信
号となる。

今、ＭＳ２が偶数パリティチェックを行っている場合に
は、この９ビットの受信信号Ｒ_ｒに対し、偶数パリティ
となるようにＲＳ３_ａはパリティビットＰを０とした応
答信号Ｓ_ｒ、１，０，１，１，０を応答する。

したがって、正常な交信がなされた場合、ＭＳ２は受信
信号Ｒ_ｍを構成する全ビットの「１」が４個で「正常」
と判断する。

ここで、また逆にＲＳ３_ａの故障，あるいはノイズによ
る誤動作等により、例えば(d)に示すように応答信号Ｓ
_ｒの３ビット目が「１」から「０」に変化して、ＭＳ２
に受信されたとする。この場合、この受信信号Ｒ_ｍに対
し、ＭＳ２のマイクロコンピュータＣＰＵは偶数パリテ
ィチェックを行ったとき、３個「１」があるから「異
常」と判断する。

したがって、こうした「異常」は即座に検出される。奇
数パリティチェックの場合も同様である。例えば、第10
図は、同様の交信に用いるビット数の異なる他の交信信
号の例を示しており、(a),(b),(c)に示すように、この
場合識別信号Ｓ_ｍは、例えば１，０，０，０の４ビッ
ト、応答信号Ｓ_ｒも４ビット，受信信号Ｒ_ｍ（又は
Ｒ_ｒ）は８ビットの場合を示している。

この例の場合、この８ビットの受信信号Ｒ_ｒに対し、例
えば奇数パリティとなるようにＲＳ３_ａは、パリティビ
ットＰを０とした応答信号Ｓ_ｒ、例えば１，１，０，０
を応答する。したがって、正常な交信がなされた場合Ｍ
Ｓ２の受信した受信信号Ｒ_ｍは、１，０，０，０，１，
１，０，０であり、マイクロコンピュータＣＰＵが受信
信号Ｒ_ｍに対し、奇数パリティチェックを行ったとき、
「１」が３個で、「正常」と判断する。

ここで、伝送路４が、たとえばＡ点で断線した場合、伝
送路４は、プルアップ抵抗ＲによりＶｃｃ電圧にプルア
ップされているので、断線によって、伝送されない信号
部分のみ、全ビットが「１」となる。

すなわち、ＭＳ２が受信した受信信号Ｒ_ｍは、断線によ
って、応答信号Ｓ_ｒが伝送されないので、たとえば、第
９図の例では、(e)のように応答信号Ｓ_ｒの５ビットの
全て「１」となる。

同様に、第10図の例では、(d)のように応答信号Ｓ_ｒの
４ビットの全てが「１」となる。

〔考案が解決しようとする課題〕

上述した、車両用電装品制御装置１では、上記断線時の
受信信号Ｒ_ｍのパリティチェックがマイクロコンピュー
タＣＰＵにより行われた場合、例えば第９図(e)の場合
は、偶数パリティチェックがなされ、「１」が偶数個
（すなわち６個）あるので、「正常」と判断される。

また、全く同様に、例えば第10図(d)の場合、奇数パリ
ティチェックがなされ、この場合も、１が奇数個（すな
わち５個）あるので、正常と判断される。

したがって、この車両用電装品制御装置１では、上記断
線の異常を検出することのできない場合が存在した。

なお、上述したように断線の異常を検出出来ない場合
もあるが、第９図の場合、例えば、ＲＳ３_ａで奇数パリ
ティとなるようにパリティビットＰを１として応答信号
Ｓ_ｒ、１，０，１，１，１を応答し、この信号を受信し
たＭＳ２が、受信信号Ｒ_ｍに対して、奇数パリティチェ
ックを行った場合は、断線時「１」が偶数個（６個）あ
るので、パリティ異常として検出することができる。
（第10図も偶数パリティとなるようにすれば同様） ゆえに、この車両用電装品制御装置では、上記パリティ
異常を検出することのできる確率は５０％であり、且つ
その原因が断線によるものか、他の原因によるものかの
判別は不可能であった。

従って、本考案は、伝送路等の配線経路の断線を確実に
検出するようにした車両用電装品制御装置を提供するこ
とを目的としてなされたものである。

〔課題を解決するための手段〕

上記目的を達成するために、本考案は、車両の多数の電
装品が２以上のグループに分けられ、各グループに属す
る電装品は、グループごとに対応して設けられた各制御
ステーションに接続され、且つ、それら各制御ステーシ
ョンは、相互に協働可能とするべく伝送路で接続され、
上記制御ステーションの１つであるマスターステーショ
ンから識別信号が送信され、該識別信号により識別され
た制御ステーションから上記マスターステーションへ向
けてパリティビットを含む応答信号が送出されて該応答
信号と上記識別信号からなる受信信号を上記マスタース
テーションにより受信するようにして繰り返し交信を行
う車両用電装品制御装置において、上記識別信号と応答
信号とを結合した上記受信信号のコードがパリティチェ
ックによって異常判定される場合に、上記応答信号のパ
リティビットを除くビット数を加えた数の偶数か否かの
奇偶態様が上記パリティチェックの奇偶態様と等しくな
るような数のビットを１とする識別コード信号を上記識
別信号として上記マスターステーションから送信する識
別コード送信手段と、上記識別コード信号を受信した
後、前記制御ステーションが、上記識別コード信号およ
び上記制御ステーションからの応答信号の全ビットに対
して正常パリティとなるようなパリティビットを含む応
答信号を出力する応答信号出力手段と、上記応答信号を
受信したマスターステーションが、上記識別コード信号
およびパリティビットを含む応答信号からなる受信信号
の全ビットに対してパリティチェックを行うパリティチ
ェック手段と、上記パリティチェック手段により、パリ
ティ異常が判断され、且つ、パリティビットを含む応答
信号の全ビットが全て「１」である場合に、マスタース
テーションが上記伝送路が断線したと判断する断線判断
手段とを具備したことを特徴とする車両用電装品制御装
置として構成されている。

〔作用〕

上記のように構成された車両用電装品制御装置では、応
答信号のパリティビットを除くビット数と識別コード信
号のビットを「１」とするビット数との和の奇偶態様が
パリティチェックの奇偶態様と等しい関係にある。

即ち前記識別信号と応答信号を結合した受信信号のコー
ドの異常判定が、例えば偶数（又は奇数）パリティチェ
ックによってなされる場合に、前記識別コード送信手段
により、上記応答信号のパリティビットを除くビット数
が、偶数個又は奇数個である場合に、上記識別信号のビ
ット中の偶数個又は奇数個（奇数個又は偶数個）のビッ
トを１とするような識別コード信号が送信される。この
ようなルールは、制御ステーションとマスターステーシ
ョンとの通信規格を定める時に予め設定される。

そして、前記制御ステーションの前記応答信号出力手段
により、上記識別コード信号が上記マスターステーショ
ンから送信されたとき、上記識別コード信号および上記
制御ステーションからの応答信号からなる受信信号の全
ビットに対して偶数パリティ（又は奇数パリティ）とな
るように、上記応答信号のパリティビットを含む応答信
号が出力される。

そして、マスターステーションのパリティチェック手段
により、上記識別コード信号およびパリティビットを含
む応答信号の全ビットに対して偶数パリティチェック
（又は奇数パリティチェック）が行われる。

また、上記パリティチェックによりパリティ異常が判断
され、且つ、マスターステーションの断線判断手段によ
りのパリティビットを含む応答信号の全ビットが全て
「１」である場合に、断線と判断される。

したがって、伝送路等の配線経路の断線を他の原因によ
るパリティ異常と分離して検出することができる。

〔実施例〕

以下、添付図面を参照して、本考案を具体化した実施例
につき説明し、本考案の理解に供する。尚、以下の実施
例は、本考案を具体化した一例であって、本考案の技術
的範囲を限定する性格のものではない。

第１図は、本考案の一実施例に係る車両用電装品制御装
置の断線判断処理手順を示すフローチャート、第２図は
同車両用電装品制御装置の断線判断処理を論理回路を用
いて行う場合のブロック図、第３図は同車両用電装品制
御装置における交信信号を示す模式図、第４図，第５図
は同車両用電装品制御装置における交信信号の一例を示
す模式図、第６図，第７図は、同車両用電装品制御装置
における交信信号の他の一例を示す模式図、第８図は本
考案の背景となる車両用電装品制御装置の一例を示す回
路図である。

第３図，第８図に示した本考案の一実施例に係る車両用
電装品制御装置１の交信に用いる交信信号の一例につい
て以下述べる。

ＭＳ２から送信される識別信号Ｓ_ｍを、第３図(a)に示
すようにｍビットとし、ＲＳ３_ａから応答される応答信
号Ｓ_ｒを同図(b)に示すようにｒビットとする。この応
答信号Ｓ_ｒの最終ビットをパリティビットＰとして用い
る。

したがって、伝送路４を介して、上記交信がなされ、Ｍ
Ｓ２が受信した受信信号Ｒ_ｍは、同図(c)に示すよう
に、識別信号Ｓ_ｍと、応答信号Ｓ_ｒとが連らなったｍ＋
ｒビットの信号となる。なお、パリティビットは、この
図の様に最終ビットである。

システム設計時に、ＭＳ２が受信する受信信号Ｒ_ｍに対
して、偶数（奇数）パリティチェックを行うことが予め
定められる。ＲＳ３_ａからの応答信号のビット数ｒはシ
ステム設計時に予め定められている。従って、上記ｒビ
ットのうち、パリティビットを除いたｒ−１ビットが偶
数か、奇数かも予め既知である。このシステムでは上記
ｒ−１ビットが偶数又は奇数かに応じて、識別信号Ｓ_ｍ
のｍビット中の偶数個又は奇数個（奇数個又は偶数個）
のビットを１とするような識別コード信号を予め定めて
おく。

これによりｒ−１ビットが、全て１であった場合に偶数
（又は奇数）パリティチェックのためのパリティビット
が常に０に設定される。従って、断線によりパリティビ
ットを含む応答信号Ｓ_ｒの全ビットが１になったことが
確実に検出される。これが本考案の要旨である。

次に第１図を参照して、本考案の一実施例に係る車両用
電装品制御装置１の交信処理手順の一例について、ステ
ップＳ１，Ｓ２…の順に説明する。

まず、ｒ−１ビットが偶数個である場合の具体例につい
て述べる。

前記受信信号に対して偶数（または奇数）パリティチェ
ックを行うかに応じて、例えばｍ＝４，ｒ＝３からなる
交信信号に適用するとしたとき、ｒ−１＝２ビットは偶
数個であるので、識別信号Ｓ_ｍの４ビット中偶数個（又
は奇数個）のビットを１とするような識別コード信号を
予め定めておく。

第４図（又は第５図）は上述の具体例を示しており、第
４図（又は第５図）(a)はｍ＝４ビット中偶数個（又は
奇数個）のビット例えば第１番目と第２番目（又は第１
番目のみ）のビットを２とするような識別コード信号
１，１，０，０（又は１，０，０，０）を予め定めた例
を示す。この識別コード信号は、第１図に示すようにス
テップＳ１においてＭＳ２からＲＳ３_ａに送信される。

上述したように、識別コード信号を予め定め、ＭＳ２か
ら送信する機能を実現する手段が、識別コード送信手段
の一例である。

そして、次のステップＳ２では、上記識別コード信号に
より識別された、例えばＲＳ３_ａが同識別コード信号を
受信する。そして、次のステップＳ３では、電装品５等
の状態を読み取り、この状態を表す応答信号をＭＳ２へ
送出する。この時、第４図(b)に示すように、たとえば
ｒ−１ビットの全てが１となるような応答信号が送出さ
れたとする。

ただし、この時ｍ＋ｒビットに対し、偶数（または奇
数）パリティとなるようにＲＳ３_ａは応答信号Ｓ_ｒとし
て第４図（又は第５図）(b)に示すように、１，１，０
を応答する。すなわち、この時パリティビットＰは０と
される。

このように、ｍ＋ｒビットに対して、偶数（又は奇数）
パリティとなるように、応答信号Ｓ_ｒを出力する機能を
実現する手段が、応答信号出力手段の一例である。

次にステップＳ４では、上述した応答信号Ｓ_ｒをＭＳ２
が受信する。そして、次のステップＳ５では、ｍ＋ｒビ
ットの受信信号Ｒ_ｍに対し、以下に示すようにパリティ
チェックを行う。

たとえば、上述の交信が正常になされれば受信信号Ｒ_ｍ
は、(c)に示すように、１，１，０，０，１，１，０
（又は１，０，０，０，１，１，０）となる。

したがって、この場合、マイクロコンピュータＣＰＵ
は、この受信信号Ｒ_ｍに対し、偶数（又は奇数）パリテ
ィチェックを行ったとき、１が偶数個（又は奇数個）す
なわち、４個（又は３個）あるので、「正常」と判断
し、ステップＳ９に移り、交信信号の処理を終了する。

ここで、ＲＳ３_ａの故障、あるいはノイズによる誤動作
等により、たとえば矢印ｘ_１，ｘ_２に示すように応答信
号Ｓ_ｒの２ビット目が「１」から「０」に変化して、
(d)に示すような信号がＭＳ２に受信されたとする。

この場合、この受信信号Ｒ_ｍに対し、ＭＳ２のマイクロ
コンピュータＣＰＵは偶数（又は奇数）パリティチェッ
クを行ったとき、奇数個（又は偶数個）すなわち、３個
（又は２個）「１」があるから異常と判断し、次のステ
ップＳ６に移る。

次にステップＳ６では、マイクロコンピュータＣＰＵ
は、受信信号Ｒ_ｍの応答信号Ｓ_ｒのｒビット部分の全ビ
ットに対し、全て「１」であるかどうか判断する。この
場合(d)のｒビット部分は、１，０，０であるので、次
のステップＳ７に移り断線以外のパリティ異常と判断さ
れる。

したがって、ＲＳ３_ａの故障，あるいはノイズによる誤
動作等が、パリティ異常として検出することができる。

次に、再びステップＳ５に戻り、伝送路４の断線を検出
する処理について説明する。

伝送路４が、たとえば第８図のＡ点で断線した場合、伝
送路４はプルアップ抵抗ＲによりＶｃｃ電圧にプルアッ
プされているので、断線によって伝送されない信号部分
のみ、全ビットが「１」となる。すなわち、ＭＳ２が受
信した受信信号Ｒ_ｍは、断線によって応答信号Ｓ_ｒのｒ
ビット（３ビット）伝送されないので、(e)に示すよう
にｒビット（３ビット）部分が全て「１」となり、１，
１，０，０，１，１，１（又は１，０，０，０，１，
１，１）となる。

この場合、ＭＳ２のマイクロコンピュータＣＰＵは、受
信信号Ｒ_ｍに対し、偶数（又は奇数）パリティチェック
を行ったとき、「１」が奇数個（又は偶数個），すなわ
ち、５個（又は４個）あるので、パリティ異常と判断
し、次のステップＳ６に移る。

したがって、この断線の場合も即座に異常と判断するこ
とができる。

上述した、一連のｍ＋ｒビットの受信信号Ｒ_ｍに対し、
偶数又は奇数パリティチェックを行う機能を実現する手
段が、パリティチェック手段の一例である。

次に、ステップＳ６では、マイクロコンピュータＣＰＵ
は、受信信号Ｒ_ｍの応答信号Ｓ_ｒのｒビット部分の全ビ
ットに対し、全て「１」であるかどうか判断する。この
場合(e)に示すようにｒビット（３ビット）部分が全て
「１」、すなわち、１，１，１であるので、マイクロコ
ンピュータＣＰＵは「断線」と判断し、次のステップＳ
８で異常処理を行う。

上述したように、パリティチェック手段によりパリティ
異常が判断され、且つ、受信信号Ｒ_ｍのｒビットが全て
「１」である場合にＭＳ２のマイクロコンピュータＣＰ
Ｕが「断線」と判断する機能を実現する手段が、断線判
断手段の一例である。

したがって、伝送路４等の配線経路の断線検出が上述の
断線判断手段により他のパリティ異常と分離されて的確
に行われる。

以上、ｒ−１ビットが偶数個である場合を述べたが、次
にｒ−１ビットが奇数個である場合の例について簡単に
述べる。

例えば、受信信号Ｒ_ｍに対し、偶数（又は奇数）パリテ
ィチェックが行われるとし、ｍ＝４，ｒ＝４からなる交
信信号に適用するとしたとき、ｒ−１＝３ビットは奇数
個であるので、識別信号Ｓ_ｍの４ビット中奇数個（又は
偶数個）のビットが１となるように、たとえば第６図
（又は第７図）に示す具体例のように、識別コード信号
１，０，０，０（又は１，１，０，０）を予め定めて、
ＭＳ２から送信する（ステップＳ１）。

次のステップＳ２では、この識別コード信号により識別
された、たとえばＲＳ３_ａが電装品５等の状態を読み取
り、たとえば第１番目と第２番目が１となるような応答
信号を応答する。そして、この時、ｍ＋ｒビットに対
し、偶数（又は奇数）パリティとなるように、ＲＳ３_ａ
は応答信号Ｒ_ｒとして(b)に示すように１，１，０，１
を応答する。すなわち、この時パリティビットＰは１と
される（ステップＳ３）。

次のステップＳ４では、上述の交信が正常になされれ
ば、受信信号Ｒ_ｍは、(c)に示すように１，０，０，
０，１，１，０，１（又は１，１，０，０，１，１，
０，１）となる。

したがって、次のステップＳ５では、マイクロコンピュ
ータＣＰＵが、この受信信号Ｒ_ｍに対し、偶数（又は奇
数）パリティチェックを行ったとき、１が４個（又は５
個）あるので、「正常」と判断し、ステップＳ９に移
り、交信信号の処理を終了する。

ここで、ＲＳ３_ａの故障、あるいはノイズによる誤動作
等により、たとえば矢印ｘ_２，ｘ_３に示すように応答信
号Ｓ_ｒの２ビット目が「１」から「０」に変化して、
(d)に示すような信号がＭＳ２に受信されたとする。

この場合、ステップＳ５でこの受信信号Ｒ_ｍに対し、Ｍ
Ｓ２のマイクロコンピュータＣＰＵは偶数（又は奇数）
パリティチェックを行ったとき１が３個（又は４個）あ
るから異常と判断し、次のステップＳ６に移る。

次のステップＳ６では、マイクロコンピュータＣＰＵは
受信信号Ｒ_ｍのｒビット部分の全ビットが「１」である
かどうか判断し、この場合１，０，０，１であるので、
次のステップＳ７に移りパリティ異常と判断される。

したがって、ＲＳ３_ａの故障、あるいはノイズによる誤
動作等が、パリティ異常として検出される。

また、伝送路４が、たとえばＡ点で断線した場合、(e)
に示すように、前述したと全く同様に、ｒビットが全て
「１」となる。

この場合、ステップＳ５でＭＳ２のマイクロコンピュー
タＣＰＵは受信信号Ｒ_ｍに対し偶数（又は奇数）パリテ
ィチェックを行ったとき、「１」が５個（又は６個）あ
るので、異常と判断し、次のステップＳ６に移る。

次に、ステップＳ６では、マイクロコンピュータＣＰＵ
は、受信信号Ｒ_ｍのｒビット部分の全ビット「１」であ
るかどうか判断し、この場合１，１，１，１と全て
「１」であるので、マイクロコンピュータＣＰＵは「断
線」と判断し、次のステップＳ８で異常処理を行う。

したがって、伝送路４等の配線経路の断線検出が、的確
になされる。

ちなみに、偶数（または奇数）パリティチェック下にお
いて、応答信号Ｓ_ｒのｒ−１ビットが全て１の場合に
は、パリティビットＰは０に設定される。従って、断線
時にＳ_ｒの全ビットが１になれば断線と判断される。

なお、第２図は、本考案の一実施例に係る車両用電装品
制御装置１の交信処理を、論理回路を用いて行った一例
である。

この場合、ＭＳ２で受信された受信信号Ｒ_ｍは受信レジ
スタ６で、各ビットが解読され、ｍ＋ｒビットが、パリ
ティチェック回路７でパリティチェックされる。

また、ｒビットがアンド回路８により全て「１」かどう
かチェックされる。

そして、パリティチェック回路７およびアンド回路８の
両方の判定が「１」であったときのみ、アンド回路９の
出力９ａが「１」となり断線を検出する。

〔考案の効果〕

本考案により、車両の多数の電装品が２以上のグループ
に分けられ、各グループに属する電装品は、グループご
とに対応して設けられた各制御ステーションに接続さ
れ、且つ、それら各制御ステーションは、相互に協働可
能とするべく伝送路で接続され、上記制御ステーション
の１つであるマスターステーションから識別信号が送信
され、該識別信号により識別された制御ステーションか
ら上記マスターステーションへ向けてパリティビットを
含む応答信号が送出されて該応答信号と上記識別信号か
らなる受信信号を上記マスターステーションにより受信
するようにして繰り返し交信を行う車両用電装品制御装
置において、上記識別信号と応答信号とを結合した上記
受信信号のコードがパリティチェックによって異常判定
される場合に、上記応答信号のパリティビットを除くビ
ット数を加えた数の偶数か否かの奇偶態様が上記パリテ
ィチェックの奇偶態様と等しくなるような数のビットを
１とする識別コード信号を上記識別信号として上記マス
ターステーションから送信する識別コード送信手段と、
上記識別コード信号を受信した後、前記制御ステーショ
ンが、上記識別コード信号および上記制御ステーション
からの応答信号の全ビットに対して正常パリティとなる
ようなパリティビットを含む応答信号を出力する応答信
号出力手段と、上記応答信号を受信したマスターステー
ションが、上記識別コード信号およびパリティビットを
含む応答信号からなる受信信号の全ビットに対してパリ
ティチェックを行うパリティチェック手段と、上記パリ
ティチェック手段により、パリティ異常が判断され、且
つ、パリティビットを含む応答信号の全ビットが全て
「１」である場合に、マスターステーションが上記伝送
路が断線したと判断する断線判断手段とを具備したこと
を特徴とする車両用電装品制御装置が提供される。

したがって、伝送路等の配線経路の断線を他の原因によ
るパリティ異常と分離して迅速かつ確実に検出すること
ができる。

即ち、上記構成とすることにより、マスターステーショ
ンが発生する識別信号とそれに応答してリモートステー
ション（制御ステーション）が発生する応答信号とを結
合してなる単一のビット列を受信信号として扱う装置に
固有の問題点が解決される。

【図面の簡単な説明】

第１図は、本考案の一実施例に係る車両用電装品制御装
置の断線判断処理手順を示すフローチャート、第２図は
同車両用電装品制御装置の断線判断処理を論理回路を用
いて行う場合のブロック図、第３図は同車両用電装品制
御装置における交信信号を示す模式図、第４図，第５図
は同車両用電装品制御装置における交信信号の一例を示
す模式図、第６図，第７図は、同車両用電装品制御装置
における交信信号の他の一例を示す模式図、第８図は、
本考案の背景となる車両用電装品制御装置の一例を示す
回路図、第９図，第10図は、従来の車両用電装品制御装
置における交信信号の一例を示す模式図である。 〔符号の説明〕 １……車両用電装品制御装置 ２……マスターステーション ３_ａ，３_ｂ，３_ｃ，３_ｄ……リモートステーション（制
御ステーション） ４……伝送路 ５……電装品 ６……受信レジスタ ７……パリティチェック回路 ８……アンド回路 ９……アンド回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】車両の多数の電装品が２以上のグループに
   分けられ、各グループに属する電装品は、グループごと
   に対応して設けられた各制御ステーションに接続され、
   且つ、それら各制御ステーションは、相互に協働可能と
   するべく伝送路で接続され、上記制御ステーションの１
   つであるマスターステーションから識別信号が送信さ
   れ、該識別信号により識別された制御ステーションから
   上記マスターステーションへ向けてパリティビットを含
   む応答信号が送出されて該応答信号と上記識別信号から
   なる受信信号を上記マスターステーションにより受信す
   るようにして繰り返し交信を行う車両用電装品制御装置
   において、 上記識別信号と応答信号とを結合した上記受信信号のコ
   ードがパリティチェックによって異常判定される場合
   に、上記応答信号のパリティビットを除くビット数を加
   えた数の偶数か否かの奇偶態様が上記パリティチェック
   の奇偶態様と等しくなるような数のビットを１とする識
   別コード信号を上記識別信号として上記マスターステー
   ションから送信する識別コード送信手段と、 上記識別コード信号を受信した後、前記制御ステーショ
   ンが、上記識別コード信号および上記制御ステーション
   からの応答信号の全ビットに対して正常パリティとなる
   ようなパリティビットを含む応答信号を出力する応答信
   号出力手段と、 上記応答信号を受信したマスターステーションが、上記
   識別コード信号およびパリティビットを含む応答信号か
   らなる受信信号の全ビットに対してパリティチェックを
   行うパリティチェック手段と、 上記パリティチェック手段により、パリティ異常が判断
   され、且つ、パリティビットを含む応答信号の全ビット
   が全て「１」である場合に、マスターステーションが上
   記伝送路が断線したと判断する断線判断手段とを具備し
   たことを特徴とする車両用電装品制御装置。