JPH06140873A - Filter circuit - Google Patents

Filter circuit

Info

Publication number
JPH06140873A
JPH06140873A JP28839392A JP28839392A JPH06140873A JP H06140873 A JPH06140873 A JP H06140873A JP 28839392 A JP28839392 A JP 28839392A JP 28839392 A JP28839392 A JP 28839392A JP H06140873 A JPH06140873 A JP H06140873A
Authority
JP
Japan
Prior art keywords
filter
amplifier
terminal
switch
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28839392A
Other languages
Japanese (ja)
Inventor
Misuzu Nakano
美鈴 中野
Kazuaki Hori
和明 堀
Tetsuya Wakuta
哲也 和久田
Kazuo Kondo
和夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28839392A priority Critical patent/JPH06140873A/en
Publication of JPH06140873A publication Critical patent/JPH06140873A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the number of elements and to reduce cost by sharing the filter circuit. CONSTITUTION:In a second order biquad circuit, switches 14, 15 and 15 are respectively provided at a load capacitor C1, which is connected to the positive input terminal and output terminal of a first amplifier 11, and a load capacitor C2 connected to the output terminal of a second amplifier 12. All the filter characteristics are switched by controlling the 1st, 2nd and 3rd switches 14, 15 and 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、VTR,ムービー(カ
メラ一体型VTR)等の映像信号の磁気記録再生装置に
係り、特に集積化する場合にフィルタを共用化したアク
ティブフィタ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording / reproducing apparatus for video signals such as VTRs and movies (camera integrated VTRs), and more particularly to an active filter circuit which shares a filter when integrated.

【0002】[0002]

【従来の技術】従来技術としては、特開昭55−452
24号公報に記載のように、集積化に適したアクティブ
フィルタが、知られている。以下その一例について説明
する。図6は、従来のフィルタ回路を示す。同図におい
て、トランジスタQ1,Q2のエミッタが、可変定電流
源A1に接続され、トランジスタQ1のベースが入力端
子T1に接続されると共に、そのコレクタが電源端子T
3に接続される。又、トランジスタQ2のコレクタに定
電流源A2が接続されると共に、このコレクタと接地と
の間に交流負荷としてコンデンサCが接続される。
2. Description of the Related Art As a prior art, Japanese Patent Laid-Open No. 55-452
As described in Japanese Patent No. 24, an active filter suitable for integration is known. An example thereof will be described below. FIG. 6 shows a conventional filter circuit. In the figure, the emitters of the transistors Q1 and Q2 are connected to the variable constant current source A1, the base of the transistor Q1 is connected to the input terminal T1, and the collector thereof is the power supply terminal T1.
3 is connected. A constant current source A2 is connected to the collector of the transistor Q2, and a capacitor C is connected as an AC load between the collector and ground.

【0003】さらに、トランジスタQ2のコレクタがト
ランジスタQ3のベースに接続され、このトランジスタ
Q3のエミッタが、端子T2に接続され、かつ該エミッ
タに定電流源A3が接続されると共に、該エミッタがト
ランジスタQ2のベースに接続されている。
Further, the collector of the transistor Q2 is connected to the base of the transistor Q3, the emitter of the transistor Q3 is connected to the terminal T2, and the constant current source A3 is connected to the emitter of the transistor Q3. Connected to the base of.

【0004】この様な構成において、端子T1の入力電
圧をV1,端子T2の出力電圧をVo,入力電圧によっ
てトランジスタQ1,Q2及びコンデンサCに流れる信
号電流をIs,トランジスタQ1,Q2で形成される差
動増幅器の相互コンダクタンスをGmとすれば、
In such a structure, the input voltage of the terminal T1 is V1, the output voltage of the terminal T2 is Vo, the signal current flowing through the transistors Q1 and Q2 and the capacitor C by the input voltage is Is, and the transistors Q1 and Q2 are formed. If the transconductance of the differential amplifier is Gm,

【0005】[0005]

【数1】Is=Gm(V1−Vo) の関係が成立する。## EQU1 ## The relation of Is = Gm (V1-Vo) is established.

【0006】また、コンデンサCに信号電流Isが流れ
ることによって信号電圧を生じ、該信号電圧がエミッタ
フォロアを構成するトランジスタQ3によって端子T2
に取り出されて出力電圧Voが得られるのであるから、
コンデンサCの信号電圧はVoである。従って、信号の
角周波数をωとすれば
A signal current Is flows through the capacitor C to generate a signal voltage, and the signal voltage is applied to a terminal T2 by a transistor Q3 which constitutes an emitter follower.
The output voltage Vo is obtained by
The signal voltage of the capacitor C is Vo. Therefore, if the angular frequency of the signal is ω,

【0007】[0007]

【数2】Is/(jωC)=Vo が成立する。## EQU00002 ## Is / (j.omega.C) = Vo holds.

【0008】従って、上記(数1)、(数2)式から伝
達関数を求めると、
Therefore, when the transfer function is obtained from the above equations (1) and (2),

【0009】[0009]

【数3】 H(ω)=Vo/V1 =1/(1+(jωC)/Gm) となり、これは、カットオフ周波数ωcが## EQU00003 ## H (.omega.) = Vo / V1 = 1 / (1+ (j.omega.C) / Gm), which means that the cutoff frequency .omega.c is

【0010】[0010]

【数4】ωc=Gm/C のローパスフィルタであることを示している。## EQU00004 ## It shows that it is a low pass filter of .omega.c = Gm / C.

【0011】そして、該フィルタにおいて定電流源A1
の吸い込み電流を2Iとすると、トランジスタQ1,Q
2のエミッタ電流はIとなり該エミッタ電流と相互コン
ダクタスGmの間には、
Then, in the filter, a constant current source A1
If the sink current of 2 is
The emitter current of 2 becomes I, and between the emitter current and the transconductance Gm,

【0012】[0012]

【数5】 Gm=(αI/Vt・exp(Vi/Vt))/(1+exp(Vi/Vt))2 [Formula 5] Gm = (αI / Vt · exp (Vi / Vt)) / (1 + exp (Vi / Vt)) 2

【0013】[0013]

【数6】Vt=(kT)/q α :トランジスタQ1,Q2の電流増幅率 k :ボルツマン係数 q :電子の電荷 Vi:差動電力電位差 の関係があり、定電流源A1の電流2Iの大きさを変え
ることにカットオフ周波数ωcを変えることができる。
## EQU6 ## Vt = (kT) / q α: current amplification factor of transistors Q1 and Q2 k: Boltzmann coefficient q: electron charge Vi: differential power potential difference, and the magnitude of current 2I of constant current source A1 The cutoff frequency ωc can be changed by changing the height.

【0014】このため、図6に示した構成のフィルタを
ICとして集積化した場合、前記コンデンサの容量バラ
ツキに対するカットオフ周波数のバラツキを定電流源A
1の大きさを可変する事により、調整することが出来
る。よって、図6に示したフィルタはIC化に適したフ
ィルタであるといえる。
Therefore, when the filter having the structure shown in FIG. 6 is integrated as an IC, the variation of the cutoff frequency with respect to the variation of the capacitance of the capacitor is caused by the constant current source A.
It can be adjusted by changing the size of 1. Therefore, it can be said that the filter shown in FIG. 6 is a filter suitable for being integrated into an IC.

【0015】また、図6に示したフィルタにおいて、ト
ランジスタQ1,Q2,Q3及び定電流源A1,A2,
A3を取りだして考えると、これらの要素は差動増幅器
を構成しており、図7の左側のように改めて書き直すこ
とができる。その中で正の入力端子をT+,負の入力端
子をT−、出力端子をToとすると、図7の右側に示す
ように、増幅度Gmなる(V−I)変換増幅器11とし
て考えることができ、正の入力電圧と負の入力電圧の差
分電位をViとすると、出力電流Ioが次式で表され
る。
In the filter shown in FIG. 6, transistors Q1, Q2 and Q3 and constant current sources A1 and A2 are used.
When A3 is taken out and considered, these elements constitute a differential amplifier and can be rewritten as shown on the left side of FIG. Assuming that the positive input terminal is T +, the negative input terminal is T-, and the output terminal is To, it can be considered as a (VI) conversion amplifier 11 having an amplification degree Gm as shown on the right side of FIG. If the potential difference between the positive input voltage and the negative input voltage is Vi, the output current Io is expressed by the following equation.

【0016】[0016]

【数7】Io=Vi・Gm この様な差動増幅器を用いて、2次のbiquadフィ
ルタを構成すると、図8に示すように、初段の差動増幅
器11で相互コンダクタンスGm1次段の差動増幅器1
2で、相互コンダクタンスGm2,初段の負荷容量をC
1,次段の負荷容量をC2として、2次のローパスフィ
ルタが構成される。入力信号は、端子T1から入力さ
れ、出力信号は、端子T2から出力される。積分定数K
はそれぞれ次のように表される。
## EQU00007 ## Io = Vi.Gm When a second-order biquad filter is constructed using such a differential amplifier, as shown in FIG. 8, the transconductance Gm of the first-stage differential amplifier 11 is different from that of the first-stage differential amplifier 11. Amplifier 1
2, the mutual conductance Gm2, the load capacitance of the first stage is C
A secondary low-pass filter is configured with the load capacitance of the first and second stages as C2. The input signal is input from the terminal T1 and the output signal is output from the terminal T2. Integration constant K
Are respectively expressed as follows.

【0017】[0017]

【数8】K1=Gm1/C1[Equation 8] K1 = Gm1 / C1

【0018】[0018]

【数9】K2=Gm2/C2 その伝達関数H(ω)は次式で表せる。## EQU9 ## K2 = Gm2 / C2 The transfer function H (ω) can be expressed by the following equation.

【0019】[0019]

【数10】 H(ω)=(K1・K2)/(ω2+K2・ω+K1・K2) 同様に、ハイパスフィルタを構成したとすれば、伝達関
数は次式で表せる。
H (ω) = (K1 · K2) / (ω 2 + K2 · ω + K1 · K2) Similarly, if a high-pass filter is configured, the transfer function can be expressed by the following equation.

【0020】[0020]

【数11】 H(ω)=ω2/(ω2+K2・ω+K1・K2) 同様に、バンドパスフィルタを構成したとすれば、伝達
関数は次式で表せる。
H (ω) = ω 2 / (ω 2 + K2 · ω + K1 · K2) Similarly, if a bandpass filter is configured, the transfer function can be expressed by the following equation.

【0021】[0021]

【数12】 H(ω)=(K1・ω)/(ω2+K2・ω+K1・K2) 同様に、トラップフィルタを構成したとすれば、伝達関
数は次式で表せる。
[Equation 12] H (ω) = (K1 · ω) / (ω 2 + K2 · ω + K1 · K2) Similarly, if a trap filter is configured, the transfer function can be expressed by the following equation.

【0022】[0022]

【数13】 H(ω)=(ω2+K1・K2)/(ω2+K2・ω+K1・K2) 同様にディレイフィルタを構成したとすれば、伝達関数
は次式で表せる。
[Equation 13] H (ω) = (ω 2 + K1 · K2) / (ω 2 + K2 · ω + K1 · K2) If a delay filter is similarly configured, the transfer function can be expressed by the following equation.

【0023】[0023]

【数14】 H(ω)=(ω2−K1・ω+K1・K2)/(ω2+K2・ω+K1・K2) 輝度、及びクロマのビデオ信号処理回路に必要なビデオ
フィルタを集積する場合、従来例で示したようなの2次
biquad回路を数段接続し、所望の特性を作る。ま
た、録画/再生、NTSC/PAL,ローバンド/ハイ
バンドそれぞれのモードにおいて、フィルタの特性を変
え高画質化を図る。2次biquad型フィルタを1ブ
ロックを用いて、帯域幅を制御することは、図6に示す
ように、定電流源A1を操作することにより可能であ
る。
[Equation 14] H (ω) = (ω 2 −K1 · ω + K1 · K2) / (ω 2 + K2 · ω + K1 · K2) In the case of integrating a video filter required for a luminance and chroma video signal processing circuit, a conventional example The desired characteristics are created by connecting several stages of secondary biquad circuits as shown in FIG. In addition, in the recording / playback, NTSC / PAL, low band / high band modes, the characteristics of the filters are changed to improve the image quality. It is possible to control the bandwidth by using one block of the second-order biquad filter by operating the constant current source A1 as shown in FIG.

【0024】しかし、図9に示すように録画モードでロ
ーパスフィルタ、PBモードでトラップフィルタが必要
な場合は、ローパスフィルタ、トラップフィルタを2組
並べ、この2組のフィルタブロックをスイッチにより切
り換えて使用していた。
However, as shown in FIG. 9, when a low-pass filter is required in the recording mode and a trap filter is required in the PB mode, two sets of the low-pass filter and the trap filter are arranged, and these two sets of filter blocks are switched and used. Was.

【0025】[0025]

【発明が解決しようとする課題】従来の、ビデオ信号処
理回路は、以上の様に構成されているので、再生モード
のみでしか用いないフィルタブロックや、録画モードの
みでしか用いないフィルタブロックがある。
Since the conventional video signal processing circuit is configured as described above, there are filter blocks used only in the reproduction mode and filter blocks used only in the recording mode. .

【0026】録画/再生、NTSC/PAL,ローバン
ド/ハイバンド等全てのモードに対応するトータルフィ
ルタ特性を実現する回路を設計する際、フィルタブロッ
クが増加し、回路構成が複雑となる。素子数の増加は、
ICのコストを上げる。
When designing a circuit that realizes total filter characteristics corresponding to all modes such as recording / playback, NTSC / PAL, low band / high band, the number of filter blocks increases and the circuit configuration becomes complicated. The increase in the number of elements is
Increase IC cost.

【0027】本発明は、上記のような課題を解消するた
めに、フィルタブロックを兼用化することにより、素子
数の削減が出来ると共に、低コスト化を実現するフィル
タ装置を得ることを目的とする。
The object of the present invention is to provide a filter device which can reduce the number of elements and can be manufactured at a low cost by using a filter block in order to solve the above problems. .

【0028】[0028]

【課題を解決するための手段】第1の増幅器の出力端子
が、第2の増幅器の正の入力端子に接続され、第2の増
幅器の出力端子が、該第1及び、第2の増幅器の負の入
力端子に接続され、該第1及び、該第2の増幅器の出力
端子にはそれぞれ負荷容量が接続されているアクティブ
フィルタ回路において、該第1の増幅器の正の入力端子
に、入力信号あるいは、バイアス電源を選択するための
第1のスイッチを設け、該第1の増幅器の出力端子に接
続されている負荷容量に、入力信号あるいは、バイアス
電源あるいは、入力信号を逆相にする反転増幅器の出力
信号を選択するための第2のスイッチを設け、該第2の
増幅器の出力端子に接続されている負荷容量に、入力信
号あるいは、バイアス電源を選択するための第3のスイ
ッチを設け、該第1、第2、第3のスイッチを制御し、
全フィルタ特性を切り換える事を特徴とするフィルタ回
路。
The output terminal of the first amplifier is connected to the positive input terminal of the second amplifier, and the output terminal of the second amplifier is connected to the first and second amplifiers. In an active filter circuit connected to a negative input terminal and load capacitors connected to output terminals of the first and second amplifiers, respectively, an input signal is input to a positive input terminal of the first amplifier. Alternatively, a first switch for selecting a bias power supply is provided, and an input signal, a bias power supply, or an inverting amplifier that makes the input signal have an opposite phase to the load capacitance connected to the output terminal of the first amplifier. A second switch for selecting an output signal of the second amplifier, and a load capacitance connected to the output terminal of the second amplifier with a third switch for selecting an input signal or a bias power supply, The second , Second, and control the third switch,
A filter circuit characterized by switching all filter characteristics.

【0029】[0029]

【作用】本発明は、上記構成により、2次biquad
型フィルタブロックの入力切り換え、および負荷容量の
接続切り換えをすることにより、異なるフィルタブロッ
クを構成することが出来る。
The present invention has the above-mentioned configuration and is a secondary biquad.
Different filter blocks can be constructed by switching the input of the pattern filter block and switching the connection of the load capacitance.

【0030】[0030]

【実施例】本発明の実施例を図面を用いて説明する。図
1は、本発明の1実施例を示す、ブロック回路図であ
り、2次biquad型フィルタ回路を示している。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block circuit diagram showing an embodiment of the present invention, and shows a secondary biquad type filter circuit.

【0031】第1の増幅器11の出力端子が、第2の増
幅器12の正の入力端子に接続され、第2の増幅器12
の出力端子が、第1及び、第2の増幅器11,12の負
の入力端子に接続され、第1及び、該第2の増幅器1
1,12の出力端子にはそれぞれ負荷容量C1,C2が
接続されているアクティブフィルタ回路である。
The output terminal of the first amplifier 11 is connected to the positive input terminal of the second amplifier 12, and the second amplifier 12 is connected.
Of the first and second amplifiers 1 and 2 are connected to the negative input terminals of the first and second amplifiers 11 and 12, respectively.
It is an active filter circuit in which load capacitors C1 and C2 are connected to output terminals 1 and 12, respectively.

【0032】このようなアクティブフィルタ回路の第1
の増幅器11の正の入力端子、第1の増幅器11の出力
端子に接続されている負荷容量C1、及び第2の増幅器
12の出力端子に接続されている負荷容量C2にスイッ
チをそれぞれ設けた。第1の増幅器11の正の入力端子
は、第1のスイッチ14により、入力信号Vinあるい
は、正の入力端子を接地するためのバイアス電源V1を
選択する。第1の増幅器11の出力端子に接続されてい
る負荷容量C1は、第2のスイッチ15により、入力信
号Vinあるいは、負荷容量C1を接地するためのバイ
アス電源V2あるいは、入力信号を逆相にするための反
転増幅器13の出力信号を選択する。第2の増幅器12
の出力端子に接続されている負荷容量C2は、第3のス
イッチ16により、入力信号Vinあるいは、負荷容量
C2を接地するためのバイアス電源V3を選択する。
The first of such active filter circuits
The switches are respectively provided to the positive input terminal of the amplifier 11, the load capacitance C1 connected to the output terminal of the first amplifier 11, and the load capacitance C2 connected to the output terminal of the second amplifier 12. The positive input terminal of the first amplifier 11 selects the input signal Vin or the bias power supply V1 for grounding the positive input terminal by the first switch 14. The load capacitance C1 connected to the output terminal of the first amplifier 11 causes the input signal Vin or the bias power supply V2 for grounding the load capacitance C1 or the input signal to have a reverse phase by the second switch 15. The output signal of the inverting amplifier 13 is selected. Second amplifier 12
The third switch 16 selects the input signal Vin or the bias power supply V3 for grounding the load capacitance C2, which is connected to the output terminal of the load capacitance C2.

【0033】第1、第2、第3のスイッチ14,15,
16を制御することにより、全フィルタ特性を切り換え
ることができる。フィルタ特性とスイッチ動作を表1に
まとめた。
The first, second and third switches 14, 15,
By controlling 16, all filter characteristics can be switched. The filter characteristics and switch operation are summarized in Table 1.

【0034】[0034]

【表1】 [Table 1]

【0035】このように、スイッチ14、15,16を
従来回路に追加することにより、全フィルタ回路を選択
できる。
As described above, by adding the switches 14, 15 and 16 to the conventional circuit, all filter circuits can be selected.

【0036】次に、ローパスフィルタとットラップフィ
ルタ、およびディレイフィルタとハイパスフィルタ共用
の具体例を図2に示す。図2は、ビデオ信号処理に使用
するクロマローパスフィルタのシステムブロック図であ
る。録画の場合はローパスフィルタ、トラップフィル
タ、ローパスフィルタ、ディレイフィルタの4フィルタ
を用いて、構成される。再生の場合は、2つのトラップ
フィルタ、ローパスフィルタ、ハイパスフィルタの4フ
ィルタを用いて構成される。録画ローパスフィルタ、再
生トラップフィルタを共用化し、録画ディレイフィル
タ、再生ハイパスフィルタを共用化することにより、素
子数を削減し、回路構成が簡単になる。この時、ローパ
スフィルタ、トラップフィルタ21の切り換えは、表1
よりスイッチ16のみで選択する。具体例を図3に示
す。ディレイフィルタ、ハイパスフィルタ24の切り換
えは、表1よりスイッチ14,15で選択する。具体例
を図4に示す。
Next, FIG. 2 shows a specific example in which the low-pass filter and the trap filter and the delay filter and the high-pass filter are commonly used. FIG. 2 is a system block diagram of a chroma low pass filter used for video signal processing. In the case of recording, it is configured by using four filters of a low pass filter, a trap filter, a low pass filter and a delay filter. In the case of reproduction, it is configured by using four filters of two trap filters, a low pass filter and a high pass filter. By sharing the recording low-pass filter and the reproduction trap filter and the recording delay filter and the reproduction high-pass filter, the number of elements can be reduced and the circuit configuration can be simplified. At this time, switching of the low-pass filter and the trap filter 21 is shown in Table 1.
Therefore, only the switch 16 is used for selection. A specific example is shown in FIG. Switching of the delay filter and the high pass filter 24 is selected by the switches 14 and 15 from Table 1. A specific example is shown in FIG.

【0037】図5は、図3におけるトラップフィルタと
ローパスフィルタの共用の一具体例を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a specific example of sharing the trap filter and the low-pass filter in FIG.

【0038】同図において、ここでは、biquad型
2次のフィルタを形成しており、53は電源入力端子、
54は接地端子、55はバイアス源入力端子、56は電
流源入力端子、57は信号出力入力端子、58は信号入
力端子、59はバイアス入力端子である。トランジスタ
66のベースに0.7V以上の電圧が与えられた場合、
トランジスタ66のコレクタは、0Vに接地される。そ
のため、負荷容量65の片側が接地されることにより、
2次のローパスフィルタになる。一方、トランジスタ6
6のベースに0Vの電圧が与えられた場合、トランジス
タ66のコレクタは、オープンになる。そのため、負荷
容量65の片側からバッファを介し入力信号と同相の信
号が入力されることにより、2次のトラップフィルタに
できる。
In the figure, here, a biquad type secondary filter is formed, 53 is a power input terminal,
54 is a ground terminal, 55 is a bias source input terminal, 56 is a current source input terminal, 57 is a signal output input terminal, 58 is a signal input terminal, and 59 is a bias input terminal. When a voltage of 0.7 V or higher is applied to the base of the transistor 66,
The collector of the transistor 66 is grounded to 0V. Therefore, by grounding one side of the load capacitance 65,
It becomes a second-order low-pass filter. On the other hand, the transistor 6
When a voltage of 0V is applied to the base of 6, the collector of transistor 66 is open. Therefore, a signal of the same phase as the input signal is input from one side of the load capacitance 65 via the buffer, whereby a secondary trap filter can be obtained.

【0039】尖鋭度Qやトラップ周波数または、ローパ
スフィルタのカットオフ周波数は、トランジスタ60,
61からなる差動増幅器、トランジスタ62,63から
なる差動増幅器の相互コンダクタンスGm及びコンデン
サ64,65の負荷容量とにより決定される。したがっ
て、入力端子56から入力される電流を変化させること
により、これら差動増幅器の相互コンダクタンスGmを
変化させて、トラップ周波数、ローパスフィルタのカッ
トオフ周波数を変化させることができる。また、トラン
ジスタ67,68のベースを異なる電流源と接続し、電
流比を変えることにより、尖鋭度Qを変化させることも
できる。
The sharpness Q, the trap frequency, or the cutoff frequency of the low-pass filter depends on the transistor 60,
It is determined by the transconductance Gm of the differential amplifier composed of 61, the differential amplifier composed of transistors 62 and 63, and the load capacitance of the capacitors 64 and 65. Therefore, by changing the current input from the input terminal 56, the transconductance Gm of these differential amplifiers can be changed, and the trap frequency and the cutoff frequency of the low-pass filter can be changed. The sharpness Q can be changed by connecting the bases of the transistors 67 and 68 to different current sources and changing the current ratio.

【0040】[0040]

【発明の効果】以上のように、本発明によれば、複数の
異なったフィルタ回路を構成でき、フィルタブロックを
兼用化できる。そのため、素子数を削減し、コストを下
げることができる。
As described above, according to the present invention, a plurality of different filter circuits can be constructed and the filter block can be used in common. Therefore, the number of elements can be reduced and the cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるフィルタ回路の一実施例を示すブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of a filter circuit according to the present invention.

【図2】図1による記録ローパスフィルタと再生トラッ
プフィルタ共用、および記録ディレイフィルタと再生ハ
イパスフィルタ共用の一具体例を示すブロック図であ
る。
2 is a block diagram showing a specific example of sharing a recording low-pass filter and a reproducing trap filter and sharing a recording delay filter and a reproducing high-pass filter according to FIG.

【図3】記録ローパスフィルタと再生トラップフィルタ
共用の一具体例を示すブロック図である。
FIG. 3 is a block diagram showing a specific example of sharing a recording low-pass filter and a reproduction trap filter.

【図4】記録ディレイフィルタと再生ハイパスフィルタ
共用の一具体例を示すブロック図である。
FIG. 4 is a block diagram showing a specific example of sharing a recording delay filter and a reproduction high-pass filter.

【図5】図3における記録ローパスフィルタと再生トラ
ップフィルタ共用の一具体例を示すブロック図である。
5 is a block diagram showing a specific example of sharing a recording low-pass filter and a reproduction trap filter in FIG.

【図6】従来のフィルタ回路に用いられる差動増幅器の
回路図である。
FIG. 6 is a circuit diagram of a differential amplifier used in a conventional filter circuit.

【図7】従来のフィルタ回路に用いられる差動増幅器の
回路図である。
FIG. 7 is a circuit diagram of a differential amplifier used in a conventional filter circuit.

【図8】従来のローパスフィルタの一例を示す図であ
る。
FIG. 8 is a diagram showing an example of a conventional low-pass filter.

【図9】従来のフィルタ切り変えの一例を示す図であ
る。
FIG. 9 is a diagram showing an example of conventional filter switching.

【符号の説明】[Explanation of symbols]

11…第1の増幅器、 12…第2の増幅器、 13…反転増幅器、 14、15、16…スイッチ、 21…録画ローパスフィルタと再生トラップフィルタと
の共用ブロック、 24…録画ディレイフィルタと再生ハイパスフィルタと
の共用ブロック。
11 ... First amplifier, 12 ... Second amplifier, 13 ... Inverting amplifier, 14, 15, 16 ... Switch, 21 ... Shared block of recording low-pass filter and reproduction trap filter, 24 ... Recording delay filter and reproduction high-pass filter Shared block with.

フロントページの続き (72)発明者 近藤 和夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内Front page continuation (72) Kazuo Kondo Inventor Kazuo Kondo 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1の増幅器の出力端子が、第2の増幅器
の正の入力端子に接続され、第2の増幅器の出力端子
が、該第1及び、第2の増幅器の負の入力端子に接続さ
れ、該第1及び、該第2の増幅器の出力端子にはそれぞ
れ負荷容量が接続されているアクティブフィルタ回路に
おいて、 該第1の増幅器の正の入力端子に、入力信号あるいは、
バイアス電源を選択するための第1のスイッチを設け、 該第1の増幅器の出力端子に接続されている負荷容量
に、入力信号あるいは、バイアス電源あるいは、入力信
号を逆相にする反転増幅器の出力信号を選択するための
第2のスイッチを設け、 該第2の増幅器の出力端子に接続されている負荷容量
に、入力信号あるいは、バイアス電源を選択するための
第3のスイッチを設け、 該第1、第2、第3のスイッチを制御し、全フィルタ特
性を切り換える事を特徴とするフィルタ回路。
1. An output terminal of a first amplifier is connected to a positive input terminal of a second amplifier, and an output terminal of a second amplifier is negative input terminals of the first and second amplifiers. In the active filter circuit in which load capacitances are connected to the output terminals of the first and second amplifiers, respectively, in the positive input terminal of the first amplifier,
A first switch for selecting a bias power supply is provided, and an input signal, a bias power supply, or an output of an inverting amplifier that makes the input signal have an opposite phase to the load capacitance connected to the output terminal of the first amplifier. A second switch for selecting a signal is provided, and a load switch connected to the output terminal of the second amplifier is provided with a third switch for selecting an input signal or a bias power supply; A filter circuit characterized by controlling the first, second and third switches to switch all filter characteristics.
JP28839392A 1992-10-27 1992-10-27 Filter circuit Pending JPH06140873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28839392A JPH06140873A (en) 1992-10-27 1992-10-27 Filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28839392A JPH06140873A (en) 1992-10-27 1992-10-27 Filter circuit

Publications (1)

Publication Number Publication Date
JPH06140873A true JPH06140873A (en) 1994-05-20

Family

ID=17729627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28839392A Pending JPH06140873A (en) 1992-10-27 1992-10-27 Filter circuit

Country Status (1)

Country Link
JP (1) JPH06140873A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005046054A1 (en) * 2003-11-11 2005-05-19 Fujitsu Limited Semiconductor device, radio terminal and radio communication unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005046054A1 (en) * 2003-11-11 2005-05-19 Fujitsu Limited Semiconductor device, radio terminal and radio communication unit
US7684780B2 (en) 2003-11-11 2010-03-23 Fujitsu Microelectronics Limited Semiconductor device, radio terminal device, and radio communication equipment

Similar Documents

Publication Publication Date Title
JP3181588B2 (en) Universal filter
US5227681A (en) Integration circuit
EP0851578B1 (en) Filter circuit
JP3316038B2 (en) Frequency tuning system for operational transconductance amplifier-capacitor pairs
EP0352790A2 (en) Integrator and active filter including integrator with simple phase compensation
US5084683A (en) Completely differential filter with switched condensers using cmos operational amplifiers with no common-mode feedback
JP3304359B2 (en) Frequency dependent resistor
JPH06140873A (en) Filter circuit
US4422052A (en) Delay circuit employing active bandpass filter
US6052001A (en) Method and circuit for varying transconductance and variable bandwidth filter and variable gain amplifier using the same
JP2573081Y2 (en) All-pass filter
JPH04345283A (en) Solid-state image pickup device
JPS6376515A (en) Delay circuit
JPS6333007A (en) Second kind filter circuit
US4456885A (en) Filter circuit suitable for being fabricated into integrated circuit
JPH063862B2 (en) Active filter circuit
EP0437970A2 (en) Analog filter
JP3308352B2 (en) Variable delay circuit
JPH01137810A (en) Biquadratic circuit
Schaumann et al. MOS compatible, all-capacitor biquadratic active filters
JPH0998066A (en) Filter circuit
Jurišić et al. One-input, Three-output, General-purpose Biquadratic Filter using all Positive CCIIs
JPH0540585Y2 (en)
JP2938108B2 (en) Feedback network offset reduction circuit
JPS58106909A (en) Filter circuit