JPH0998066A - Filter circuit - Google Patents
Filter circuitInfo
- Publication number
- JPH0998066A JPH0998066A JP7253881A JP25388195A JPH0998066A JP H0998066 A JPH0998066 A JP H0998066A JP 7253881 A JP7253881 A JP 7253881A JP 25388195 A JP25388195 A JP 25388195A JP H0998066 A JPH0998066 A JP H0998066A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- reactance element
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、差動アンプを利用
したアクテイブ型のフィルタ回路に関するもので、特に
1つのフィルタを多目的に利用可能とすることにより容
量と素子数の削減が計れるフィルタ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active filter circuit using a differential amplifier, and more particularly to a filter circuit which can reduce the capacitance and the number of elements by enabling one filter to be used for multiple purposes. .
【0002】[0002]
【従来の技術】TVの輝度信号処理ICでは、クロマ信
号が含まれている輝度信号が印加された場合、前記クロ
マ信号を減衰させるためにトラップ(バンドエリミネー
ト)回路が必要となる。又、クロマ信号を含まない輝度
信号が印加された場合、前記トラップ(バンドエリミネ
ート)回路を短絡させて信号を通過させている。2. Description of the Related Art In a luminance signal processing IC for a TV, when a luminance signal containing a chroma signal is applied, a trap (band elimination) circuit is required to attenuate the chroma signal. When a luminance signal that does not include a chroma signal is applied, the trap (band elimination) circuit is short-circuited to pass the signal.
【0003】ところが、そのようにすると、2つの信号
路の遅延時間が異なってしまう。そこで、単に短絡させ
るのではなくオールパスフィルタ(周波数の低域から高
域まで通過させる)を使用して、該フィルタに信号を通
過させることで遅延時間をバランスさせている。このよ
うにすれば、入力信号がクロマ信号を含んでいなくても
所望の遅延時間が得られる。However, if this is done, the delay times of the two signal paths will differ. Therefore, instead of simply short-circuiting, an all-pass filter (passing from a low frequency band to a high frequency band) is used to pass a signal through the filter to balance the delay time. By doing so, a desired delay time can be obtained even if the input signal does not include the chroma signal.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、各々の
信号路にフィルタを使用するとフィルタが2つ必要とな
るので、フィルタに必要となるコンデンサやトランジス
タなどの素子数が増加し、ICのチップ面積が増える、
という問題があった。However, when a filter is used for each signal path, two filters are required, so that the number of elements such as capacitors and transistors required for the filter is increased, and the chip area of the IC is increased. Increase,
There was a problem.
【0005】[0005]
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、エミッタが共通接続された第1及び
第2トランジスタを有し、該第1トランジスタのベース
に入力端子からの入力信号が印加される第1差動アンプ
と、エミッタが共通接続されて第1トランジスタのコレ
クタに接続された第3及び第4トランジスタを有する第
2差動アンプと、前記第2トランジスタのコレクタに接
続された第1リアクタンス素子と、エミッタが共通接続
された第5及び第6トランジスタを有し、該第5トラン
ジスタのベースに前記第1リアクタンス素子の両端電圧
が印加され、出力電圧を自分自身及び前記第1差動アン
プに帰還する第3差動アンプと、一端が前記入力端子に
他端が前記第4及び第6トランジスタのコレクタに接続
された第2リアクタンス素子とを備え、前記第2差動ア
ンプを構成する前記第3及び第4トランジスタに流れる
電流比を変えることによりオールパス特性からトラップ
特性まで周波数特性を変化させることを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has first and second transistors whose emitters are commonly connected, and the base of the first transistor is connected to an input terminal from the input terminal. A first differential amplifier to which an input signal is applied, a second differential amplifier having third and fourth transistors whose emitters are commonly connected and connected to the collector of the first transistor, and the collector of the second transistor It has a first reactance element connected to it, and fifth and sixth transistors whose emitters are commonly connected. The voltage across the first reactance element is applied to the base of the fifth transistor to output the output voltage to itself and A third differential amplifier that returns to the first differential amplifier, and a second reactor having one end connected to the input terminal and the other end connected to the collectors of the fourth and sixth transistors. A Nsu element, and wherein the changing the frequency characteristic to trap characteristics from the all-pass characteristic by varying the ratio of currents flowing through the third and fourth transistors constituting said second differential amplifier.
【0006】[0006]
【発明の実施の形態】図1は、本発明を示すもので、
(1)はエミッタが共通接続された第1及び第2トラン
ジスタ(2)(3)を有し、該第1トランジスタ(2)
のベースに入力端子(4)からの入力信号が印加される
第1差動アンプ、(5)はエミッタが共通接続されて第
1トランジスタ(2)のコレクタに接続された第3及び
第4トランジスタ(6)(7)を有する第2差動アン
プ、(8)は前記第2トランジスタ(3)のコレクタに
接続された第1リアクタンス素子、(9)はエミッタが
共通接続された第5及び第6トランジスタ(10)(1
1)を有し、該第5トランジスタ(10)のベースに前
記第1リアクタンス素子(8)の両端電圧が印加され、
出力電圧を第6トランジスタ(11)のベース及び前記
第1差動アンプ(1)に帰還する第3差動アンプ、(1
2)は一端が前記入力端子(4)に他端が前記第4及び
第6トランジスタ(7)(11)のコレクタに接続され
た第2リアクタンス素子、(13)及び(14)は電流
I0及び2I0を流す第1及び第2定電流源である。DETAILED DESCRIPTION OF THE INVENTION FIG. 1 shows the present invention.
(1) has first and second transistors (2) and (3) whose emitters are commonly connected, and the first transistor (2)
A first differential amplifier in which an input signal from an input terminal (4) is applied to the base of the third transistor, and a third and fourth transistor (5) whose emitters are commonly connected and which are connected to the collector of the first transistor (2) (6) A second differential amplifier having (7), (8) is a first reactance element connected to the collector of the second transistor (3), and (9) is a fifth and fifth emitter whose emitters are commonly connected. 6 transistors (10) (1
1), the voltage across the first reactance element (8) is applied to the base of the fifth transistor (10),
A third differential amplifier for returning the output voltage to the base of the sixth transistor (11) and the first differential amplifier (1), (1
2) is a second reactance element whose one end is connected to the input terminal (4) and the other end is connected to the collectors of the fourth and sixth transistors (7) and (11), and (13) and (14) are current I0 and First and second constant current sources for supplying 2I0.
【0007】図1の回路は、第2差動アンプ(5)の第
3及び第4トランジスタ(6)(7)に流れる電流の値
を変えることで、入力端子(4)と出力端子(15)の
間に、オールパス特性からトラップ特性までの周波数特
性を変化させることができる。図1において、入力端子
(4)の入力信号をV1、出力端子(15)の出力信号
をV0、第1差動アンプ(1)の相互コンダクタンスを
gm1、第1リアクタンス素子(8)の容量値をC2、
S=jω、第2トランジスタ(3)のコレクタ電圧をV
2とすると、第1差動アンプ(1)では次の関係が成り
立つ。The circuit of FIG. 1 changes the values of the currents flowing through the third and fourth transistors (6) and (7) of the second differential amplifier (5) to change the input terminal (4) and the output terminal (15). During), the frequency characteristic from the all-pass characteristic to the trap characteristic can be changed. In FIG. 1, the input signal of the input terminal (4) is V1, the output signal of the output terminal (15) is V0, the transconductance of the first differential amplifier (1) is gm1, and the capacitance value of the first reactance element (8). To C2,
S = jω, the collector voltage of the second transistor (3) is V
If the value is 2, the following relationship holds in the first differential amplifier (1).
【0008】[0008]
【数1】 [Equation 1]
【0009】又、第3差動アンプ(9)の相互コンダク
タンスをgm2、第2リアクタンス素子(12)の容量
値をC1、第2差動アンプ(5)の第3及び第4トラン
ジスタ(6)(7)に流れる電流の比をα(α=0で、
第3トランジスタ(6)がオン、第4トランジスタ
(7)がオフ、α=1で、第3トランジスタ(6)がオ
フ、第4トランジスタ(7)がオン)とすると、第3差
動アンプ(9)では次の関係が成り立つ。Further, the transconductance of the third differential amplifier (9) is gm2, the capacitance value of the second reactance element (12) is C1, and the third and fourth transistors (6) of the second differential amplifier (5). The ratio of the currents flowing in (7) is α (α = 0,
If the third transistor (6) is turned on, the fourth transistor (7) is turned off, α = 1, the third transistor (6) is turned off, and the fourth transistor (7) is turned on), the third differential amplifier ( In 9), the following relation holds.
【0010】[0010]
【数2】 [Equation 2]
【0011】ここで、式(1)を、電圧V2で表示しそ
れを式(2)に代入する。そして、式(2)を整理する
と、図1の伝達関数(V0/V1)は、Here, the expression (1) is represented by the voltage V2 and is substituted into the expression (2). Then, rearranging equation (2), the transfer function (V0 / V1) of FIG.
【0012】[0012]
【数3】 (Equation 3)
【0013】となる。図1において、α=0とし、第3
トランジスタ(6)をオン、第4トランジスタ(7)を
オフとする。すると、第1トランジスタ(2)のコレク
タ信号が第2リアクタンス素子(12)の他端に伝わら
なくなる。すると、図1の回路は、次式に示されるよう
にトラップ回路となる。[0013] In FIG. 1, α = 0 and the third
The transistor (6) is turned on and the fourth transistor (7) is turned off. Then, the collector signal of the first transistor (2) is not transmitted to the other end of the second reactance element (12). Then, the circuit of FIG. 1 becomes a trap circuit as shown by the following equation.
【0014】即ち、式(3)にα=0を代入すると、式
(3)は、That is, when α = 0 is substituted into the equation (3), the equation (3) becomes
【0015】[0015]
【数4】 [Equation 4]
【0016】となる。式(4)の伝達関数は、トラップ
回路を示している。従って、図1の回路はトラップ回路
として動作できる。次に、図1において、α=1とし、
第3トランジスタ(6)をオフ、第4トランジスタ
(7)をオンとする。すると、第1トランジスタ(2)
のコレクタ信号が第2リアクタンス素子(12)の他端
に伝わるようになる。すると、図1の回路は、次に示さ
れるようにオールパスフィルタ回路となる。[0016] The transfer function of Expression (4) indicates a trap circuit. Therefore, the circuit of FIG. 1 can operate as a trap circuit. Next, in FIG. 1, setting α = 1,
The third transistor (6) is turned off and the fourth transistor (7) is turned on. Then, the first transistor (2)
The collector signal of is transmitted to the other end of the second reactance element (12). Then, the circuit of FIG. 1 becomes an all-pass filter circuit as shown below.
【0017】まず、オールパスフィルタ回路を構成する
ためには、第1差動アンプ(1)の相互コンダクタンス
gm1をgm2=2gm1とする必要がある。該条件を
式(3)に代入すると、式(3)はFirst, in order to configure the all-pass filter circuit, it is necessary to set the mutual conductance gm1 of the first differential amplifier (1) to gm2 = 2gm1. Substituting the condition into the equation (3), the equation (3) becomes
【0018】[0018]
【数5】 (Equation 5)
【0019】となる。そして、式(5)にα=1を代入
すると、式(5)は、## EQU1 ## Then, by substituting α = 1 into the equation (5), the equation (5) becomes
【0020】[0020]
【数6】 (Equation 6)
【0021】となる。式(6)の伝達関数は、オールパ
スフィルタ回路を示している。従って、図1の回路はオ
ールパスフィルタとして動作できる。上述の説明は、α
=1及びα=0についてであったが、その中間の値を取
るようにしてもよい。そのようにすれば、図3に示すよ
うに所望の特性が得られる。図1の回路は、式(4)の
分子がゼロとなる周波数に減衰点をもつ。## EQU1 ## The transfer function of Expression (6) indicates an all-pass filter circuit. Therefore, the circuit of FIG. 1 can operate as an all-pass filter. The above explanation is α
= 1 and α = 0, but an intermediate value may be used. By doing so, desired characteristics can be obtained as shown in FIG. The circuit of FIG. 1 has an attenuation point at the frequency where the numerator of equation (4) becomes zero.
【0022】次に、図1の回路をさらにLPFとしても
兼用させるモードについて説明する。 図2は、そのよ
うな実施例を示すもので、ベースが入力端子(4)に接
続され、エミッタが第2リアクタンス素子(12)の一
端に接続されたエミッタホロアトランジスタ(16)
と、定電流源(17)とスイッチ(18)とトランジス
タ(19)とからなり第2リアクタンス素子(12)の
一端を交流的に接地する接地回路(20)とを備える。
図2において、図1と異なるのはその2つの回路であ
り、それ以外の点は図1と同じである。Next, a mode in which the circuit of FIG. 1 is also used as an LPF will be described. FIG. 2 shows such an embodiment, the emitter follower transistor (16) having a base connected to the input terminal (4) and an emitter connected to one end of the second reactance element (12).
And a grounding circuit (20) which is composed of a constant current source (17), a switch (18) and a transistor (19) and grounds one end of the second reactance element (12) in an AC manner.
2 is different from FIG. 1 in the two circuits, and the other points are the same as in FIG.
【0023】まず、図2の回路が図1の回路と等しく動
作できることについて説明する。この場合には、スイッ
チ(18)を開く。図2において、スイッチ(18)を
図示のように開いたとすると、トランジスタ(19)が
オフする。エミッタホロアトランジスタ(16)は、エ
ミッタホロアトランジスタとして動作し、入力端子
(4)からの入力信号を第2リアクタンス素子(12)
の一端に印加する。この状態は、図1の接続と交流的に
は同じである。First, it will be described that the circuit of FIG. 2 can operate in the same manner as the circuit of FIG. In this case, switch (18) is opened. In FIG. 2, if the switch (18) is opened as shown, the transistor (19) is turned off. The emitter follower transistor (16) operates as an emitter follower transistor and receives an input signal from the input terminal (4) as a second reactance element (12).
Applied to one end of. This state is AC-wise the same as the connection of FIG.
【0024】従って、図2の回路は図1の回路と同様に
動作する。次に、図2において、スイッチ(18)を閉
じたとすると、トランジスタ(19)がオンする。する
と、第2リアクタンス素子(12)の一端は、電源電圧
が印加される。エミッタホロアトランジスタ(16)
は、入力端子(4)からの入力信号を第2リアクタンス
素子(12)の一端に印加するのを止める。第2リアク
タンス素子(12)の一端は、交流的に接地されること
になる。すると、図2の回路は、LPFとして動作す
る。Therefore, the circuit of FIG. 2 operates similarly to the circuit of FIG. Next, in FIG. 2, if the switch (18) is closed, the transistor (19) is turned on. Then, the power supply voltage is applied to one end of the second reactance element (12). Emitter follower transistor (16)
Stops applying the input signal from the input terminal (4) to one end of the second reactance element (12). One end of the second reactance element (12) will be grounded AC-wise. Then, the circuit of FIG. 2 operates as an LPF.
【0025】図2の伝達関数(V0/V1)は、The transfer function (V0 / V1) of FIG. 2 is
【0026】[0026]
【数7】 (Equation 7)
【0027】となる。式(7)において、α=0とする
と、式(7)は[0027] In the equation (7), if α = 0, the equation (7) becomes
【0028】[0028]
【数8】 (Equation 8)
【0029】となる。式(8)はLPFであることを示
している。従って、図2の回路はローパスフィルタとし
て動作する。It becomes Expression (8) indicates that it is an LPF. Therefore, the circuit of FIG. 2 operates as a low pass filter.
【0030】[0030]
【発明の効果】以上述べた如く、本発明によれば、リア
クタンス素子及び差動アンプ等を兼用してトラップ、ロ
ーパス及びオールパス特性が得られるフィルタ回路が提
供できる。又、本発明によれば、トラップ特性とオール
パス特性の中間の特性が得られるフィルタ回路が提供で
きる。As described above, according to the present invention, it is possible to provide a filter circuit which also serves as a reactance element, a differential amplifier and the like and which can obtain trap, low pass and all pass characteristics. Further, according to the present invention, it is possible to provide a filter circuit that can obtain an intermediate characteristic between the trap characteristic and the all-pass characteristic.
【図1】本発明のフィルタ回路を示すブロック図であ
る。FIG. 1 is a block diagram showing a filter circuit of the present invention.
【図2】本発明のフィルタ回路を示すブロック図であ
る。FIG. 2 is a block diagram showing a filter circuit of the present invention.
【図3】本発明の特性説明をするための特性図である。FIG. 3 is a characteristic diagram for explaining characteristics of the present invention.
( 1) 第1差動アンプ ( 5) 第2差動アンプ ( 8) 第1リアクタンス素子 ( 9) 第3差動アンプ (12) 第2リアクタンス素子 (1) First differential amplifier (5) Second differential amplifier (8) First reactance element (9) Third differential amplifier (12) Second reactance element
Claims (2)
トランジスタを有し、該第1トランジスタのベースに入
力端子からの入力信号が印加される第1差動アンプと、 エミッタが共通接続されて第1トランジスタのコレクタ
に接続された第3及び第4トランジスタを有する第2差
動アンプと、 前記第2トランジスタのコレクタに接続された第1リア
クタンス素子と、 エミッタが共通接続された第5及び第6トランジスタを
有し、該第5トランジスタのベースに前記第1差動アン
プの出力電圧が印加され、出力電圧を前記第6トランジ
スタ及び前記第1差動アンプに帰還する第3差動アンプ
と、 一端が前記入力端子に他端が前記第4及び第6トランジ
スタのコレクタに接続された第2リアクタンス素子と、
を備え、周波数特性を変化させることを特徴とするフィ
ルタ回路。A first and a second emitters are connected in common.
A first differential amplifier having a transistor, a base of the first transistor to which an input signal from an input terminal is applied, and third and fourth transistors having emitters commonly connected to a collector of the first transistor A second differential amplifier having: a first reactance element connected to the collector of the second transistor; and a fifth and a sixth transistor having emitters commonly connected, and the fifth transistor has a base connected to the first reactance element. A third differential amplifier to which the output voltage of the first differential amplifier is applied and which feeds back the output voltage to the sixth transistor and the first differential amplifier; and one end of the third differential amplifier and the other ends of the fourth and sixth differential amplifiers. A second reactance element connected to the collector of the transistor,
And a filter circuit characterized by changing frequency characteristics.
トランジスタを有し、該第1トランジスタのベースに入
力端子からの入力信号が印加される第1差動アンプと、 エミッタが共通接続されて第1トランジスタのコレクタ
に接続された第3及び第4トランジスタを有する第2差
動アンプと、 前記第2トランジスタのコレクタに接続された第1リア
クタンス素子と、 エミッタが共通接続された第5及び第6トランジスタを
有し、該第5トランジスタのベースに前記第1リアクタ
ンス素子の両端電圧が印加され、出力電圧を自分自身及
び前記第1差動アンプに帰還する第3差動アンプと、 一端が前記入力端子に他端が前記第4及び第6トランジ
スタのコレクタに接続された第2リアクタンス素子と、 該第2リアクタンス素子の前記一端を交流的に接地する
接地手段と、を備え、前記接地手段を不動作とし前記第
2差動アンプを構成する前記第3及び第4トランジスタ
に流れる電流比を変えることによりオールパス特性から
トラップ特性まで周波数特性を変化させるとともに、前
記接地手段を動作させることによりローパス特性を得る
ようにしたことを特徴とするフィルタ回路。2. A first and a second emitters whose emitters are commonly connected.
A first differential amplifier having a transistor, a base of the first transistor to which an input signal from an input terminal is applied, and third and fourth transistors having emitters commonly connected to a collector of the first transistor A second differential amplifier having: a first reactance element connected to the collector of the second transistor; and fifth and sixth transistors having their emitters commonly connected, and the fifth transistor has a base connected to the first reactance element. A third differential amplifier to which a voltage across both ends of one reactance element is applied and which feeds back an output voltage to itself and the first differential amplifier, one end of which is the input terminal, and the other end of which is the collector of the fourth and sixth transistors And a grounding means for grounding the one end of the second reactance element in an alternating current manner. By changing the ratio of the currents flowing through the third and fourth transistors constituting the second differential amplifier, the frequency characteristic is changed from the all-pass characteristic to the trap characteristic, and the grounding means is operated to improve the low-pass characteristic. A filter circuit characterized by being obtained.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7253881A JPH0998066A (en) | 1995-09-29 | 1995-09-29 | Filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7253881A JPH0998066A (en) | 1995-09-29 | 1995-09-29 | Filter circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0998066A true JPH0998066A (en) | 1997-04-08 |
Family
ID=17257429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7253881A Pending JPH0998066A (en) | 1995-09-29 | 1995-09-29 | Filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0998066A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7268615B2 (en) | 2004-11-12 | 2007-09-11 | Sanyo Electric Co., Ltd. | Trap filter |
-
1995
- 1995-09-29 JP JP7253881A patent/JPH0998066A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7268615B2 (en) | 2004-11-12 | 2007-09-11 | Sanyo Electric Co., Ltd. | Trap filter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4841179A (en) | Phase equalizing active filter | |
US7375583B2 (en) | Low noise lowpass filter | |
US5760641A (en) | Controllable filter arrangement | |
KR100298090B1 (en) | Frequency dependent resistor | |
JPH0998066A (en) | Filter circuit | |
US4365206A (en) | Differential amplifier | |
JPH04230588A (en) | Integrator of transconductor capacitor in compressing and expanding current mode | |
JP3953540B2 (en) | High pass filter | |
US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
US4994693A (en) | Second order active filters | |
US4575650A (en) | Signal translating circuit with compensated transient response | |
JP2000077976A (en) | Active electronic filter circuit | |
JPS58200624A (en) | Interchangeable delay circuit | |
Tangsrirat et al. | Cascadable multiple-input single-output current-mode universal filter based on current differencing buffered amplifiers | |
JP3874887B2 (en) | Filter circuit | |
JPH03142752A (en) | Feedback type emphasis circuit | |
JPH0758591A (en) | Variable delay circuit | |
JPH06164314A (en) | Active filter circuit | |
JP2639808B2 (en) | Active filter | |
JP2750776B2 (en) | Graphic equalizer circuit | |
JP3081426B2 (en) | Filter circuit | |
JP2938108B2 (en) | Feedback network offset reduction circuit | |
JPS58106909A (en) | Filter circuit | |
JPH04277917A (en) | Variable impedance circuit | |
JP3189763B2 (en) | Frequency dependent resistor |