JPH06133314A

JPH06133314A - 映像信号秘匿化処理装置

Info

Publication number: JPH06133314A
Application number: JP5113804A
Authority: JP
Inventors: Masayoshi Hirashima; 正芳平嶋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-09-03
Filing date: 1993-04-15
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】テレビジョン信号をスクランブル（暗号化）
し、又スクランブルされた信号をデスクランブルして元
の信号を再生できるようにすること。【構成】鍵データを記憶するメモリ２６を設ける。そ
して操作スイッチ１８よりスクランブルの指示が成され
たときにはメモリ２６の出力をＭＳＢ反転回路２８，ア
ドレス発生回路２９を介して読出アドレスカウンタに与
え、ラインローテーション処理を施してスクランブルを
行う。スクランブル時にはこれと逆の処理を施すことに
よって復号化している。こうしたスクランブルとデスク
ランブルのブロックは共通しているため、これらを一体
化した装置としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオカメラ等で撮影し
た内容を他人に知られることなく保存する場合に用いら
れ、その情報信号を秘匿化するための信号処理を可能に
する映像信号秘匿化処理装置に関するものである。

【０００２】

【従来の技術】近年通信衛星など各種通信媒体の発達や
光ディスク等の記録媒体の発達により、非常に広域にそ
して高速にデータ通信，情報伝達が可能となってきてい
る。一方データ通信による情報伝達によって多くの人々
が容易に傍受できることとなり、秘匿性を有する情報伝
達が困難となる一面を有することになってきている。

【０００３】例えば通信衛星を用いた企業内通信やテレ
ビ会議による企業内秘匿情報を含むデータ通信や企業内
実験の内容をビデオテープレコーダ（以下ＶＴＲと記
す），光ディスク等の情報記録媒体に記録して伝達する
場合が多くなってきている。これらの情報や映像，音声
等は当事者以外には知られたくないことが多い。このよ
うな情報を秘匿化するためにはスクランブル機能を有す
るスクランブルエンコーダが用いられる。しかしながら
従来のスクランブルエンコーダは大規模な暗号化システ
ムやエンコーダを用いる必要があり、容易に秘匿処理す
ることができなかった。そのためＶＴＲ等に記録された
秘匿情報を容易に再生したり記録したりする機器に適当
なものが少なく、この秘匿情報の伝達の障害となってい
た。

【０００４】図１１は従来のスクランブルエンコーダの
概略構成を示すブロック図である。本図において１０１
はスクランブルエンコーダ全体を制御するコンピュータ
（以降ＣＰＵと記す）であって、システムの大きさによ
ってパーソナルコンピュータから汎用大型コンピュータ
までの種々のものが用いられる。そして映像信号及び音
声信号は夫々映像スクランブラ１０２及び音声スクラン
ブラ１０３に与えられる。又映像信号に同期して鍵信号
形成回路１０４によって鍵信号が形成され、映像スクラ
ンブラ１０２のスクランブル化された映像信号と重畳回
路１０５によって重畳される。音声信号はＦＭ変調回路
１０６によってＦＭ変調され、混合回路１０７より混合
することにより、スクランブルがかけられたコンポジッ
トビデオ信号が得られる。

【０００５】このようなスクランブルエンコーダの動作
について説明する。映像スクランブラ１０２の方式には
種々のものが考えられるが、ここでは映像信号の走査線
を途中で入れ換えるラインローテーション処理によるス
クランブルについて述べる。このローテーションの切断
点はＣＰＵ１で決めその値をＸとすると、切断点Ｘを鍵
信号（Ｋｊ）で暗号化し、暗号化されたＸを鍵信号形成
回路によって垂直帰線消去期間内の二値信号として形成
する。又音声信号のスクランブルは、音声信号をＡ／Ｄ
変換して擬似ランダム信号（以降ＰＮ信号と記す）を加
算して暗号化する。そしてこのＰＮ信号の初期値のみを
重畳して送出している。

【０００６】このような信号を受信した受信側では、ス
クランブルエンコーダと逆の動作、即ちスクランブルデ
コーダでデスクランブルができる。例えば音声のデスク
ランブルはＰＮ信号初期値をＰＮ発生回路に入力してデ
スクランブル用のＰＮ信号系列を発生させ、これに基づ
いて元の信号を復調する。又映像信号のデスクランブル
はフィールド毎又は一定周期で送られてくるＰＮ信号初
期値から走査線の読出位置を論理的に決めている。決め
るためのアルゴリズムは公開せず、秘匿安全性を高めて
いる。

【０００７】

【発明が解決しようとする課題】しかしながらこのよう
な従来のスクランブルエンコーダ，デコーダでは、この
スクランブルエンコーダ，デコーダが大がかりであるた
め、大型で高価になり、テレビジョン受像機や家庭用の
ビデオテープレコーダに組み込むことは難しかった。従
ってデスクランブラ（デコーダ）部分のみが小型化さ
れ、テレビジョン受像機にデスクランブル（デコーダ）
装置を接続して用いられていた。

【０００８】本発明はこのような従来の問題点に鑑みて
なされたものであって、小型のスクランブルエンコー
ダ，デコーダを小型化，一体化した秘匿化処理装置を提
供することを目的とする。

【０００９】

【課題を解決するための手段】本願の請求項１の発明
は、テレビジョン信号の映像信号のスクランブル及びデ
スクランブルを行う映像信号秘匿化処理装置であって、
秘匿化するための鍵データを保持するメモリと、入力さ
れた映像信号を水平走査線毎に交互に書込む一対のライ
ンメモリと、メモリの鍵データが初期値として設定さ
れ、相異なった擬似ランダムパルス信号を各水平走査線
毎に出力するＰＮ発生器と、スクランブル時にはＰＮ発
生器の出力に対応した値を初期値とし、デスクランブル
時にはＰＮ発生器の出力をラインメモリの最大アドレス
値から減算した値を初期値として設定するアドレス設定
回路と、アドレス設定回路により設定されたアドレスか
ら連続するアドレスを発生し、各水平走査線単位でアド
レス信号を交互に一対のラインメモリに与えるアドレス
カウンタと、を具備することを特徴とするものである。

【００１０】本願の請求項８の発明は、テレビジョン信
号の映像信号のスクランブル及びデスクランブルを行う
映像信号秘匿化処理装置であって、秘匿化するための鍵
データを記憶する不揮発性の第１のメモリと、書換え可
能な複数桁の暗証番号を記憶する不揮発性の第２のメモ
リと、第１，第２のメモリの出力が与えられる論理回路
と、第２のメモリに複数桁の暗証番号を入力する入力手
段と、入力された映像信号を水平走査線毎に交互に書込
む一対のラインメモリと、論理回路の出力が初期値とし
て設定され、相異なった擬似ランダムパルス信号を各水
平走査線毎に出力するＰＮ発生器と、スクランブル時に
はＰＮ発生器の出力に対応した値を初期値とし、デスク
ランブル時にはＰＮ発生器の出力をラインメモリの最大
アドレス値から減算した値を初期値として設定するアド
レス設定回路と、アドレス設定回路により設定されたア
ドレスから連続するアドレスを発生し、各水平走査線単
位でアドレス信号を交互に一対のラインメモリに与える
アドレスカウンタと、を具備することを特徴とするもの
でる。

【００１１】又本願の請求項２及び９の発明は、このよ
うな映像信号秘匿化処理装置において、スクランブル時
にＰＮ発生器の出力をラインメモリの最大アドレス値か
ら減算した値を初期値とし、デスクランブル時にはＰＮ
発生器の出力に対応した値を初期値としてアドレス設定
するアドレス設定回路を有している。

【００１２】

【作用】このような特徴を有する本願の請求項１の発明
では、１つのスクランブルコーディックによりスクラン
ブル，デスクランブルを行っている。そのスクランブル
時には、まずＰＮ発生器が鍵データを保持するメモリの
出力を初期値として相異なった擬似ランダムパルス信号
を各水平走査線毎に出力する。このＰＮ発生器の出力に
対応した信号をアドレス設定回路によってアドレスカウ
ンタに初期値として設定する。そしてアドレスカウンタ
はその設定されたアドレスから連続するアドレスを発生
し、アドレス信号を一対のラインメモリに与えることに
より、一対のラインメモリに交互に書込まれている映像
信号を各水平走査線単位で交互に読出し、ラインローテ
ーションを行う。こうして各水平走査線毎に異なった位
置から読出すことにより映像信号にスクランブルをかけ
ている。このようにして入力された映像信号にスクラン
ブルがかけられ、スクランブルされた映像信号が出力さ
れることになる。

【００１３】又そのデスクランブル時には同様に一対の
ラインメモリへの書込みを行うと共に、アドレス設定回
路はＰＮ発生器の出力をラインメモリの最大アドレス値
から減じた値を各水平走査線毎に初期値として設定して
いる。従ってアドレスカウンタはその設定されたアドレ
スから連続するアドレスを発生し、各水平走査線単位で
アドレス信号を交互にこの一対のラインメモリに与える
ことにより、ラインメモリに交互に書込まれている映像
信号を読出せば元の信号を再生することができる。こう
すれば同様に構成により映像信号のデスクランブルが行
われるので、テープ等の記録媒体に記録されているスク
ランブルされたデータ信号を解読することができる。

【００１４】又請求項８の発明では、第１のメモリに鍵
データが保持されており、第２のメモリには入力手段か
ら暗証番号を入力することによって保持する。そしてこ
れらの第１，第２のメモリのデータを読出し、論理回路
によって所定の論理処理を行った信号をＰＮ発生器に初
期値として設定している。こうすればより高度の秘匿化
処理が行えることとなる。

【００１５】請求項２，９に示すように、アドレス設定
回路のアドレスの設定が、スクランブル時にはＰＮ発生
器の出力をラインメモリの最大アドレス値から減算した
値を初期値とし、デスクランブル時にはＰＮ発生器の出
力に対応した値を初期値として設定する場合にも同様の
作用を有することはいうまでもない。

【００１６】

【実施例】次に本発明の一実施例について図面を参照し
ながら説明する。図１は実施例の映像信号秘匿化処理装
置の外観図である。本図に示すように筐体１１内には入
力端子１２，出力端子１３が設けられる。この筐体１１
には、後述するようにリードオンリメモリを着脱自在に
するソケットが設けられる。１４はこのソケットの蓋を
示している。又この筐体１１には秘匿化開始スイッチ１
５，復号処理開始スイッチ１６及び停止スイッチ１７か
ら成る操作スイッチ１８が設けられている。

【００１７】図２及び図３はこの映像信号秘匿化処理装
置内の構成を示すブロック図である。本図において入力
端子１２はクロックパルス形成回路２１及びＡ／Ｄ変換
器２２と２０Ｈ検出回路２３に接続される。クロックパ
ルス形成回路２１は水平同期信号Ｈ，垂直同期信号Ｖに
基づいて色副搬送波（ｆ_SC）を再生し４ｆ_SCを形成する
と共に、各部に必要なクロック信号やゲートパルスを供
給する回路である。又２０Ｈ検出回路２３は２０番目の
水平走査線の映像信号（以降２０Ｈと記す）を検出し、
映像信号の部分が全部白 100％であることを検出して検
出信号をＣＰＵ２４に与える。

【００１８】この映像信号秘匿化処理装置には、各部の
動作を制御する制御手段としてＣＰＵ２４が接続され
る。このＣＰＵ２４には前述した操作スイッチ１８が入
力手段として接続されている。ＣＰＵ２４はスクランブ
ル開始時にトリガ信号をＡ／Ｄ変換器２２に与えると共
に、各部に必要な制御信号を出力する。ＣＰＵ２４には
読出アドレス発生回路２５を介してリードオンリメモリ
（ＲＯＭ）の不揮発性メモリ２６が接続される。メモリ
２６は６４ビット又はそれ以上のビット数の鍵データを
記憶するためのメモリであり、読出された信号はＰＮ発
生器２７に与えられる。

【００１９】ＰＮ発生器２７は例えば１６ビットのラン
ダム信号を発生するフィードバックシフトレジスタによ
って構成される。このフィードバックシフトレジスタは
擬似ランダム信号系列（ＰＮ系列）を発生するものであ
る。そしてその任意の８ビットの出力がＭＳＢ反転回路
２８に与えられる。

【００２０】さてこのＰＮ発生器２７の出力は水平走査
線のカットポイントを定めるものである。このカットポ
イントは１Ｈ内に１８６であるので、８ビットのデータ
を用い１８６以上はＭＳＢを反転する。ＭＳＢ反転回路
２８はこの出力によってＭＳＢを反転する回路であり、
その出力ｎ（＝０〜１８５）はアドレス設定回路２９に
与えられる。アドレス設定回路２９は各水平走査線の読
出アドレスの初期値を演算して設定するものであり、ス
クランブル時には４ｎとなるように、又デスクランブル
時には読出アドレスの最大値を７４４とすると、７４４
−４ｎとなるように演算するものである。又アドレス設
定回路２９の他のアドレス設定方法（以下第２の方法）
として、この逆にスクランブル時には７４４−４ｎと
し、デスクランブル時には４ｎとすることもできる。

【００２１】図３は映像信号のスクランブル及びデスク
ランブルを行う部分を示すブロック図である。本図にお
いて図２に示すクロックパルス形成回路２１からは、４
ｆ_SCのクロック信号が書込アドレスカウンタ３１及び読
出アドレスカウンタ３２に与えられる。これらのアドレ
スカウンタは入力クロックを計数するカウンタであっ
て、その並列出力はセレクタ３３及び３４に夫々与えら
れる。図２のＡ／Ｄ変換器２２はアナログ映像信号をデ
ジタル信号に変換するものであって、その出力はライン
メモリ３５，３６に与えられる。セレクタ３３，３４は
クロックパルス形成回路２１から水平同期信号Ｈに同期
し互いに反転した切換信号が与えられており、交互に書
込アドレス及び読出アドレスを切換えてラインメモリ３
５，３６に与えるものである。ラインメモリ３５，３６
は夫々１水平走査線の映像信号を７４４ドットとし、各
８ビットで記憶するメモリである。このラインメモリ３
５，３６はセレクタ３３，３４によって選択された書込
アドレスカウンタ３１の出力するアドレスにデータを書
込み、読出時にはセレクタ３３，３４で選択された読出
アドレスカウンタ３２からの読出アドレスよりデータを
読出すものである。セレクタ３８はセレクタ３３，３４
と同期し、その読出信号を選択するものである。セレク
タ３８の出力はＤ／Ａ変換器３９に与えられる。Ｄ／Ａ
変換器３９は選択された信号をアナログ信号に変換する
ものであり、その出力は出力端子１３に接続されてい
る。尚図２に示すメモリ２６はＥＰＲＯＭとし、着脱自
在の形状として適当なパッケージ４０に入れて構成する
ものとする。

【００２２】次に本実施例の動作について図４のタイム
チャートを参照しつつ説明する。まず入力端子１２に入
力した映像信号にスクランブルをかける場合には、秘匿
化開始スイッチ１５を操作する。図４に示すように時刻
t₁₁で秘匿化の指示を終了すると、この信号がＣＰＵ２
４に伝えられる。ＣＰＵ２４はＡ／Ｄ変換器２２に制御
信号を送ってスクランブルトリガ信号を発生させる。Ａ
／Ｄ変換器２２はクロックパルス形成回路２１のクロッ
クパルスに基づいてＡ／Ｄ変換を行う。このとき２０Ｈ
目の映像信号を全て白レベルとし、これをスクランブル
トリガ信号として用いる。例えばt₃₀から始まる映像フ
レームの直後のt₂₁にスクランブルトリガ信号が出力さ
れたものとすると、秘匿化された信号を復号処理するた
めの準備時間を見込んで映像信号の秘匿化はt₂₁から約
２フレーム後のt₃₂から始まるものとする。

【００２３】まず映像信号にスクランブルをかけない状
態では、映像信号はＡ／Ｄ変換器２２で８ビットのデジ
タル値に変換され、１Ｈ毎にラインメモリ３５，３６の
一方に交互に書込みが行われ、他方のラインメモリから
読出しが行われる。この場合には１ライン分だけ遅延さ
れてセレクタ３８を介してＤ／Ａ変換器３９に出力す
る。

【００２４】又スクランブルをかける場合（走査線内位
置入れ換え方式、いわゆるラインローテーションをかけ
る場合）について説明する。ラインローテーションをか
ける場合は、ラインメモリの読出アドレスを映像信号の
カットポイント、即ち走査線における信号を入れ換えて
ラインローテーションを行うための切断位置に合わせて
スタートする。カットポイントとしては、ＰＮ発生器２
７の出力の８ビットを用いる。カットポイントがライン
メモリの最大アドレスから最大１８６と規定されている
ため、１８６以上はＭＳＢ反転回路２８によってＭＳＢ
を反転する。ＭＳＢ反転回路２８の出力は８ビットの０
〜１８５の信号であり、ライン毎に異なっている。今こ
れをｎとする。アドレス設定回路２９では、入力端子１
２の映像信号の第２２Ｈ目（Ｄ／Ａ変換器３９の出力の
第２１Ｈ目）の終りまでに４ｎにプリセットする。即ち
スクランブル時には４×ｎの演算を行う。そうすれば入
力端子１２に入力される映像信号の第２３Ｈ目（Ｄ／Ａ
変換器３９の２２Ｈ目）の始めから、読出アドレスカウ
ンタ３２は４ｎ，４ｎ＋１，４ｎ＋２・・・と計数し、
７４４となると０に戻って１，２，３・・・４ｎ−１ま
でカウントする。そうすれば図５の「元の信号（２３Ｈ
目）φ₀」に示すように、ラインメモリ３５に書込まれ
た１水平走査線のデータａ₁〜ａ₉は、ａ₄，ａ₅，・
・・ａ₉，ａ₀，ａ₁，ａ₂，ａ₃と読出され、「スク
ランブル後φ₁」のようにスクランブルされた信号が得
られることとなる。又この間に入力された第２４Ｈ目の
信号がそのままラインメモリ３６に書込まれる。「スク
ランブル後φ₁」の読出後に２４Ｈ目の読出開始時に
は、読出アドレスカウンタ３２に設定される読出開始ア
ドレスは所定ビットシフトし、ｎでなく別の数字ｋに変
化している。１Ｈにつきこのシフトレジスタを何ビット
シフトさせるかは、あらかじめシステム設計時に定めて
おくものとする。

【００２５】さて入力端子１２に入力される第２５Ｈ目
の間にラインメモリ３６のデータ（第２４Ｈ目）が読出
される。このとき読出アドレスカウンタ３２の出力は図
５に示すように４ｋ，４ｋ＋１・・・とカウントアップ
していく。これはラインメモリ３５から２３Ｈ目を読出
す場合と同様である。従って４ｋをカットポイントとし
てラインローテーションがかかっている。こうしてt₃₂
から始まるフィールドの２３Ｈ〜２３６Ｈまでの映像信
号に対して、各水平走査線単位でローテーション処理を
施しスクランブルをかけることができる。本発明ではこ
うしてスクランブルされた映像信号を使用者が記録し再
生するため、秘匿化された映像信号が一般に知られるこ
とがなく、閉ループで使用できる。そして鍵データを記
憶するメモリ２６をパッケージ４０を用いて筐体１１の
ソケットに着脱自在にしておけば、メモリ２６を入手し
ない限り復号して元の映像を再現することはできない。

【００２６】尚前述した第２の方法では、入力端子１２
の映像信号の第２２Ｈ目（Ｄ／Ａ変換器３９の出力の第
２１Ｈ目）の終りまでに７４４−４ｎに読出アドレスカ
ウンタ３２をプリセットする。読出アドレスカウンタ３
２は７４４−４ｎ＋１，７４４−４ｎ＋２，・・・とカ
ウントアップし、７４４−４ｎ＋４ｎとなると、０に戻
って１，２，３，・・・７４４−４ｎ−１までカウント
する。そうすれば図６の「元の信号（２３Ｈ目）φ₁₀」
に示すように、ラインメモリ３５に書込まれた２３Ｈの
水平走査線のデータａ₁〜ａ₉は、ａ₄，ａ₅，・・・
ａ₉，ａ₀，ａ₁，ａ₂，ａ₃と読出され、φ₁₁のよう
にスクランブルされる。

【００２７】又この間に入力された第２４Ｈ目の信号は
図６のφ₁₃のようにラインメモリ３６に書込まれる。そ
して２４Ｈ目の読出開始時には、読出アドレスカウンタ
３２に設定される読出開始アドレスは所定ビットシフト
してｎではなく別の数字ｋに変化している（即ち７４４
−４ｋ）。従って読出アドレスカウンタ３２の出力は図
６に示すように７４４−４ｋ，７４４−４ｋ＋１，・・
・とカウントアップしていく。こうしてラインメモリ３
５から２３Ｈ目を読出す場合と同様に、ラインメモリ３
６から２４Ｈ目が読出される。従って７４４−４ｋをカ
ットポイントとしてローテーションがかかる。

【００２８】さてマイクロコンピュータ２４は例えば１
フィールドに１回又は１Ｈに１回、読出アドレス発生回
路２５の値を設定又は変更する。この手順はあらかじめ
定めておく。スクランブルトリガはキー入力の後１回発
生するようにしているが、ＶＴＲやビデオディスクに記
録されたスクランブルされた信号を再生する場合は、必
ずしも最初から再生するとは限らない。従って一定周期
毎にスクランブルトリガパルスを発生させ、これを前述
したように映像信号に重畳しておくことが好ましい。こ
れはＣＰＵ２４により容易に実現することができる。例
えば１分（１８００フィールド）毎にＣＰＵ２４からＡ
／Ｄ変換器２２に制御信号を出力し、その２０Ｈ目の映
像信号を白レベルとするようにスクランブルトリガ信号
を発生させる。

【００２９】ここで重要なことは前述のようにラインロ
ーテーション方式によるスクランブルのカットポイント
として、ＰＮ発生器２７の出力の８ビットを用いている
ことであり、且つカットポイントがラインメモリの最大
アドレスから最大１８６と規定されていることである。
即ち映像信号の１水平走査期間（以降１Ｈと記す）毎の
カットポイントを決める前述のｎとｋの関係は非線形で
あって予測できない。具体的には読出アドレスカウンタ
３２に設定される読出開始アドレスは１Ｈ毎に所定ビッ
トシフトし、ｎでなく別の数字ｋに変化している。１Ｈ
についてこのシフトレジスタを何ビットシフトさせるか
は、あらかじめシステム設計時に定めておくものとす
る。従ってｎは知りえてもｋを知ることは不可能であ
る。即ちローテーションのカットポイントを暗号化する
ことによって映像信号に高度な秘匿処理を行うことがで
きる。

【００３０】次にスクランブルがかかった信号をＶＴＲ
やビデオディスクから読出し、デスクランブルする場合
の動作について説明する。まずスクランブルがかかった
映像信号を入力端子１２に入力する。そうすれば２０Ｈ
検出回路２３によって２０Ｈ目が検出され、映像信号が
全部白（ 100％）であればこれを検出してＣＰＵ２４に
伝える。ＣＰＵ２４ではこの信号が検出されたときにア
ドレス設定回路２９をデスクランブル状態とする。

【００３１】図５において「スクランブル後φ₁」を
「デスクランブル後φ₂」の形に戻すためには、ＰＮ発
生器２７の出力としてｎが出力されるタイミングで読出
アドレスカウンタ３２を（７４４−４ｎ）に初期設定す
ることが必要である。そのためアドレス設定回路２９は
デスクランブル時に７４４−４ｎの演算を行い、読出ア
ドレスとして読出アドレスカウンタ３２にプリセットす
る。そうすれば図５φ₂に示すように２３Ｈ目の水平走
査線はａ₀からａ₉までφ₀と同一の状態で順次読出さ
れることとなる。この間にラインメモリ３６にはローテ
ーションされた２４Ｈ目の信号が記録されているため、
読出の開始時には７４４−４ｋから順にｂ₀，ｂ₁・・
・と読出すことによってデスクランブルすることができ
る。一方書込アドレスカウンタ３１については、各水平
走査線毎に入力をそのままラインメモリ３５又は３６に
書込むように設定する。従ってデスクランブルのための
特別な処理は不要である。

【００３２】又前述した第２の方法では図６においてφ
₁₁をφ₁₂の形に戻すためには、ＰＮ発生器２７の出力と
してｎが出力されるタイミングで読出アドレスカウンタ
３２を４ｎに初期設定することが必要である。アドレス
設定回路２９はデスクランブル時に４ｎを読出アドレス
カウンタ３２にプリセットする。その結果図６の「デス
クランブル後φ₁₂」に示すように、２３Ｈ目の水平走査
線はａ₀からａ₉までφ₁₀と同一の状態で順次読出され
ることになる。この間にラインメモリ３６にはローテー
ションされた２４Ｈ目の信号が記録されているため、読
出しの開始時には４ｋから順にｂ₀，ｂ₁，・・・と読
出すことによってデスクランブルすることができる。

【００３３】こうして読出された各水平走査線の映像信
号はセレクタ３８によって選択されたＤ／Ａ変換器３９
に与えられ、アナログ映像信号に変換される。そして出
力端子１３よりデスクランブルされた映像信号が出力さ
れることとなる。

【００３４】以上詳細に説明したように図２，図３に示
す回路の大半はデジタル信号処理回路であって、ＬＳＩ
化が容易である。即ち操作スイッチ１５〜１７，クロッ
クパルス形成回路２１，Ａ／Ｄ変換器２１，Ｄ／Ａ変換
３９以外のゲート数は２〜３万ゲートであり、１チップ
に集積することも可能である。又クロックパルス形成回
路２１，２０Ｈ検出回路２３については文字放送受信機
に使用されている類似機能の回路を一部修正すればよ
い。

【００３５】次に本発明の第２実施例について説明す
る。図７は第１実施例の図２に対応する部分を示すブロ
ック図である。図３に対応する部分については同一であ
るので説明を省略する。この第２実施例では図７に示す
ようにＰＮ発生器２７に代えて非線形フィードバックシ
フトレジスタ４１を用い、これを鍵データを記憶するメ
モリ２６と共に１つのパッケージ４２に封入するように
したことである。非線形フィードバックシフトレジスタ
の元となる線形フィードバックシフトレジスタの例を図
８に示す。１６段の線形Ｍ系列結線法は１０通りあるこ
とが知られている（ジャテック出版、1978年発行「最新
スペクトラム拡散通信方式」P.88〜90）。図８はこの線
形フィードバックシフトレジスタの異なった例を示す回
路図である。ここでフィールドプログラマブルなゲート
アレイで図８に示すシフトレジスタを構成しておけば、
製造時に各パッケージ内のシフトレジスタを段数が１段
づつ異なるシフトレジスタを極めて容易に設定すること
ができる。シフトレジスタの段数を１６〜６４の４９種
類の中から選び、且つフィードバックループも選択すれ
ば、シフトレジスタとフィードバックループの組合せは
約５００通りとなる。又メモリ２６の６４ビットの鍵デ
ータとの組合せを考えれば同一物を作成することはパッ
ケージ４２を入手して分解する以外は不可能であり、第
１実施例に比べて盗聴に対する安全性は高くなる。スク
ランブル及びデスクランブル時の動作については第１実
施例と同一である。

【００３６】次に第３実施例について説明する。図９は
第３実施例の主要部を示す図である。本図において前述
した第１実施例と異なり操作スイッチ１５〜１７に代え
てキーボード５１が用いられる。そしてＣＰＵ２４には
このキーボード５１が接続される。キーボードは
「＊」，「＃」のキー及びテンキーを有しており、例え
ば「＊」キーが暗号化の開始と復号化終了の入力キーと
して用いられ、「＃」キーが復号化開始、同時に暗号化
終了キーとして用いられる。キーボード５１は例えば４
桁の暗証番号を入力する入力部であって、入力された暗
証番号は表示部５２によって表示されると共に、メモリ
５３を介してＰＮ発生器２７に与えられる。ここでメモ
リ５３はランダムアクセスメモリ（ＲＡＭ）又は消去可
能なプログラマブルＲＯＭ（ＥＰＲＯＭ）とする。キー
ボード５１のテンキーから入力される４桁の暗証番号は
ＢＣＤコードとすると、１６ビットの０又は１の数字列
であり、本実施例ではこれを鍵データとして用いてい
る。このデータはＰＮ発生器２７の初期値として用いら
れる。他の動作は第１実施例と同様である。この暗証番
号は一旦メモリ５３に書込まれる。メモリ５３をＲＡＭ
で構成した場合には図示のように電池でバックアップし
てもよく、又バックアップせずにその都度入力するよう
にしてもよい。又パッケージ５４内に収納して着脱自在
としてもよい。バックアップしていないで着脱自在とす
れば、本体から取り外したときに暗証番号のデータは失
われる。しかしこれを覚えてさえいれば、再び入力する
ことによって秘匿化処理及びその解読が行える。

【００３７】さて本実施例では暗証番号は４桁であるの
で、４桁の数字をランダムに入力すれば、１万回以内に
解読が可能となる。これを防止するためには、ＰＮ発生
器２７を第２実施例と同様に非線形フィードバックシフ
トレジスタとして５００種類から選択するものとすれ
ば、同一の装置を入手しない限り暗証番号がわかっても
不正に解読されることを防止することができる。

【００３８】次に第４実施例について図１０を参照しつ
つ説明する。本実施例においても前述した第１実施例と
相違する部分についてのみ示している。本実施例では操
作スイッチ１５〜１７に代えてキーボード５１を有して
おり、キーボード５１から４桁の暗証番号がＣＰＵ２４
に入力される。ＣＰＵ２４はこの４桁の暗証番号を１６
ビットの２進信号として例えばＥＰＲＯＭから成る第２
のメモリ５５に保持する。又第１実施例と同様に読出ア
ドレス発生回路２５を有しており、読出アドレス発生回
路を介して６４ビットの第１のメモリ（ＲＯＭ）２６か
ら鍵データが読出される。この場合メモリ５５の１ビッ
トに対してメモリ２６の４ビットを割当てるようにして
あらかじめ定めた手順で読出す。メモリ２６及び５５の
出力はＥＯＲ回路５６に与えられる。ＥＯＲ回路５６は
これらの排他的論理和をとることによって１６ビットの
データをＰＮ発生器２７に与える論理回路である。ここ
でメモリ２６，５５及びＥＯＲ回路５６は１つのパッケ
ージ５７内に収納し、筐体より着脱自在とする。この場
合には第１実施例に比べて暗証番号の４桁分だけ、盗聴
に対して秘匿性を向上させることができる。ここで論理
回路としてＥＯＲ回路だけでなく、アンド回路、ノア回
路等の任意の形式の回路を用いてもよい。

【００３９】尚ここで説明した各実施例においては、各
水平走査線の映像信号をラインメモリ３５，３６にその
まま交互に書込み、各ラインメモリの読出開始位置をア
ドレス設定回路２９と読出アドレスカウンタ３２によっ
てライン毎に異なった位置から読出すことによって秘匿
化処理を行っているが、書込時にアドレス設定回路で設
定されたアドレスから書込みを行い、読出アドレスカウ
ンタは０〜７４４まで連続して書込むように構成するこ
とも可能である。この場合には書込アドレスカウンタ３
１と読出アドレスカウンタ３２とを切換えることによっ
て容易に行うことができる。

【００４０】

【発明の効果】以上詳細に説明したように本発明による
秘匿化処理装置を用いれば、同一の装置で映像信号のス
クランブルとデスクランブルを行うことができる。又回
路構成は比較的簡単であり、安価な映像信号の秘匿処理
装置を実現することができる。そして鍵データメモリを
設け、例えば鍵データＫｉを６４ビットとすれば、同一
の鍵を再現する確率は１／1844京であり、同一のものが
生産される可能性は実質的に０となり、高い安全性が得
られる。

【図面の簡単な説明】

【図１】本発明の一実施例による映像信号秘匿化処理装
置の外観を示す斜視図である。

【図２】本発明の第１実施例による映像信号秘匿化処理
装置の構成を示すブロック図（その１）である。

【図３】本実施例の映像信号秘匿化処理装置の構成を示
すブロック図（その２）である。

【図４】本実施例の動作を示すタイムチャートである。

【図５】本実施例のスクランブル及びデスクランブル時
の水平走査線の信号変化の一例を示す図である。

【図６】本実施例のスクランブル及びデスクランブル時
の水平走査線の信号変化の他の例を示す図である。

【図７】本発明の第２実施例による映像信号秘匿化処理
装置の構成を示すブロック図である。

【図８】第２実施例の非線形シフトレジスタの異なった
二つの例を示す回路図である。

【図９】本発明の第３実施例の第１実施例との相違部分
を示すブロック図である。

【図１０】本発明の第４実施例の第１実施例との相違部
分を示すブロック図である。

【図１１】従来のスクランブル装置の構成を示すブロッ
ク図である。

【符号の説明】

１１筐体１２入力端子１３出力端子１５秘匿化開始スイッチ１６復号処理開始スイッチ１７停止スイッチ１８操作スイッチ２１クロックパルス形成回路２２Ａ／Ｄ変換器２３２０Ｈ検出回路２４ＣＰＵ２５読出アドレス発生回路２６メモリ２７ＰＮ発生器２８ＭＳＢ反転回路２９アドレス設定回路３１書込アドレスカウンタ３２読出アドレスカウンタ３３，３４，３８セレクタ３５，３６ラインメモリ３９Ｄ／Ａ変換器４２，５４，５７パッケージ５１キーボード５０，５３，５５メモリ５６ＥＯＲ回路

Claims

【特許請求の範囲】

【請求項１】テレビジョン信号の映像信号のスクラン
ブル及びデスクランブルを行う映像信号秘匿化処理装置
であって、秘匿化するための鍵データを保持するメモリと、入力された映像信号を水平走査線毎に交互に書込む一対
のラインメモリと、前記メモリの鍵データが初期値として設定され、相異な
った擬似ランダムパルス信号を各水平走査線毎に出力す
るＰＮ発生器と、スクランブル時には前記ＰＮ発生器の出力に対応した値
を初期値とし、デスクランブル時には前記ＰＮ発生器の
出力を前記ラインメモリの最大アドレス値から減算した
値を初期値として設定するアドレス設定回路と、前記アドレス設定回路により設定されたアドレスから連
続するアドレスを発生し、各水平走査線単位でアドレス
信号を交互に前記一対のラインメモリに与えるアドレス
カウンタと、を具備することを特徴とする映像信号秘匿
化処理装置。
【請求項２】テレビジョン信号の映像信号のスクラン
ブル及びデスクランブルを行う映像信号秘匿化処理装置
であって、秘匿化するための鍵データを保持するメモリと、入力された映像信号を水平走査線毎に交互に書込む一対
のラインメモリと、前記メモリの鍵データが初期値として設定され、相異な
った擬似ランダムパルス信号を各水平走査線毎に出力す
るＰＮ発生器と、スクランブル時には前記ＰＮ発生器の出力を前記ライン
メモリの最大アドレス値から減算した値を初期値とし、
デスクランブル時には前記ＰＮ発生器の出力に対応した
値を初期値として設定するアドレス設定回路と、前記アドレス設定回路により設定されたアドレスから連
続するアドレスを発生し、各水平走査線単位でアドレス
信号を交互に前記一対のラインメモリに与えるアドレス
カウンタと、を具備することを特徴とする映像信号秘匿
化処理装置。
【請求項３】前記メモリは、不揮発性メモリであるこ
とを特徴とする請求項１又は２記載の映像信号秘匿化処
理装置。
【請求項４】前記メモリは書換え可能なメモリであ
り、前記メモリの鍵データを入力する入力手段を更に有
することを特徴とする請求項１又は２記載の映像信号秘
匿化処理装置。
【請求項５】前記鍵データを保持するメモリを着脱自
在に構成したことを特徴とする請求項１〜４のいずれか
１項に記載の映像信号秘匿化処理装置。
【請求項６】前記ＰＮ発生器は、線形フィードバック
シフトレジスタ及び非線形フィードバックシフトレジス
タのいずれかであることを特徴とする請求項１又は２記
載の映像信号秘匿化処理装置。
【請求項７】前記シフトレジスタはフィールドプログ
ラマブルレジスタであることを特徴とする請求項６記載
の映像信号秘匿化処理装置。
【請求項８】テレビジョン信号の映像信号のスクラン
ブル及びデスクランブルを行う映像信号秘匿化処理装置
であって、秘匿化するための鍵データを記憶する不揮発性の第１の
メモリと、書換え可能な複数桁の暗証番号を記憶する不揮発性の第
２のメモリと、前記第１，第２のメモリの出力が与えられる論理回路
と、前記第２のメモリに複数桁の暗証番号を入力する入力手
段と、入力された映像信号を水平走査線毎に交互に書込む一対
のラインメモリと、前記論理回路の出力が初期値として設定され、相異なっ
た擬似ランダムパルス信号を各水平走査線毎に出力する
ＰＮ発生器と、スクランブル時には前記ＰＮ発生器の出力に対応した値
を初期値とし、デスクランブル時には前記ＰＮ発生器の
出力を前記ラインメモリの最大アドレス値から減算した
値を初期値として設定するアドレス設定回路と、前記アドレス設定回路により設定されたアドレスから連
続するアドレスを発生し、各水平走査線単位でアドレス
信号を交互に前記一対のラインメモリに与えるアドレス
カウンタと、を具備することを特徴とする映像信号秘匿
化処理装置。
【請求項９】テレビジョン信号の映像信号のスクラン
ブル及びデスクランブルを行う映像信号秘匿化処理装置
であって、秘匿化するための鍵データを記憶する不揮発性の第１の
メモリと、書換え可能な複数桁の暗証番号を記憶する不揮発性の第
２のメモリと、前記第１，第２のメモリの出力が与えられる論理回路
と、前記第２のメモリに複数桁の暗証番号を入力する入力手
段と、入力された映像信号を水平走査線毎に交互に書込む一対
のラインメモリと、前記論理回路の出力が初期値として設定され、相異なっ
た擬似ランダムパルス信号を各水平走査線毎に出力する
ＰＮ発生器と、スクランブル時には前記ＰＮ発生器の出力を前記ライン
メモリの最大アドレス値から減算した値を初期値とし、
デスクランブル時には前記ＰＮ発生器の出力に対応した
値を初期値として設定するアドレス設定回路と、前記アドレス設定回路により設定されたアドレスから連
続するアドレスを発生し、各水平走査線単位でアドレス
信号を交互に前記一対のラインメモリに与えるアドレス
カウンタと、を具備することを特徴とする映像信号秘匿
化処理装置。
【請求項１０】前記第１，第２のメモリ及び論理回路
は１つのパッケージ内に収納され着脱自在に構成したこ
とを特徴とする請求項８又は９記載の映像信号秘匿化処
理装置。
【請求項１１】前記ＰＮ発生器は、線形フィードバッ
クシフトレジスタ及び非線形フィードバックシフトレジ
スタのいずれかであることを特徴とする請求項８又は９
記載の映像信号秘匿化処理装置。
【請求項１２】前記シフトレジスタはフィールドプロ
グラマブルレジスタであることを特徴とする請求項１１
記載の映像信号秘匿化処理装置。
【請求項１３】スクランブル時に所定の水平走査期間
にスクランブルトリガ信号を書込むスクランブルトリガ
信号書込手段と、デスクランブル時に前記スクランブル
トリガ信号が読出されたときに前記アドレス設定回路に
よるアドレス設定を開始させる制御手段と、を具備する
ことを特徴とする請求項１〜１２のいずれか１項に記載
の映像信号秘匿化処理装置。
【請求項１４】前記アドレスカウンタは、前記アドレ
ス設定回路より設定されたアドレスから連続する読出ア
ドレスを発生し、各水平走査線単位で読出アドレス信号
を交互に一対の前記ラインメモリに与える読出アドレス
カウンタであることを特徴とする請求項１〜１３のいず
れか１項に記載の映像信号秘匿化処理装置。
【請求項１５】前記アドレスカウンタは、前記アドレ
ス設定回路より設定されたアドレスから連続する書込ア
ドレスを発生し、各水平走査線単位で書込アドレス信号
を交互に一対の前記ラインメモリに与える書込アドレス
カウンタであることを特徴とする請求項１〜１３のいず
れか１項に記載の映像信号秘匿化処理装置。