JPH06132246A - Contact hole buried structure and contact hole burying method - Google Patents

Contact hole buried structure and contact hole burying method

Info

Publication number
JPH06132246A
JPH06132246A JP27882592A JP27882592A JPH06132246A JP H06132246 A JPH06132246 A JP H06132246A JP 27882592 A JP27882592 A JP 27882592A JP 27882592 A JP27882592 A JP 27882592A JP H06132246 A JPH06132246 A JP H06132246A
Authority
JP
Japan
Prior art keywords
contact hole
layer
nucleation layer
forming step
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27882592A
Other languages
Japanese (ja)
Inventor
Tsutomu Niizawa
勉 新澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27882592A priority Critical patent/JPH06132246A/en
Publication of JPH06132246A publication Critical patent/JPH06132246A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To materialize the formation of multilayer wiring, where the electric conductivity can be obtained easily and Al wiring is flattened, by buring fine contact holes different in depth flatly. CONSTITUTION:Contact holes 4, 1/2 or more in aspect ratio and the same in diameter, are formed by performing ordinary exposure, development, and etching processes after forming an insulating layer 3 to cover an Si device layer 1 or lower-layer wiring 2, and a core forming layer (Si film) 6 is formed for a substrate, where a resist film 5 remains left, by selective CVD process. Next, the resist film 5 is removed, and Al 7 is stacked on the side and the bottom of a contact hole 4 by selective CVD so as to bury the contact hole 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、集積回路の多層配線に
関し、特に径が等しく深さの異なるコンタクトホールの
埋込構造およびその埋込方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring of an integrated circuit, and more particularly to a contact hole burying structure having the same diameter and different depth, and a burying method thereof.

【0002】[0002]

【従来の技術】塗布型絶縁膜を用いた平坦化が行われて
いるLSIの場合、下層配線が密集した部分とそうでな
い部分とで絶縁膜の厚みが異なるため、上部配線との電
気的接続のためのコンタクトホールの深さがコンタクト
ホールごとに異なる場合が生ずる。
2. Description of the Related Art In the case of an LSI in which a coating type insulating film is used for planarization, the thickness of the insulating film is different between the area where the lower layer wiring is dense and the area where it is not dense. There is a case where the depth of the contact hole for each contact hole is different for each contact hole.

【0003】深さの異なったコンタクトホールを埋込む
ためには、従来ブランケットCVDによりコンフォーマ
ルにポリシリコンやWを成膜して行っているが、抵抗が
高いことから基板全面に形成された膜をコンタクトホー
ル上面までエッチバックする必要があり、工程数が増え
る煩雑さがある。
In order to fill the contact holes having different depths, conventionally, a blanket CVD is used to form a film of polysilicon or W conformally. However, since the resistance is high, a film formed on the entire surface of the substrate. Need to be etched back to the upper surface of the contact hole, which is complicated and the number of steps must be increased.

【0004】化学気相堆積を用いた選択成長方法として
は、1986年秋応用物理学会講演番号30a−N−1
0記載のWによるコンタクトホールの埋め込みや、第1
8回固体素子材料コンファレンス予稿集,755〜75
6頁(1986年)記載の、トリイソブチアルミ((i
−C45)3Al)を原料として用いたAlの選択的成
長方法が報告されている。これらによると、原料流量や
基板温度などのパラメータを適当に選ぶと、絶縁膜とシ
リコン露出面での化学的活性の違いにより、シリコン露
出面にのみ前記金属を堆積させることができる。
As a selective growth method using chemical vapor deposition, fall 1986, Japan Society of Applied Physics, No. 30a-N-1
0 fills the contact hole with W,
Proceedings of 8th Conference on Solid State Materials, 755-75
Triisobutylaluminum ((i
-C 4 H 5) 3Al) selective growth method of Al was used as a raw material have been reported. According to these, if the parameters such as the flow rate of the raw material and the substrate temperature are appropriately selected, the metal can be deposited only on the silicon exposed surface due to the difference in chemical activity between the insulating film and the silicon exposed surface.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、コンタ
クトホールの底面部のみ選択的に成長する面が露出して
いるので、深さの異なるコンタクトホールを埋めようと
する場合、より浅いコンタクトホールほど早く埋め込ま
れる。したがって、浅いコンタクトホールを上面まで埋
め込むことができたとしても、同時に深いコンタクトホ
ールは埋めきれず、深いコンタクトホールを上面まで埋
めようとすると、浅いコンタクトホールは堆積物が盛り
上がってしまうという問題がある。
However, since the selectively growing surface is exposed only at the bottom surface of the contact hole, when a contact hole having a different depth is to be filled, the shallower the contact hole, the faster the filling. Be done. Therefore, even if the shallow contact hole can be filled up to the upper surface, at the same time, the deep contact hole cannot be filled up, and if the deep contact hole is filled up to the upper surface, the shallow contact hole has a problem that the deposit rises. .

【0006】本発明の目的は、深さの異なる微細なコン
タクトホールを平坦化に埋め込むコンタクトホール埋込
構造およびその埋込方法を提供することにある。
An object of the present invention is to provide a contact hole burying structure and a burying method for burying fine contact holes having different depths in planarization.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るコンタクトホール埋込構造は、核形成
層と埋込み金属とを有するコンタクトホール埋込構造で
あって、核形成層は、コンタクトホールの底部及び側壁
に設けられ、埋込み金属は、コンタクトホール内部に埋
込まれたAlである。
In order to achieve the above object, a contact hole burying structure according to the present invention is a contact hole burying structure having a nucleation layer and a burying metal, and the nucleation layer comprises: The embedded metal provided on the bottom and side walls of the contact hole is Al embedded inside the contact hole.

【0008】また本発明に係るコンタクトホール埋込構
造は、バリアメタルあるいはポリシリコン層と核形成層
と埋込み金属とを有するコンタクトホール埋込構造であ
って、バリアメタルあるいはポリシリコン層は、コンタ
クトホールの底部に設けられ、核形成層は、コンタクト
ホールの側壁に設けられ、埋込み金属は、コンタクトホ
ール内部に埋込まれたAlである。
The contact hole burying structure according to the present invention is a contact hole burying structure having a barrier metal or polysilicon layer, a nucleation layer and a burying metal, and the barrier metal or polysilicon layer is a contact hole. The nucleation layer is provided on the side wall of the contact hole, and the buried metal is Al buried inside the contact hole.

【0009】また本発明に係るコンタクトホール埋込方
法は、コンタクトホール形成工程と、核形成層成膜工程
と、Al堆積工程とを含むコンタクトホール埋込方法で
あって、コンタクトホール形成工程は、Siデバイス層
あるいは下層配線を被覆する絶縁層を形成した後、通常
の露光・現像・エッチング処理を行い、アスペクト比1
/2以上の同一径のコンタクトホールを形成するもので
あり、核形成層成膜工程は、絶縁層上のレジスト膜を残
したまま選択CVD処理により核形成層をコンタクトホ
ールの底部及び側壁に形成するものであり、Al堆積工
程は、レジスト膜を除去した後、選択CVD処理により
コンタクトホールの側面及び底面に選択的にAlを堆積
させるものである。
The contact hole filling method according to the present invention is a contact hole filling method including a contact hole forming step, a nucleation layer forming step, and an Al depositing step. After forming the insulating layer that covers the Si device layer or the lower wiring, the normal exposure, development and etching processes are performed to obtain an aspect ratio of 1
/ 2 or more contact holes having the same diameter are formed. In the nucleation layer forming step, the nucleation layer is formed on the bottom and side walls of the contact hole by selective CVD while leaving the resist film on the insulating layer. In the Al deposition step, after removing the resist film, Al is selectively deposited on the side surface and the bottom surface of the contact hole by the selective CVD process.

【0010】また本発明に係るコンタクトホール埋込方
法は、コンタクトホール形成工程と、核形成層成膜工程
と、核形成層除去工程と、Al堆積工程とを有するコン
タクトホール埋込方法であって、コンタクトホール形成
工程は、Siデバイス層あるいは下層配線を被覆する絶
縁層及びレジスト膜を形成した後、通常の露光・現像・
エッチング・レジスト剥離処理を行い、絶縁膜を露光さ
せて、アスペクト比1/2以上の同一径のコンタクトホ
ールを形成するものであり、核形成層成膜工程は、選択
CVD処理によりコンタクトホールを含む絶縁膜表面全
面に核形成層を形成するものであり、核形成層除去工程
は、異方性エッチングにより絶縁膜表面及びコンタクト
ホールの底面の核形成層を除去するものであり、Al堆
積工程は、選択CVD処理によりコンタクトホールの側
面及び底面に選択的にAlを堆積させるものである。
A contact hole filling method according to the present invention is a contact hole filling method including a contact hole forming step, a nucleation layer forming step, a nucleation layer removing step, and an Al depositing step. In the contact hole forming process, after forming an insulating layer and a resist film for covering the Si device layer or the lower layer wiring, a normal exposure / development /
Etching / resist stripping treatment is performed to expose the insulating film to form contact holes having the same diameter with an aspect ratio of 1/2 or more. The nucleation layer forming step includes the contact holes by selective CVD treatment. The nucleation layer is formed on the entire surface of the insulating film, and the nucleation layer removing step removes the nucleation layer on the insulating film surface and the bottom surface of the contact hole by anisotropic etching. By selective CVD processing, Al is selectively deposited on the side surface and the bottom surface of the contact hole.

【0011】[0011]

【作用】深さが異なり、径が等しい複数のコンタクトホ
ールをコンタクトホール上面まで均一に埋めるために
は、コンタクトホール底面部だけでなく、側面にも堆積
を開始させる核形成層を薄く堆積させることにより、コ
ンタクトホールの底面および側面から堆積が始まる。堆
積速度に異方性のないCVDにおいては、コンタクトホ
ールの初期の側壁と底面の表面材質の違いによる成膜開
始時間の差は僅かであると考えられ、埋込み金属として
のAlが堆積された後のAl表面に対しては、コンタク
トホールの側壁からの堆積速度も底面からの堆積速度も
ほとんど差がないと考えられている。
[Function] In order to uniformly fill a plurality of contact holes having different depths and the same diameter up to the upper surface of the contact hole, a thin nucleation layer for starting deposition is formed not only on the bottom surface of the contact hole but also on the side surface. Thus, the deposition starts from the bottom surface and the side surface of the contact hole. In CVD where the deposition rate has no anisotropy, it is considered that the difference in the film formation start time due to the difference in the surface material between the initial side wall and the bottom surface of the contact hole is small, and after Al as the embedded metal is deposited, It is considered that there is almost no difference between the deposition rate from the side wall of the contact hole and the deposition rate from the bottom surface of the Al surface.

【0012】コンタクトホールの側壁からの堆積に対し
ては、コンタクトホール径の半分の膜厚まで堆積すれば
コンタクトホールを埋め込むことができる。これに対し
コンタクトホールの底面からの堆積においてはコンタク
トホールを埋め込むには、その深さ分の膜厚まで堆積さ
せる必要がある。アスペクト比が1/2、すなわちコン
タクトホールの側壁とコンタクトホールの中心との距離
と、コンタクトホールの底面とコンタクトホールの直上
との距離とが等しいコンタクトホールでは、堆積に対す
る側面からの成長の寄与と底面からの成長の寄与とが等
しくなると考えられる。
As for the deposition from the side wall of the contact hole, the contact hole can be buried by depositing up to a film thickness of half the diameter of the contact hole. On the other hand, when depositing from the bottom of the contact hole, in order to fill the contact hole, it is necessary to deposit up to the film thickness corresponding to the depth. When the aspect ratio is 1/2, that is, the distance between the side wall of the contact hole and the center of the contact hole is equal to the distance between the bottom surface of the contact hole and the position directly above the contact hole, the contribution of growth from the side surface to the deposition is considered. It is considered that the contribution of growth from the bottom surface becomes equal.

【0013】しかし、アスペクト比が1/2より大きい
場合、堆積に対するコンタクトホール側面からの成長の
寄与がコンタクトホール底面からの成長の寄与より大き
くなるため、深さの異なったコンタクトホールに対して
も径が同じであればコンタクトホール側壁からの堆積に
より埋めることができ、異なった深さをもつ同一径のコ
ンタクトホールを同時に埋め込むことができる。
However, when the aspect ratio is larger than 1/2, the contribution of the growth from the side surface of the contact hole to the deposition is larger than the contribution of the growth from the bottom surface of the contact hole. If the diameter is the same, it can be filled by depositing from the side wall of the contact hole, and contact holes having the same diameter with different depths can be filled at the same time.

【0014】[0014]

【実施例】以下、本発明を図により説明する。The present invention will be described below with reference to the drawings.

【0015】(実施例1)図1は本発明の実施例1を工
程順に示す断面図である。まず図1(a)に示すよう
に、Siデバイス層1と下層配線2を被覆する絶縁層3
を形成した後、通常の露光・現像・エッチング工程を行
い、アスペクト比1/2以上の同一径のコンタクトホー
ル4を形成する。この場合、下層配線2の間隔が狭い部
分と広い部分とでは絶縁膜3の厚みに差ができ、このた
め形成されたコンタクトホール4の深さが異なる。
(Embodiment 1) FIG. 1 is a sectional view showing Embodiment 1 of the present invention in the order of steps. First, as shown in FIG. 1A, an insulating layer 3 covering the Si device layer 1 and the lower wiring 2 is formed.
After the formation, the normal exposure / development / etching steps are performed to form the contact holes 4 having the same diameter and an aspect ratio of ½ or more. In this case, there is a difference in the thickness of the insulating film 3 between the portion where the lower layer wiring 2 has a narrow gap and the portion where the gap is wide, so that the depth of the contact hole 4 formed is different.

【0016】次に図1(b)に示すように、レジスト膜
5が形成されたままの基板に対して、核形成層であるS
i薄膜6をCVDにより段差被覆性よく形成すると、コ
ンタクトホール4の内面とレジスト膜5の表面にSi薄
膜6が形成される。
Next, as shown in FIG. 1 (b), S that is a nucleation layer is added to the substrate on which the resist film 5 is still formed.
When the i thin film 6 is formed by CVD with good step coverage, the Si thin film 6 is formed on the inner surface of the contact hole 4 and the surface of the resist film 5.

【0017】次に図1(c)に示すように、レジスト膜
5を通常のレジスト灰化および有機剥離工程により除去
すると、コンタクトホール4の底面および側面のみがS
i薄膜6により被覆され、コンタクトホール4以外の絶
縁膜3の表面はSi薄膜6がない状態となる。コンタク
トホール4の底面と側面に形成されたSi薄膜6は大気
に曝すと、その表面が酸化されるため、CVD装置に導
入する前に希フッ酸で自然酸化膜を除去する処理を行
う。
Next, as shown in FIG. 1C, when the resist film 5 is removed by a usual resist ashing and organic stripping process, only the bottom surface and the side surface of the contact hole 4 are S.
The surface of the insulating film 3 other than the contact hole 4 is covered with the i thin film 6 and the Si thin film 6 is not present. Since the surface of the Si thin film 6 formed on the bottom surface and the side surface of the contact hole 4 is oxidized when exposed to the atmosphere, the natural oxide film is removed with dilute hydrofluoric acid before being introduced into the CVD apparatus.

【0018】次に減圧CVD装置を用いて、全圧2To
rr,水素キャリア60sccm,DMAH(ジメチル
アルミニウムハイドライド)0.2Torrの設定条件
の下で選択CVDを2分間行うと、図1(d)のように
深さの異なるコンタクトホール4がAl7でコンタクト
ホール直上まで埋め込まれる。
Next, using a low pressure CVD apparatus, a total pressure of 2 To
When selective CVD is performed for 2 minutes under the setting conditions of rr, hydrogen carrier 60 sccm, and DMAH (dimethylaluminum hydride) 0.2 Torr, contact holes 4 having different depths are made of Al7 and are directly above the contact holes as shown in FIG. 1 (d). Embedded up to.

【0019】(実施例2)図2は本発明の実施例2を工
程順に示す断面図である。まず図2(a)に示すよう
に、Siデバイス層21と下層配線22を被覆する絶縁
層23を形成した後、通常の露光・現像・エッチング工
程を行い、アスペクト比1/2以上の同一径のコンタク
トホール24を形成する。
(Embodiment 2) FIG. 2 is a sectional view showing Embodiment 2 of the present invention in the order of steps. First, as shown in FIG. 2A, an insulating layer 23 covering the Si device layer 21 and the lower wiring 22 is formed, and then a normal exposure / development / etching process is performed to obtain the same diameter with an aspect ratio of ½ or more. Contact hole 24 is formed.

【0020】次に図2(b)に示すように、レジスト膜
25を除去した後に、核形成層であるSi薄膜26をC
VD法により段差被覆性よく形成すると、コンタクトホ
ール24の表面と絶縁層23の表面にSi薄膜26が形
成される。
Next, as shown in FIG. 2B, after removing the resist film 25, the Si thin film 26 as a nucleation layer is removed by C
When the step coverage is formed by the VD method, the Si thin film 26 is formed on the surface of the contact hole 24 and the surface of the insulating layer 23.

【0021】次に図2(c)に示すように、反応ガスに
Cl2を用いて10-3Torrの圧力のもとに、マグネ
トロンRIEによるドライエッチングでコンタクトホー
ル24の側壁以外のSi薄膜26を取り除く。この場
合、Arイオンによるドライエッチング促進反応が進む
圧力領域なので、コンタクトホール24の側壁のSi薄
膜26はイオンによる衝撃を受けにくく、基板に対して
垂直な方向にSiの異方性エッチングが進む。そのため
図2(c)に示すように、コンタクトホール24の側面
のみがSi薄膜26で被覆された状態になる。
Next, as shown in FIG. 2C, the Si thin film 26 other than the side wall of the contact hole 24 is dry-etched by magnetron RIE under a pressure of 10 -3 Torr using Cl 2 as a reaction gas. Get rid of. In this case, the Si thin film 26 on the side wall of the contact hole 24 is less likely to be impacted by the ions because it is a pressure region where the dry etching promotion reaction by Ar ions proceeds, and anisotropic etching of Si proceeds in a direction perpendicular to the substrate. Therefore, as shown in FIG. 2C, only the side surface of the contact hole 24 is covered with the Si thin film 26.

【0022】次に図2(d)に示すように、減圧CVD
装置を用いて全圧2Torr,水素キャリア60scc
m,DMAH(ジメチルアルミニウムハイドライド)
0.2Torrの設定条件の下で選択CVDを2分間行
うと、Al27が堆積し、コンタクトホール24を埋め
込むことができる。
Next, as shown in FIG. 2D, low pressure CVD
Total pressure 2 Torr, hydrogen carrier 60scc
m, DMAH (dimethyl aluminum hydride)
When selective CVD is performed for 2 minutes under the setting condition of 0.2 Torr, Al 27 is deposited and the contact hole 24 can be filled.

【0023】以上の実施例では、核形成層としてSi薄
膜6を用いたが、Ti,TiN,Cu,Auなどの金属
でコンフォーマルに堆積できるものであればよいことは
いうまでもない。
In the above embodiments, the Si thin film 6 was used as the nucleation layer, but it goes without saying that it can be conformally deposited with a metal such as Ti, TiN, Cu or Au.

【0024】また、Alの選択堆積の原料として、DM
AHを用いたが、トリブチルアルミニウムやトリメチル
アミンアランなどの有機アルミニウムを用いても同じ結
果を得ることができることは云うまでもない。
As a raw material for selective deposition of Al, DM
Although AH was used, it goes without saying that the same result can be obtained by using organic aluminum such as tributylaluminum or trimethylamine alane.

【0025】[0025]

【発明の効果】以上説明したように本発明によれば、コ
ンタクトホール側壁にAlCVDの核形成層を形成する
ことで、深さの異なる径の等しいアスペクト比1/2以
上のコンタクトホールを均一に埋め込むことができ、A
l系配線の平坦化多層配線形成を実現することができ
る。
As described above, according to the present invention, by forming the AlCVD nucleation layer on the side wall of the contact hole, the contact holes having different diameters and having the same aspect ratio of 1/2 or more are uniformly formed. Can be embedded, A
It is possible to realize flattening of 1-system wiring and multilayer wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1を説明するための主要工程図
である。
FIG. 1 is a main process diagram for explaining a first embodiment of the present invention.

【図2】本発明の実施例2を説明するための主要工程図
である。
FIG. 2 is a main process diagram for explaining a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 Siデバイス層 2 下層配線 3 絶縁層 4 コンタクトホール 5 レジスト膜 6 Si薄膜 7 Al 21 Siデバイス層 22 下層配線 23 絶縁層 24 コンタクトホール 25 レジスト膜 26 Si薄膜 27 Al DESCRIPTION OF SYMBOLS 1 Si device layer 2 Lower layer wiring 3 Insulating layer 4 Contact hole 5 Resist film 5 Si thin film 7 Al 21 Si device layer 22 Lower layer wiring 23 Insulating layer 24 Contact hole 25 Resist film 26 Si thin film 27 Al

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 核形成層と埋込み金属とを有するコンタ
クトホール埋込構造であって、 核形成層は、コンタクトホールの底部及び側壁に設けら
れ、 埋込み金属は、コンタクトホール内部に埋込まれたAl
であることを特徴とするコンタクトホール埋込構造。
1. A contact hole burying structure having a nucleation layer and a burying metal, wherein the nucleation layer is provided on the bottom and side walls of the contact hole, and the burying metal is buried inside the contact hole. Al
The contact hole embedding structure is characterized in that
【請求項2】 バリアメタルあるいはポリシリコン層と
核形成層と埋込み金属とを有するコンタクトホール埋込
構造であって、 バリアメタルあるいはポリシリコン層は、コンタクトホ
ールの底部に設けられ、 核形成層は、コンタクトホールの側壁に設けられ、 埋込み金属は、コンタクトホール内部に埋込まれたAl
であることを特徴とするコンタクトホール埋込構造。
2. A contact hole filling structure having a barrier metal or polysilicon layer, a nucleation layer and a buried metal, wherein the barrier metal or polysilicon layer is provided at the bottom of the contact hole, and the nucleation layer is , Is provided on the side wall of the contact hole, and the embedded metal is Al embedded inside the contact hole.
The contact hole embedding structure is characterized in that
【請求項3】 コンタクトホール形成工程と、核形成層
成膜工程と、Al堆積工程とを含むコンタクトホール埋
込方法であって、 コンタクトホール形成工程は、Siデバイス層あるいは
下層配線を被覆する絶縁層を形成した後、通常の露光・
現像・エッチング処理を行い、アスペクト比1/2以上
の同一径のコンタクトホールを形成するものであり、 核形成層成膜工程は、絶縁層上のレジスト膜を残したま
ま選択CVD処理により核形成層をコンタクトホールの
底部及び側壁に形成するものであり、 Al堆積工程は、レジスト膜を除去した後、選択CVD
処理によりコンタクトホールの側面及び底面に選択的に
Alを堆積させるものであることを特徴とするコンタク
トホール埋込方法。
3. A contact hole embedding method including a contact hole forming step, a nucleation layer forming step, and an Al depositing step, wherein the contact hole forming step is an insulation for covering a Si device layer or a lower layer wiring. After forming the layer, normal exposure
By developing and etching, contact holes with the same diameter with an aspect ratio of ½ or more are formed. In the nucleation layer formation process, nuclei are formed by selective CVD processing while leaving the resist film on the insulating layer. A layer is formed on the bottom and side walls of the contact hole. In the Al deposition step, after removing the resist film, selective CVD is performed.
A method of embedding a contact hole, characterized in that Al is selectively deposited on a side surface and a bottom surface of the contact hole by a treatment.
【請求項4】 コンタクトホール形成工程と、核形成層
成膜工程と、核形成層除去工程と、Al堆積工程とを有
するコンタクトホール埋込方法であって、 コンタクトホール形成工程は、Siデバイス層あるいは
下層配線を被覆する絶縁層及びレジスト膜を形成した
後、通常の露光・現像・エッチング・レジスト剥離処理
を行い、絶縁膜を露光させて、アスペクト比1/2以上
の同一径のコンタクトホールを形成するものであり、 核形成層成膜工程は、選択CVD処理によりコンタクト
ホールを含む絶縁膜表面全面に核形成層を形成するもの
であり、 核形成層除去工程は、異方性エッチングにより絶縁膜表
面及びコンタクトホールの底面の核形成層を除去するも
のであり、 Al堆積工程は、選択CVD処理によりコンタクトホー
ルの側面及び底面に選択的にAlを堆積させるものであ
ることを特徴とするコンタクトホール埋込方法。
4. A contact hole filling method comprising a contact hole forming step, a nucleation layer forming step, a nucleation layer removing step, and an Al depositing step, wherein the contact hole forming step comprises a Si device layer. Alternatively, after forming an insulating layer and a resist film for covering the lower layer wiring, ordinary exposure, development, etching, and resist stripping are performed to expose the insulating film to form a contact hole with an aspect ratio of ½ or more and the same diameter. The nucleation layer forming step is a step of forming a nucleation layer on the entire surface of the insulating film including the contact holes by the selective CVD process. The nucleation layer on the film surface and the bottom surface of the contact hole is removed. In the Al deposition step, the side surface of the contact hole and the side surface of the contact hole are selectively CVD processed. A contact hole embedding method which is characterized in that one which selectively depositing Al on the surface.
JP27882592A 1992-10-16 1992-10-16 Contact hole buried structure and contact hole burying method Pending JPH06132246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27882592A JPH06132246A (en) 1992-10-16 1992-10-16 Contact hole buried structure and contact hole burying method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27882592A JPH06132246A (en) 1992-10-16 1992-10-16 Contact hole buried structure and contact hole burying method

Publications (1)

Publication Number Publication Date
JPH06132246A true JPH06132246A (en) 1994-05-13

Family

ID=17602684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27882592A Pending JPH06132246A (en) 1992-10-16 1992-10-16 Contact hole buried structure and contact hole burying method

Country Status (1)

Country Link
JP (1) JPH06132246A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310891A (en) * 2006-08-07 2006-11-09 Toshiba Corp Semiconductor device and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310891A (en) * 2006-08-07 2006-11-09 Toshiba Corp Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
JP3501937B2 (en) Method for manufacturing semiconductor device
EP1247292B1 (en) Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
JPH10247650A (en) Copper wire interconnection and completely flattened dual damascene metallization using selective cvd aluminum plug
JP3175195B2 (en) Method of forming multilayer wiring
JPH05283362A (en) Method of forming multilayer wiring
JP3391933B2 (en) Semiconductor device and manufacturing method thereof
KR960009091B1 (en) Manufacturing method of planar electric interconnection structure
JPH04307934A (en) Forming method of tungsten plug
US5763324A (en) Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes
JP2519217B2 (en) Method of forming an interconnection conductor
JPH06132246A (en) Contact hole buried structure and contact hole burying method
JPH08288390A (en) Semiconductor device and manufacture thereof
JP2005005697A (en) Manufacturing method of semiconductor device
JPH1064844A (en) Plug forming method for semiconductor element
JP3036499B2 (en) Method for forming aluminum film for wiring and semiconductor device having aluminum wiring
KR940011732B1 (en) Manufacturing method of semiconductor device
JP2702007B2 (en) Method for manufacturing semiconductor device
JP2985204B2 (en) Method for manufacturing semiconductor device
JPH05152449A (en) Manufacture of semiconductor device
JPH1074837A (en) Semiconductor device and its manufacture
KR100571677B1 (en) Tungsten deposition method for preventing from key-hole formation
JPH05291185A (en) Forming method for plug-in vertical interconnection
JP2606080B2 (en) Method for manufacturing semiconductor device
JPH02151034A (en) Manufacture of semiconductor device
JP2782912B2 (en) Method for manufacturing semiconductor device