JPH06132186A - Semiconductor manufacture device - Google Patents
Semiconductor manufacture deviceInfo
- Publication number
- JPH06132186A JPH06132186A JP304292A JP304292A JPH06132186A JP H06132186 A JPH06132186 A JP H06132186A JP 304292 A JP304292 A JP 304292A JP 304292 A JP304292 A JP 304292A JP H06132186 A JPH06132186 A JP H06132186A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cassette
- semiconductor manufacturing
- semiconductor
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000007246 mechanism Effects 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 12
- 230000007723 transport mechanism Effects 0.000 claims description 4
- 230000004308 accommodation Effects 0.000 claims description 3
- 230000032258 transport Effects 0.000 claims 1
- 239000000428 dust Substances 0.000 abstract description 13
- 238000009434 installation Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 61
- 238000005468 ion implantation Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 238000004080 punching Methods 0.000 description 7
- 230000003749 cleanliness Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体製造装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus.
【０００２】[0002]
【従来の技術】一般に、半導体製造工程においては、半
導体ウエハ等に対する微細な回路パターンの形成に塵埃
が悪影響を及ぼすため、天井から床に向けて清浄化空気
の流れ（ダウンフロー）が形成されたクリーンルーム内
でそのほとんどの工程が実施される。したがって、例え
ばエッチング装置、ＣＶＤ装置、スパッタ装置、イオン
注入装置等の半導体製造装置は、クリーンルーム内に配
置される。2. Description of the Related Art Generally, in a semiconductor manufacturing process, dust adversely affects the formation of a fine circuit pattern on a semiconductor wafer or the like, so that a flow of clean air (downflow) is formed from the ceiling to the floor. Most of the steps are performed in a clean room. Therefore, for example, a semiconductor manufacturing apparatus such as an etching apparatus, a CVD apparatus, a sputtering apparatus, an ion implantation apparatus, etc. is arranged in a clean room.
【０００３】ところで、半導体製造工程においては、被
処理物例えば半導体ウエハは、複数例えば25枚の半導体
ウエハを収容可能に構成されたいわゆるウエハカセット
内に収容されて各工程間を搬送される。したがって、半
導体製造装置には、半導体ウエハ等に所定の処理、例え
ばエッチング処理、ＣＶＤ膜の成膜処理、スパッタリン
グ処理、イオン注入処理等を施す処理機構と、複数のウ
エハカセットを収容するいわゆるカセットバッファ、ウ
エハカセット内の半導体ウエハのオリエンテーションフ
ラットの位置を揃えて所定の向きに整列させるウエハ整
列機構、ウエハカセット内の半導体ウエハを処理部にロ
ード・アンロードするロード・アンロード機構等を備え
たものが多い。By the way, in a semiconductor manufacturing process, an object to be processed, for example, a semiconductor wafer is housed in a so-called wafer cassette configured to accommodate a plurality of, for example, 25 semiconductor wafers, and is transported between the processes. Therefore, a semiconductor manufacturing apparatus includes a processing mechanism for performing a predetermined process such as an etching process, a CVD film forming process, a sputtering process, an ion implantation process on a semiconductor wafer, and a so-called cassette buffer for accommodating a plurality of wafer cassettes. A wafer alignment mechanism that aligns the orientation flats of the semiconductor wafers in the wafer cassette in a predetermined direction, and a load / unload mechanism that loads / unloads the semiconductor wafers in the wafer cassette to the processing unit There are many.
【０００４】なお、通常クリーンルームは、パンチング
メタル等から構成される床により、上層階と下層階とに
分けられており、この上層階には各半導体製造装置等が
配置され、下層階には真空ポンプ等が配置されることが
多い。A clean room is usually divided into an upper floor and a lower floor by a floor made of punching metal or the like. Each semiconductor manufacturing apparatus is arranged on the upper floor, and a vacuum is provided on the lower floor. A pump or the like is often arranged.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、近年半
導体デバイスは、急速に高集積化および微細化される傾
向にあり、これに伴って半導体製造工程においては、工
程数の増加に伴う半導体製造装置数の増大によるクリー
ンルーム内の占有面積の増大、塵埃付着による歩留まり
の低下等の問題が発生している。However, in recent years, semiconductor devices have tended to be highly integrated and miniaturized rapidly, and accordingly, in the semiconductor manufacturing process, the number of semiconductor manufacturing apparatuses has increased with the increase in the number of processes. However, there are problems such as an increase in the occupied area in the clean room due to the increase of dust and a decrease in the yield due to adhesion of dust.
【０００６】このため、上述したような半導体製造装置
においても、さらに設置スペースを削減してスペースフ
ァクターを向上させること、被処理物に対する塵埃の付
着を防止して歩留まりの向上を図ること等が要求されて
いる。Therefore, even in the semiconductor manufacturing apparatus as described above, it is required to further reduce the installation space to improve the space factor, prevent dust from adhering to the object to be processed, and improve the yield. Has been done.
【０００７】本発明は、かかる従来の事情に対処してな
されたもので、従来に較べて設置スペースを削減してス
ペースファクターの向上を図ることができるとともに、
被処理物に対する塵埃の付着を防止して歩留まりの向上
を図ることのできる半導体製造装置を提供しようとする
ものである。The present invention has been made in response to such a conventional situation. It is possible to reduce the installation space and improve the space factor as compared with the conventional one.
An object of the present invention is to provide a semiconductor manufacturing apparatus capable of preventing dust from adhering to an object to be processed and improving yield.
【０００８】[0008]
【課題を解決するための手段】すなわち、本発明の半導
体製造装置は、上部から下部に向けて清浄化気体流を形
成され、少なくとも上層階と下層階の複数の階層を有す
るクリーンルームに配置される半導体製造装置であっ
て、前記上層階に配置され、前記被処理物を複数収容す
る被処理物収容機構と、前記下層階に配置され、前記被
処理物に所定の処理を施す処理機構と、前記被処理物収
容機構と前記処理機構との間で前記被処理物を搬送する
搬送機構とを具備したことを特徴とする。That is, the semiconductor manufacturing apparatus of the present invention is arranged in a clean room having a plurality of layers of at least an upper floor and a lower floor, in which a purified gas flow is formed from the upper part to the lower part. A semiconductor manufacturing apparatus, which is disposed on the upper floor, a treatment object accommodating mechanism that accommodates a plurality of the treatment objects, and a treatment mechanism that is disposed on the lower floor and performs a predetermined treatment on the treatment object, It is characterized by further comprising a transport mechanism for transporting the object to be processed between the object accommodation mechanism and the processing mechanism.
【０００９】[0009]
【作用】前述したように、一般にクリーンルームは、パ
ンチングメタル等によって、上層階と下層階とに分割さ
れている。そして、従来は、これらのうちよりクリーン
度の高い上層階に半導体製造装置等を配置し、専ら上層
階を半導体ウエハ等に処理等を施す作業場として使用
し、下層階には、例えば一部の真空ポンプ、電源等が配
置されているのみである。As described above, a clean room is generally divided into upper floors and lower floors by punching metal or the like. Then, conventionally, semiconductor manufacturing equipment or the like is arranged on the upper floor of higher cleanliness among these, and the upper floor is exclusively used as a work place for processing semiconductor wafers, etc. Only a vacuum pump and power supply are provided.
【００１０】また、例えば、半導体ウエハ等に処理等を
施すエッチング装置、ＣＶＤ装置、スパッタ装置、イオ
ン注入装置等の半導体製造装置では、気密容器の内部で
所定の処理を実施するため、その気密容器等の処理機構
は、実質的にあまりクリーン度の高い環境に配置する必
要はない。Further, for example, in a semiconductor manufacturing apparatus such as an etching apparatus, a CVD apparatus, a sputtering apparatus, an ion implantation apparatus or the like for processing semiconductor wafers or the like, a predetermined processing is performed inside the airtight container, and therefore the airtight container is used. It is not necessary to arrange the processing mechanism such as, for example, in an environment having a substantially high degree of cleanliness.
【００１１】そこで、本発明の半導体製造装置では、ク
リーン度の高いクリーンルームの上層階に被処理物を複
数収容する被処理物収容機構等を配置し、クリーン度の
低いクリーンルームの下層階にイオン注入処理等を行う
処理機構を配置する。そして、これらの間に、内部に上
部から下部に向けて清浄化気体流を形成されたダクト
と、このダクト内においてウエハカセット等を搬送する
搬送駆動装置等を具備した搬送機構によって接続する。Therefore, in the semiconductor manufacturing apparatus of the present invention, an object storage mechanism for accommodating a plurality of objects to be processed is arranged on the upper floor of a clean room with high cleanliness, and ion implantation is performed on the lower floor of the clean room with low cleanliness. A processing mechanism for processing is arranged. Then, between these, a duct having a cleaning gas flow formed therein from the upper part to the lower part is connected by a transfer mechanism including a transfer driving device for transferring the wafer cassette and the like in the duct.
【００１２】これにより、従来有効に利用されていなか
ったクリーンルームの下層階を有効に利用することがで
き、スペースファクターの向上を図ることができる。ま
た、クリーンルームの上層階に設置される装置類を削減
することにより、上層階における発塵源の減少およびメ
ンテナンス時の作業員の立ち入り機会を減少させること
ができ、よりクリーンな環境を実現し、半導体ウエハ等
に対する塵埃の付着を防止して歩留まりの向上を図るこ
とができる。As a result, the lower floor of the clean room, which has not been effectively used in the past, can be effectively used, and the space factor can be improved. In addition, by reducing the equipment installed on the upper floors of the clean room, it is possible to reduce the number of dust generation sources on the upper floors and the opportunities for workers to enter during maintenance, achieving a cleaner environment, It is possible to prevent dust from adhering to a semiconductor wafer or the like and improve the yield.
【００１３】[0013]
【実施例】以下、本発明を半導体ウエハにイオン注入処
理を施すイオン注入装置に適用した一実施例を図面を参
照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to an ion implantation apparatus for performing an ion implantation process on a semiconductor wafer will be described below with reference to the drawings.
【００１４】図１は、本発明の一実施例の構成を示すも
ので、同図に示すように、クリーンルーム１には、清浄
化空気（ダウンフロー）の吹き出し口（図示せず）を備
えた天井２が設けられており、この天井２と床３との間
には、例えばダウンフローの通過孔（図示せず）を有す
るパンチングメタル４が配置されている。クリーンルー
ム１は、このパンチングメタル４によって、上層階５と
下層階６とに分割されている。FIG. 1 shows the structure of an embodiment of the present invention. As shown in FIG. 1, the clean room 1 is provided with an outlet (not shown) for purifying air (downflow). A ceiling 2 is provided, and a punching metal 4 having a downflow passage hole (not shown), for example, is arranged between the ceiling 2 and the floor 3. The clean room 1 is divided by the punching metal 4 into an upper floor 5 and a lower floor 6.
【００１５】なお、クリーンルーム１内には、天井２か
らパンチングメタル４を通過して床３方向へ向かう如
く、図示しない清浄化空気循環機構により清浄化空気の
ダウンフローが形成されている。またこのようなクリー
ンルーム１において、従来は、専ら上層階５が半導体ウ
エハ等に処理等を施す作業場として使用されており、下
層階６には、例えば一部の真空ポンプ、電源等が配置さ
れているのみである。In the clean room 1, a downflow of clean air is formed by a clean air circulation mechanism (not shown) so as to pass from the ceiling 2 through the punching metal 4 toward the floor 3. Further, in such a clean room 1, conventionally, the upper floor 5 is used exclusively as a work place for processing semiconductor wafers and the like, and the lower floor 6 is provided with, for example, some vacuum pumps, power supplies and the like. Only there.
【００１６】本実施例では、上層階５には、半導体ウエ
ハ７を複数（例えば25枚）収容するウエハカセット８を
複数個収容可能に構成されたカセットバッファ９と、こ
のカセットバッファ９から受け渡されたウエハカセット
８内の半導体ウエハ７のオリエンテーションフラットを
揃えて所定の向きに整列させるウエハ整列機構１０と、
このウエハ整列機構１０と後述するカセット搬送機構１
５の間等でウエハカセット８の受け渡しを行う受け渡し
機構１１が設けられている。In this embodiment, on the upper floor 5, a cassette buffer 9 configured to accommodate a plurality of wafer cassettes 8 for accommodating a plurality of semiconductor wafers 7 (for example, 25 semiconductor wafers), and a cassette buffer 9 transferred from the cassette buffer 9. A wafer aligning mechanism 10 for aligning the orientation flats of the semiconductor wafers 7 in the wafer cassette 8 thus aligned in a predetermined direction,
The wafer alignment mechanism 10 and a cassette transfer mechanism 1 described later.
A transfer mechanism 11 is provided for transferring the wafer cassette 8 between 5 and the like.
【００１７】なお、図２に示すように、カセットバッフ
ァ９としては、搬入用カセットバッファ９ａと、搬出用
カセットバッファ９ｂとが2 列に設けられている。そし
て、図中矢印で示すように、処理を行う半導体ウエハ７
を収容したウエハカセット８を、搬入用カセットバッフ
ァ９ａから、ウエハ整列機構１０および受け渡し機構１
１を介して、カセット搬送機構１５に受け渡し、処理の
終了した半導体ウエハ７を収容したウエハカセット８
を、カセット搬送機構１５から、受け渡し機構１１を介
して、搬出用カセットバッファ９ｂに受け渡すよう構成
されている。As shown in FIG. 2, as the cassette buffer 9, a loading cassette buffer 9a and a loading cassette buffer 9b are provided in two rows. Then, as indicated by an arrow in the drawing, the semiconductor wafer 7 to be processed
The wafer cassette 8 storing the wafer cassette 8 from the loading cassette buffer 9a to the wafer alignment mechanism 10 and the transfer mechanism 1
Wafer cassette 8 containing the semiconductor wafers 7 which have been processed and transferred to the cassette transfer mechanism 15
From the cassette transport mechanism 15 via the delivery mechanism 11 to the unloading cassette buffer 9b.
【００１８】一方、下層階６には、図３にも示すよう
に、気密容器内で半導体ウエハ７に所定の処理を施すウ
エハ処理機構１２と、このウエハ処理機構１２内に半導
体ウエハ７をロード・アンロードするためのロード・ア
ンロード機構１３およびこのロード・アンロード機構１
３にウエハカセット８を受け渡す受け渡し機構１４等が
設けられている。On the other hand, on the lower floor 6, as shown in FIG. 3, a wafer processing mechanism 12 for performing a predetermined process on the semiconductor wafer 7 in an airtight container, and the semiconductor wafer 7 is loaded into the wafer processing mechanism 12. -Load / unload mechanism 13 for unloading and this load / unload mechanism 1
3, a transfer mechanism 14 for transferring the wafer cassette 8 and the like are provided.
【００１９】そして、上層階５と下層階６との間には、
上述した各機構間を接続する如く、カセット搬送機構１
５が設けられている。すなわち、上層階５と下層階６と
の間に配置されたパンチングメタル４を貫通する如く、
ダクト１６が設けられており、このダクト１６内におい
て、ウエハカセット８を支持し、上下動させる如く、例
えばボールネジ１７とこのボールネジ１７を回転させる
駆動モータ１８等からなる搬送駆動装置が設けられてい
る。また、このダクト１６の上部およびこのダクト１６
に隣接して設けられたカセットバッファ９、ウエハ整列
機構１０、受け渡し機構１１の上部には、塵埃除去用の
フィルタ１９が設けられており、ダクト１６の下部に
は、排気用配管２０が接続されている。そして、排気用
配管２０から排気することにより、ウエハカセット８の
搬送路となるダクト１６内等に清浄化したダウンフロー
が形成され、ウエハカセット８の搬送路が全て清浄化雰
囲気となるよう構成されている。Between the upper floor 5 and the lower floor 6,
The cassette transport mechanism 1 is configured so that the above-mentioned mechanisms are connected to each other.
5 are provided. That is, as if penetrating the punching metal 4 arranged between the upper floor 5 and the lower floor 6,
A duct 16 is provided, and in the duct 16, a transfer drive device including a ball screw 17 and a drive motor 18 for rotating the ball screw 17 is provided so as to support the wafer cassette 8 and move it up and down. . Also, the upper part of this duct 16 and this duct 16
A filter 19 for removing dust is provided above the cassette buffer 9, the wafer alignment mechanism 10, and the transfer mechanism 11, which are provided adjacent to each other, and an exhaust pipe 20 is connected to a lower portion of the duct 16. ing. Then, by exhausting from the exhaust pipe 20, a cleaned downflow is formed in the duct 16 or the like which is the transfer path of the wafer cassette 8, and the transfer path of the wafer cassette 8 is entirely in a clean atmosphere. ing.
【００２０】上記構成の本実施例の半導体製造装置で
は、上層階５に設けられた搬入用カセットバッファ９ａ
に、搬送ロボット等により処理を行うウエハカセット８
を載置する。すると、このウエハカセット８は、まずウ
エハ整列機構１０に搬送され、半導体ウエハ７の向きを
揃えられた後、受け渡し機構１１によってカセット搬送
機構１５に受け渡される。In the semiconductor manufacturing apparatus of this embodiment having the above structure, the carrying-in cassette buffer 9a provided on the upper floor 5 is provided.
And a wafer cassette 8 for processing by a transfer robot
To place. Then, the wafer cassette 8 is first transferred to the wafer alignment mechanism 10, the semiconductor wafers 7 are aligned, and then transferred to the cassette transfer mechanism 15 by the transfer mechanism 11.
【００２１】この後、ウエハカセット８は、ダクト１６
内を通って下層階６に搬送され、受け渡し機構１４によ
ってロード・アンロード機構１３に受け渡される。しか
る後、ロード・アンロード機構１３によってウエハカセ
ット８内の半導体ウエハ７が一枚ずつウエハ処理機構１
２の気密容器内に搬入され、所定の処理が施される。Thereafter, the wafer cassette 8 is installed in the duct 16
It is conveyed to the lower floor 6 through the inside, and is transferred to the load / unload mechanism 13 by the transfer mechanism 14. Then, the semiconductor wafers 7 in the wafer cassette 8 are transferred one by one to the wafer processing mechanism 1 by the loading / unloading mechanism 13.
It is carried into the airtight container 2 and subjected to a predetermined treatment.
【００２２】そして、処理の終了した半導体ウエハ７を
収容したウエハカセット８は、上記手順と逆の手順で上
層階５の搬出用カセットバッファ９ｂに搬送され、ここ
から搬送ロボット等により、次の工程へ搬送される。Then, the wafer cassette 8 containing the processed semiconductor wafers 7 is transferred to the unloading cassette buffer 9b on the upper floor 5 in the reverse order of the above procedure, from which the next step is carried out by the transfer robot or the like. Be transported to.
【００２３】なお、上記ロード・アンロード機構は、ウ
エハ処理機構に含まれるように構成されてもよいし、複
数のウエハを同時に処理できるように構成されてもよ
い。The load / unload mechanism may be included in the wafer processing mechanism, or may be configured to process a plurality of wafers simultaneously.
【００２４】なお、図３に示すように、本実施例ではウ
エハ処理機構１２としてイオン注入処理機構が設けられ
ている。このイオン注入処理機構は、イオン源３１にお
いて、ガスボックス３２内に収容されたガスボトルから
供給された所定のガスを、イオン源用電源３３から印加
された電力によりイオン化する。そして、このイオンを
引き出し、質量分析マグネット３４および可変スリット
３５によって選別し、加速管３６および四極子レンズ３
７、Ｙスキャンプレート３８およびＸスキャンプレート
３９によって加速、収束、走査を行い、イオンビームと
してプラテン４０上に配置された半導体ウエハ７に走
査、照射するよう構成されている。また、ロード・アン
ロード機構１３は、搬入用および搬出用の2 つのロード
ロック室４２の前方に設けられた回転可能に構成された
ターンテーブルおよび長手方向に移動可能とされたフォ
ークからなるウエハ搬送機構４３と、上部に載置された
ウエハカセット８を上下動させるカセットエレベータ４
４等から構成されている。As shown in FIG. 3, an ion implantation processing mechanism is provided as the wafer processing mechanism 12 in this embodiment. In this ion implantation processing mechanism, in the ion source 31, a predetermined gas supplied from the gas bottle housed in the gas box 32 is ionized by the electric power applied from the ion source power supply 33. Then, the ions are extracted and selected by the mass analysis magnet 34 and the variable slit 35, and the acceleration tube 36 and the quadrupole lens 3 are selected.
7, the Y scan plate 38 and the X scan plate 39 accelerate, converge, and scan, and the semiconductor wafer 7 arranged on the platen 40 is scanned and irradiated as an ion beam. Further, the loading / unloading mechanism 13 is a wafer transfer system including a rotatable turntable provided in front of two load lock chambers 42 for loading and unloading, and a fork movable in the longitudinal direction. Mechanism 43 and cassette elevator 4 for vertically moving the wafer cassette 8 placed on the upper part
It is composed of 4 etc.
【００２５】このようなウエハ処理機構１２としては、
上述したイオン注入処理機構の他に、例えば、エッチン
グ処理機構、ＣＶＤ処理機構、スパッタ処理機構等の気
密容器内で処理を実施するものを使用することができ
る。As such a wafer processing mechanism 12,
In addition to the ion implantation processing mechanism described above, it is possible to use, for example, an etching processing mechanism, a CVD processing mechanism, a sputtering processing mechanism, or the like that performs processing in an airtight container.
【００２６】以上説明したように、本実施例によれば、
従来有効に利用されていなかったクリーンルーム１の下
層階６を有効に利用することができ、スペースファクタ
ーの向上を図ることができる。また、クリーンルーム１
の上層階５に設置される装置類を削減することにより、
上層階５における発塵源の減少およびメンテナンス時の
作業員の立ち入り機会を減少させることができ、よりク
リーンな環境を実現し、半導体ウエハ７等に対する塵埃
の付着を防止して歩留まりの向上を図ることができる。As described above, according to this embodiment,
The lower floor 6 of the clean room 1, which has not been effectively used in the past, can be effectively used, and the space factor can be improved. Also, clean room 1
By reducing the equipment installed on the upper floor 5 of
It is possible to reduce the number of dust generation sources on the upper floors 5 and to reduce the opportunity for workers to enter during maintenance, realize a cleaner environment, prevent dust from adhering to the semiconductor wafers 7 and improve the yield. be able to.
【００２７】[0027]
【発明の効果】以上説明したように、本発明の半導体製
造装置によれば、従来に較べて設置スペースを削減して
スペースファクターの向上を図ることができるととも
に、被処理物に対する塵埃の付着を防止して歩留まりの
向上を図ることができる。As described above, according to the semiconductor manufacturing apparatus of the present invention, the installation space can be reduced and the space factor can be improved as compared with the prior art, and the adhesion of dust to the object to be processed can be achieved. It is possible to prevent it and improve the yield.
【図１】本発明の一実施例の半導体製造装置の構成を示
す図。FIG. 1 is a diagram showing a configuration of a semiconductor manufacturing apparatus according to an embodiment of the present invention.
【図２】図１の半導体製造装置の上層階部分の構成を示
す図。FIG. 2 is a diagram showing a configuration of an upper floor portion of the semiconductor manufacturing apparatus of FIG.
【図３】図１の半導体製造装置の下層階部分の構成を示
す図。FIG. 3 is a diagram showing a configuration of a lower floor portion of the semiconductor manufacturing apparatus of FIG.
１ クリーンルーム ２ 天井 ３ 床 ４ パンチングメタル ５ 上層階 ６ 下層階 ７ 半導体ウエハ ８ ウエハカセット ９ カセットバッファ １０ ウエハ整列機構 １１ 受け渡し機構 １２ ウエハ処理機構 １３ ロード・アンロード機構 １４ 受け渡し機構 １５ カセット搬送機構 １６ ダクト １７ ボールネジ １８ 駆動モータ １９ 塵埃除去用のフィルタ ２０ 排気用配管 1 Clean Room 2 Ceiling 3 Floor 4 Punching Metal 5 Upper Floor 6 Lower Floor 7 Semiconductor Wafer 8 Wafer Cassette 9 Cassette Buffer 10 Wafer Alignment Mechanism 11 Transfer Mechanism 12 Wafer Processing Mechanism 13 Load / Unload Mechanism 14 Transfer Mechanism 15 Cassette Transfer Mechanism 16 Duct 17 Ball Screw 18 Drive Motor 19 Dust Removal Filter 20 Exhaust Pipe
Claims (2)
成され、少なくとも上層階と下層階の複数の階層を有す
るクリーンルームに配置される半導体製造装置であっ
て、 前記上層階に配置され、前記被処理物を複数収容する被
処理物収容機構と、 前記下層階に配置され、前記被処理物に所定の処理を施
す処理機構と、 前記被処理物収容機構と前記処理機構との間で前記被処
理物を搬送する搬送機構とを具備したことを特徴とする
半導体製造装置。1. A semiconductor manufacturing apparatus in which a purified gas flow is formed from an upper part to a lower part and which is arranged in a clean room having at least a plurality of floors of an upper floor and a lower floor, the semiconductor manufacturing apparatus being arranged on the upper floor. Between the processing object accommodation mechanism that accommodates a plurality of the processing objects, the processing mechanism that is disposed on the lower floor and performs a predetermined process on the processing object, and the processing object accommodation mechanism and the processing mechanism A semiconductor manufacturing apparatus comprising: a transfer mechanism that transfers the object to be processed.
て、 前記搬送機構は、内部に上部から下部に向けて清浄化気
体流を形成されたダクトと、 前記ダクト内において前記被処理物を搬送する搬送駆動
装置とを具備したことを特徴とする半導体製造装置。2. The semiconductor manufacturing apparatus according to claim 1, wherein the transport mechanism transports the object to be processed in the duct, in which a purified gas flow is formed from an upper portion to a lower portion. A semiconductor manufacturing apparatus comprising: a transfer driving device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP304292A JP2873761B2 (en) | 1992-01-10 | 1992-01-10 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP304292A JP2873761B2 (en) | 1992-01-10 | 1992-01-10 | Semiconductor manufacturing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132186A true JPH06132186A (en) | 1994-05-13 |
| JP2873761B2 JP2873761B2 (en) | 1999-03-24 |
Family
ID=11546260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP304292A Expired - Lifetime JP2873761B2 (en) | 1992-01-10 | 1992-01-10 | Semiconductor manufacturing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2873761B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5957648A (en) * | 1996-12-11 | 1999-09-28 | Applied Materials, Inc. | Factory automation apparatus and method for handling, moving and storing semiconductor wafer carriers |
| US5964561A (en) * | 1996-12-11 | 1999-10-12 | Applied Materials, Inc. | Compact apparatus and method for storing and loading semiconductor wafer carriers |
| EP1039507A2 (en) * | 1999-03-26 | 2000-09-27 | Innotech Corporation | Production line for semiconductor devices |
| US6354781B1 (en) * | 1999-11-01 | 2002-03-12 | Chartered Semiconductor Manufacturing Company | Semiconductor manufacturing system |
| US6540466B2 (en) | 1996-12-11 | 2003-04-01 | Applied Materials, Inc. | Compact apparatus and method for storing and loading semiconductor wafer carriers |
| CN117316846A (en) * | 2023-11-30 | 2023-12-29 | 浙江果纳半导体技术有限公司 | Wafer transmission equipment |
-
1992
- 1992-01-10 JP JP304292A patent/JP2873761B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5957648A (en) * | 1996-12-11 | 1999-09-28 | Applied Materials, Inc. | Factory automation apparatus and method for handling, moving and storing semiconductor wafer carriers |
| US5964561A (en) * | 1996-12-11 | 1999-10-12 | Applied Materials, Inc. | Compact apparatus and method for storing and loading semiconductor wafer carriers |
| US6540466B2 (en) | 1996-12-11 | 2003-04-01 | Applied Materials, Inc. | Compact apparatus and method for storing and loading semiconductor wafer carriers |
| US7682123B2 (en) | 1996-12-11 | 2010-03-23 | Applied Materials, Inc. | Compact apparatus and method for storing and loading semiconductor wafer carriers |
| EP1039507A2 (en) * | 1999-03-26 | 2000-09-27 | Innotech Corporation | Production line for semiconductor devices |
| EP1039507A3 (en) * | 1999-03-26 | 2001-04-11 | Innotech Corporation | Production line for semiconductor devices |
| US6354781B1 (en) * | 1999-11-01 | 2002-03-12 | Chartered Semiconductor Manufacturing Company | Semiconductor manufacturing system |
| CN117316846A (en) * | 2023-11-30 | 2023-12-29 | 浙江果纳半导体技术有限公司 | Wafer transmission equipment |
| CN117316846B (en) * | 2023-11-30 | 2024-03-08 | 浙江果纳半导体技术有限公司 | Wafer transmission equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2873761B2 (en) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10930536B2 (en) | Workpiece stocker with circular configuration | |
| JP5134575B2 (en) | Method for manufacturing semiconductor devices in a multi-chamber system | |
| JPH0936198A (en) | Vacuum processor and semiconductor production line using the processor | |
| KR19990023508A (en) | Treatment device and control method of gas in the processing device | |
| JPH04190840A (en) | Vacuum treatment device | |
| JP5030410B2 (en) | Vacuum processing equipment | |
| JPH10256346A (en) | Cassette transferring mechanism and semiconductor manufacturing apparatus | |
| US6354781B1 (en) | Semiconductor manufacturing system | |
| JPH06232064A (en) | Heat treatment device | |
| JP2873761B2 (en) | Semiconductor manufacturing equipment | |
| JPH07122616A (en) | Semiconductor production system | |
| JP3098547B2 (en) | Carrier stocker | |
| JPH03244121A (en) | Vertical type furnace | |
| JP4709912B2 (en) | Substrate processing method and semiconductor device manufacturing method | |
| KR20230145180A (en) | Modular mainframe layout to support multiple semiconductor process modules or chambers | |
| JP4229497B2 (en) | Substrate processing apparatus and substrate processing method | |
| JP2004119628A (en) | Substrate treating device | |
| JP2997766B2 (en) | Dicing equipment | |
| JP3469230B2 (en) | Vacuum processing equipment | |
| JP3512404B2 (en) | Vacuum processing apparatus and sample vacuum processing method | |
| JPH0466119A (en) | Vacuum treatment device | |
| JP3145376B2 (en) | Substrate transfer method for vacuum processing equipment | |
| KR20060127294A (en) | Side storage chamber having function of fume remove | |
| JP5491579B6 (en) | Method for manufacturing semiconductor devices in a multi-chamber system | |
| JP2002359225A (en) | Substrate-cleaning apparatus and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |