JPH06131889A - Semiconductor filing device - Google Patents

Semiconductor filing device

Info

Publication number
JPH06131889A
JPH06131889A JP27473692A JP27473692A JPH06131889A JP H06131889 A JPH06131889 A JP H06131889A JP 27473692 A JP27473692 A JP 27473692A JP 27473692 A JP27473692 A JP 27473692A JP H06131889 A JPH06131889 A JP H06131889A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
erase
erasing
circuit
blocks
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27473692A
Other languages
Japanese (ja)
Inventor
Hiroshi Sukegawa
博 助川
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/13Access, addressing or allocation within memory systems or architectures, e.g. to reduce power consumption or heat production or to increase battery life

Abstract

PURPOSE: To provide a semiconductor file device which can reduce the erasing time of plural erasing blocks and also can reduce the power consumed for the erasion of these blocks.
CONSTITUTION: The range designating circuit 122 of an erasing circuit 12 designates an erasing range based on the erasing commands which are set at a register 121 by a controller 2 to plural erasing blocks. Then the erasing range is given to a voltage application circuit 123. The circuit 123 applies the voltage at one time to the erasing range of a flush type EEPROM 11. Thus plural erasing blocks are erased at one time in the erasing range.
COPYRIGHT: (C)1994,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明はフラッシュ型EEPRO BACKGROUND OF THE INVENTION The present invention is a flash type EEPRO
Mにデータを読み書きする半導体ファイル装置に係わり、特に前記EEPROM内のデータの消去に関する。 It relates to a semiconductor file device for reading and writing data on M, more particularly erasing data in the EEPROM.

【0002】 [0002]

【従来の技術】従来、フラッシュ型EEPROMは特定のメモリ領域を一度に消去することができ、前記特定のメモリ領域を消去ブロックと称する。 Conventionally, a flash-type EEPROM can be erased a specific memory area at a time, referred to as erase block the specific memory area. このようなフラッシュ型EEPROMを用いた半導体ファイル装置は例えば図2に示すような構成を有している。 Such semiconductor file device using a flash EEPROM has a structure shown in FIG. 2, for example. コントローラ2 Controller 2
はメモリチップ1内のフラッシュ型EEPROM11にデータの書き込みを行う前に、このフラッシュ型EEP Before writing data to the flash EEPROM11 in the memory chip 1, the flash EEP
ROM11の例えば消去ブロック(1)〜(3)を消去する動作を行う。 For example the ROM11 performs an operation to erase the erase block (1) to (3). 即ち、コントローラ2はメモリチップ1内のフラッシュ型EEPROM11内の消去ブロック(1)を消去する指令を出す。 That is, the controller 2 issues a command to erase the erase block in the flash EEPROM11 in the memory chip 1 (1). これにより、消去回路1 As a result, the erase circuit 1
2は消去ブロック(1)に消去電圧をかけて消去する。 2 is erased by applying an erase voltage to the erase block (1).
次にコントローラ2はフラッシュ型EEPROM11内の消去ブロック(2)を消去する指令を出す。 Next, the controller 2 issues a command to erase the erase block in the flash EEPROM 11 (2). これにより、消去回路12は消去ブロック(2)に消去電圧をかけて消去する。 Accordingly, erase circuit 12 erases over the erase voltage to the erase block (2). 更にコントローラ2はフラッシュ型EE Further, the controller 2 flash type EE
PROM11内の消去ブロック(3)を消去する指令を出す。 Issues a command to erase the erase block (3) in the PROM 11. これにより、消去回路12は消去ブロック(3) Accordingly, erase circuit 12 is erased block (3)
に消去電圧をかけて消去する。 Erased by applying an erase voltage to. 従って、上記のように複数の消去ブロックを消去する場合、消去ブロック(1)、(2)、(3)の順番で逐次消去が行われる。 Therefore, when erasing a plurality of erased blocks as described above, the erase block (1), (2), sequential erasure in the order of (3) is performed.
或いはコントローラ2が前記消去回路12に全消去ブロックの消去を指令すると、消去回路12は消去ブロック(1)〜(4)の全てを一度に消去する。 Alternatively the controller 2 commands the deletion of all erased blocks in the erase circuit 12, the erase circuit 12 erases all the erase blocks (1) to (4) in one portion.

【0003】従って、上記従来の半導体ファイル装置では、複数の消去ブロックのデータを書き替える前に、前記ブロックの消去を逐次行うため、消去時間が長くなると共に、消去のための消費電力が余計にかかるという欠点があった。 [0003] Thus, the above-described conventional semiconductor file device, before rewriting the data of a plurality of erase blocks, for erasing the blocks sequentially with the erase time becomes longer, the additional power consumption for erasure there is a disadvantage that it takes. 尚、消去回路12により消去ブロックを消去する際に必要とする消去電圧は昇圧回路(図示せず) Incidentally, the erase voltage booster circuit that is required when erasing the erase block by erase circuit 12 (not shown)
にて昇圧して作るが、この昇圧に電力を要するため、ブロック消去を行うごとに電力を喰うことになる。 Making boosts at, but it takes a power to the boost, so that Ate power each performing block erasure. しかも、消去ブロックの消去自体には消去電圧をかけるだけで余り電力を必要としないため、同一面積の領域を一度で消去した場合と、複数回に亙って消去した場合では、 Moreover, since the erase itself erase block does not require a power remainder by simply applying an erase voltage, and if the erased area of ​​the same area at once, in a case where the erasure over a plurality of times,
複数回に渡って消去した場合の方が余計に電力を喰うことになる。 Is that extra eat a power person in the case of erasing a plurality of times.

【0004】 [0004]

【発明が解決しようとする課題】フラッシュ型EEPR THE INVENTION Problems to be Solved] flash type EEPR
OMを用いる従来の半導体ファイル装置では、前記フラッシュ型EEPROMにデータを書き込む前に、前記フラッシュ型EEPROMの前記データが書かれる消去ブロックを事前に消去しなければならないが、この消去は逐次行われるため、消去に時間がかかると共に、消去にかかる消費電力が大きくなってしまうという欠点があった。 In the conventional semiconductor file device using the OM, before writing data to the flash EEPROM, the although the data of the flash type EEPROM has to erase in advance the erase block to be written, since the erasing is done sequentially , it takes a long time to erase, has a drawback that the power consumption according to the erase increases.

【0005】そこで本発明は上記の欠点を除去し、複数の消去ブロックの消去を短時間に行うことができると共に、前記消去にかかる消費電力を低減させることができる半導体ファイル装置を提供することを目的としている。 [0005] The present invention removes the above drawbacks, it is possible to perform in a short time to erase the plurality of erase blocks, it is to provide a semiconductor file device capable of reducing power consumption according to the erase it is an object.

【0006】 [0006]

【課題を解決するための手段】本発明はフラッシュ型E Means for Solving the Problems The present invention is a flash type E
EPROMにデータを読み書きする半導体ファイル装置において、前記フラッシュ型EEPROM内に割り付けられた複数の任意に指定された消去ブロックに消去電圧を一度にかけて前記複数の消去ブロックを一度に消去する消去手段を具備した構成を有する。 A semiconductor file device for reading and writing data to the EPROM, equipped erasing means for erasing the plurality of erase blocks at a time toward once erase voltage to the erase block designated to a plurality of arbitrarily assigned within the flash EEPROM having the configuration.

【0007】 [0007]

【作用】本発明のフラッシュ型EEPROMにおいて、 [Action] In the flash EEPROM of the present invention,
消去手段はフラッシュ型EEPROM内に割り付けられた複数の任意に指定された消去ブロックに消去電圧を一度にかけて、前記複数の消去ブロックを一度に消去する。 Erasing means toward once erase voltage to the erase block designated to a plurality of arbitrarily assigned to the flash EEPROM, erasing the plurality of erase blocks at a time.

【0008】 [0008]

【実施例】以下、本発明の一実施例を図面を参照して説明する。 EXAMPLES The following will be described with reference to the drawings an embodiment of the present invention. 図1は本発明の半導体ファイル装置の一実施例を示したブロック図である。 Figure 1 is a block diagram illustrating one embodiment of a semiconductor file device of the present invention. 1はメモリチップで、2のコントローラと共に半導体ファイル装置を構成している。 1 is a memory chip, and the semiconductor file device with two controllers. メモリチップ1にはフラッシュ型EEPROM11 Flash type in the memory chip 1 EEPROM11
と消去回路12が内蔵されている。 Erase circuit 12 is built with. 消去回路12は消去ブロック情報などを保持するレジスタ121、フラッシュ型EEPROM11内の消去範囲を電圧印加回路12 Register 121 erase circuit 12 for holding and erase block information, voltage application circuit 12 to erase the range of the flash type EEPROM11
3に指定する範囲指定回路122、フラッシュ型EEP Range specifying circuit 122 specifies three, flash EEP
ROM11の消去範囲に消去電圧を印加してデータの消去を行う電圧印加回路123及び消去が正常に行われたか否かをチェックするチェック回路124を有している。 Applying an erase voltage to the erase range ROM11 voltage application circuit 123 and the erase erasing the data has a check circuit 124 for checking whether or not successful. 又、フラッシュ型EEPROM11には消去ブロック(1)〜(4)が割り付けられている。 Also, the erase block (1) to (4) are assigned to the flash EEPROM 11. 尚、消去電圧は図示されない昇圧回路から電圧印加回路123に供給されるものとする。 Incidentally, it is assumed that the erase voltage is supplied from the booster circuit (not shown) to the voltage application circuit 123.

【0009】次に本実施例の動作について説明する。 [0009] Next the operation of this embodiment will be described. コントローラ2は例えば消去ブロック(1)、(2)、 The controller 2 is for example erase block (1), (2),
(3)にデータを書き込む前に、これら消去ブロックを消去する動作を行う。 (3) before writing data to, performs an operation to erase these erase blocks. 即ち、コントローラ2は消去回路12のレジスタ121に消去ブロック(1)、(2)、 That is, the controller 2 is deleted in the register 121 of the erasing circuit 12 blocks (1), (2),
(3)を消去する指令を設定して、これら指令を保持させる。 (3) Set the command to erase the to hold them commands. 範囲指定回路122はレジスタ121に設定されている消去対象消去ブロックに基づいて、今回一度に消去するフラッシュ型EEPROM11の消去範囲を求め、この消去範囲(ここでは消去ブロック(1)〜 Range designation circuit 122 based on the erased erase block set in the register 121, determine the deletion range of the flash type EEPROM11 to erase the current once, the erase range (here erase block (1) to
(3))を電圧印加回路123及びチェック回路124 (3)) a voltage application circuit 123 and the checking circuit 124
に与える。 Give in. 電圧印加回路123は与えられた範囲、即ち、この例では消去ブロック(1)〜(3)の範囲に消去電圧を一度にかけて、これら消去ブロック(1)〜 Voltage application circuit 123 is given range, i.e., subjected once erasing voltage in the range of this example erase block (1) to (3), these erase blocks (1) -
(3)内のデータを一度に消去する。 (3) the data in the erased at once. チェック回路12 Check circuit 12
4は今し方消去された消去ブロック内をチェックして、 4 Check the inside of the erase block that has been erased just now,
消去が完全に行われたことを確認すると、これをコントローラ2に知らせる。 When it is confirmed that the erase has been performed completely, it informs the controller 2. コントローラ2は消去が完全に行われたことを知ると、前記消去ブロック(1)〜(3) When the controller 2 knows that the erasure has been performed completely, the erase block (1) to (3)
へのデータの書き込み動作に移行する。 To migrate to the writing operation of the data to. 尚、チェック回路124により消去が行われていない部分が見つかった場合、コントローラ2は前記部分を含む消去ブロックの消去指令を消去回路12に再度出して、前記消去ブロックの消去を上記と同様に行う。 Incidentally, if the erase by checking circuit 124 is found a portion not performed, the controller 2 is out again the erase command of the erase block including the partial erase circuit 12, erasing the erase block in the same manner as described above .

【0010】次に上記コントローラ2が複数のメモリチップ1を制御する構成のものでは、複数のメモリチップ1に亙る複数の消去ブロックを一度に消去しなければならないことが生じるが、このような場合の動作は以下に述べる如くである。 [0010] Then those configurations in which the controller 2 controls a plurality of memory chips 1, but it must be erased a plurality of erase blocks over a plurality of memory chips at a time occurs if such behavior is as described below. 即ち、コントローラ2は消去したい消去ブロックを有するメモリチップ1の各消去回路12 That is, each erase circuit of the memory chip 1 12 controller 2 having an erase block to be erased
のレジスタ121に、該当する消去ブロックの消去指令を設定する。 A register 121, sets the erasure instruction of the corresponding erase block. その後、各メモリチップ1の消去回路12 Thereafter, the erase circuit 12 of each memory chip 1
内の電圧印加回路123が、前記レジスタ121内の情報に基づいて範囲指定回路122より求められたフラッシュ型EEPROM11の消去範囲に、消去電圧を一斉に同期してかければ、複数のメモリチップ1に亙る複数の消去ブロックが一度に消去される。 Voltage application circuit 123 of the inner is to erase the scope specifying circuit 122 flash EEPROM11 obtained from, based on the information in the register 121, it is multiplied by synchronizing the erase voltage simultaneously to a plurality of memory chips 1 across a plurality of erase blocks are erased at one time.

【0011】本実施例によれば、メモリチップ1の消去回路12はコントローラ2から指定された複数のフラッシュ型EEPROM11内の消去ブロックに一度に消去電圧をかけることにより、前記複数の消去ブロックを一度に消去することができる。 According to the present embodiment, the erase circuit 12 of the memory chip 1 by applying an erase voltage at a time the erase block in the plurality of flash EEPROM11 specified by the controller 2, once the plurality of erase blocks it can be erased. このため、従来の如く複数の消去ブロックを逐次消去することがなくなり、複数の消去ブロックの消去時間を短縮化することができると共に、消去で消費される電力を低減することができる。 This eliminates be erased as in the conventional multiple erase blocks serially, it is possible to shorten the erasing time of a plurality of erase blocks, it is possible to reduce the power consumed by the erase.
又、消去時間を短縮化できるため、データの書き込みを高速化することができる。 Further, it is possible to shorten the erasing time, it is possible to speed up the writing of data. 更に、複数のメモリチップ1 Furthermore, a plurality of memory chips 1
に亙る複数の消去ブロックに対しても同様の方法で一度に消去でき、同様の効果がある。 To over also be erased at a time in a similar manner for a plurality of erase blocks, the same effect.

【0012】 [0012]

【発明の効果】以上記述した如く本発明の半導体ファイル装置によれば、複数の消去ブロックの消去を短時間に行うことができると共に、前記消去にかかる消費電力を低減させることができる。 According to the semiconductor file device as described above the present invention, it is possible to erase the plurality of erase blocks in a short time, it is possible to reduce the power consumption for the erasure.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の半導体ファイル装置の一実施例を示したブロック図。 Block diagram illustrating one embodiment of a semiconductor file device of the present invention; FIG.

【図2】従来の半導体ファイル装置の一例を示したブロック図。 2 is a block diagram showing an example of a conventional semiconductor file device.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…メモリチップ 2…コントローラ 11…フラッシュ型EEPROM 12…消去回路 121…レジスタ 122…範囲指定回路 123…電圧印加回路 124…チェック回路 1 ... memory chip 2 ... controller 11 ... flash EEPROM 12 ... erase circuit 121 ... register 122 ... range designation circuit 123 ... voltage application circuit 124 ... check circuit

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 フラッシュ型EEPROMにデータを読み書きする半導体ファイル装置において、前記フラッシュ型EEPROM内に割り付けられた複数の任意に指定された消去ブロックに消去電圧を一度にかけて前記複数の消去ブロックを一度に消去する消去手段を具備したことを特徴とする半導体ファイル装置。 1. A semiconductor file device for reading and writing data to the flash EEPROM, a plurality of erase blocks subjected once erase voltage to the erase block designated to a plurality of arbitrarily assigned within the flash EEPROM at a time semiconductor file device, characterized by comprising an erase means for erasing.
  2. 【請求項2】 前記任意に指定された複数の消去ブロックが複数のメモリチップに亙ることを特徴とする請求項1記載の半導体ファイル装置。 2. A semiconductor file device according to claim 1, wherein said arbitrarily designated plurality of erase blocks is equal to or over a plurality of memory chips.
JP27473692A 1992-10-14 1992-10-14 Semiconductor filing device Pending JPH06131889A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27473692A JPH06131889A (en) 1992-10-14 1992-10-14 Semiconductor filing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27473692A JPH06131889A (en) 1992-10-14 1992-10-14 Semiconductor filing device

Publications (1)

Publication Number Publication Date
JPH06131889A true true JPH06131889A (en) 1994-05-13

Family

ID=17545866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27473692A Pending JPH06131889A (en) 1992-10-14 1992-10-14 Semiconductor filing device

Country Status (1)

Country Link
JP (1) JPH06131889A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711831A1 (en) * 1993-10-26 1995-05-05 Intel Corp Process and circuit for storing and hierarchising delete commands in a memory device
US6760259B1 (en) 2003-01-27 2004-07-06 Renesas Technology Corp. Non-volatile semiconductor memory device that can be fabricated with erasure unit modified
JP2010080031A (en) * 2008-09-29 2010-04-08 Renesas Technology Corp Nonvolatile semiconductor memory device
KR101231298B1 (en) * 2010-09-30 2013-02-07 후지쯔 가부시끼가이샤 Nonvolatile memory unit
US8694722B2 (en) 2001-09-28 2014-04-08 Micron Technology, Inc. Memory systems
US9026721B2 (en) 1995-07-31 2015-05-05 Micron Technology, Inc. Managing defective areas of memory
US9032134B2 (en) 2001-09-28 2015-05-12 Micron Technology, Inc. Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased
US9213606B2 (en) 2002-02-22 2015-12-15 Micron Technology, Inc. Image rescue
US9576154B2 (en) 2004-04-30 2017-02-21 Micron Technology, Inc. Methods of operating storage systems including using a key to determine whether a password can be changed

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711831A1 (en) * 1993-10-26 1995-05-05 Intel Corp Process and circuit for storing and hierarchising delete commands in a memory device
US9026721B2 (en) 1995-07-31 2015-05-05 Micron Technology, Inc. Managing defective areas of memory
US9489301B2 (en) 2001-09-28 2016-11-08 Micron Technology, Inc. Memory systems
US8694722B2 (en) 2001-09-28 2014-04-08 Micron Technology, Inc. Memory systems
US9032134B2 (en) 2001-09-28 2015-05-12 Micron Technology, Inc. Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased
US9213606B2 (en) 2002-02-22 2015-12-15 Micron Technology, Inc. Image rescue
US6760259B1 (en) 2003-01-27 2004-07-06 Renesas Technology Corp. Non-volatile semiconductor memory device that can be fabricated with erasure unit modified
US9576154B2 (en) 2004-04-30 2017-02-21 Micron Technology, Inc. Methods of operating storage systems including using a key to determine whether a password can be changed
US10049207B2 (en) 2004-04-30 2018-08-14 Micron Technology, Inc. Methods of operating storage systems including encrypting a key salt
JP2010080031A (en) * 2008-09-29 2010-04-08 Renesas Technology Corp Nonvolatile semiconductor memory device
KR101231298B1 (en) * 2010-09-30 2013-02-07 후지쯔 가부시끼가이샤 Nonvolatile memory unit

Similar Documents

Publication Publication Date Title
US6442068B1 (en) Non-volatile memory with functional capability of burst mode read and page mode read during suspension of an operation of electrical alteration
US7193899B2 (en) Erase block data splitting
US7057942B2 (en) Memory management device and memory device
US6522581B2 (en) Semiconductor storage device
US6266282B1 (en) Write method of synchronous flash memory device sharing a system bus with a synchronous random access memory device
US5648929A (en) Flash memory card
US6226708B1 (en) Method and system for efficiently programming non-volatile memory
US5907854A (en) Flash memory file system for writing data files without rewriting an entire volume
US20040172576A1 (en) Data writing apparatus, data writing method, and program
US5530938A (en) Non-volatile memory card device having flash EEPROM memory chips with designated spare memory chips and the method of rewriting data into the memory card device
US5621687A (en) Programmable erasure and programming time for a flash memory
US6459644B2 (en) Semiconductor memory device with block alignment function
US20050015539A1 (en) Memory system and memory card
US6032237A (en) Non-volatile memory, memory card and information processing apparatus using the same and method for software write protect control of non-volatile memory
US20010010065A1 (en) Data processing system, block erasing type memory device and memory medium storing program for controlling memory device
US5809515A (en) Semiconductor storage device in which instructions are sequentially fed to a plurality of flash memories to continuously write and erase data
US6141700A (en) Data processor which accesses a second memory while responding to an interrupt request during programming and erasing mode of first erasable and programmable non-volatile memory
WO1998028745A1 (en) Nonvolatile writeable memory with fast programming capability
JPH06124175A (en) Semiconductor disk device
JPH05282889A (en) Nonvolatile semiconductor memory
EP1209568A1 (en) Memory card, method for allotting logical address, and method for writing data
US6330186B2 (en) Non-volatile semiconductor memory device having electrically programable memory matrix array
US20050010717A1 (en) Access and data management method using double parallel tracks for flash memory cells
US5663909A (en) Method of erasing a flash memory device
JPH06259320A (en) Nonvolatile memory device