JPH06125261A - Input circuit - Google Patents
Input circuitInfo
- Publication number
- JPH06125261A JPH06125261A JP4274150A JP27415092A JPH06125261A JP H06125261 A JPH06125261 A JP H06125261A JP 4274150 A JP4274150 A JP 4274150A JP 27415092 A JP27415092 A JP 27415092A JP H06125261 A JPH06125261 A JP H06125261A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pull
- control signal
- signal line
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、入力信号線に接続さ
れる付加抵抗の値をプログラマブルに設定することによ
り、入力回路の特性を選択できる入力回路に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input circuit in which the characteristics of the input circuit can be selected by programmably setting the value of an additional resistance connected to an input signal line.
【０００２】[0002]
【従来の技術】図６は、従来における入力プルアップ回
路（従来技術１）の構成を示し、図において、１００は
入力信号に接続されるプルアップ抵抗、１１０は入力信
号と外部を接続する入力端子、１２０は入力信号を内部
回路へ伝達するバッファである。2. Description of the Related Art FIG. 6 shows the structure of a conventional input pull-up circuit (prior art 1). In the figure, 100 is a pull-up resistor connected to an input signal, and 110 is an input for connecting the input signal to the outside. A terminal, 120 is a buffer for transmitting an input signal to an internal circuit.
【０００３】次に、図６に示した入力プルアップ回路の
動作について説明する。入力端子１１０から入力された
入力信号は、プルアップ抵抗１００によりプルアップさ
れる。該プルアップされた入力信号はバッファ１２０を
経由して内部回路へ伝達される。このようなプルアップ
抵抗は通常、以下のような目的に利用される。 バス信号線がどのドライバーにも接続されていない
タイミング時に、フローティング状態となり、理論的に
不確定なレベルとなることによる誤入力を防止（負論理
信号の場合）する。 オープンドレイン出力を利用する場合において、信
号線プルアップ用として用いる。 ノイズの影響を受けやすい環境下で、ノイズ耐量を
向上させる。Next, the operation of the input pull-up circuit shown in FIG. 6 will be described. The input signal input from the input terminal 110 is pulled up by the pull-up resistor 100. The pull-up input signal is transmitted to the internal circuit via the buffer 120. Such a pull-up resistor is usually used for the following purposes. At the timing when the bus signal line is not connected to any driver, it prevents the erroneous input (in the case of negative logic signal) due to the floating state and theoretically uncertain level. Used for pulling up the signal line when the open drain output is used. Improves noise immunity in an environment susceptible to noise.
【０００４】以上のような構成／動作によれば、ＩＣ製
造時において設定された内蔵抵抗値を対応するシステム
に最適な、或いはその動作状態に最適な抵抗値に変更す
ることは困難である。例えば、次のような場合がこれに
相当する。 フローティング防止に対しては、ドライバーＩＣの
ドライブ能力により適切な抵抗範囲が変化する場合、 オープンドレイン出力の場合も、ドライバーＩＣの
ドライブ能力により適切な抵抗範囲が変化する場合、 ノイズ環境の悪化した状況で、抵抗値を変化させた
い場合がある。According to the above configuration / operation, it is difficult to change the built-in resistance value set at the time of manufacturing the IC to the optimum resistance value for the corresponding system or its operating state. For example, the following cases correspond to this. For floating prevention, if the appropriate resistance range changes due to the drive capacity of the driver IC, or if the appropriate resistance range changes due to the drive capacity of the driver IC even for open drain output, the situation in which the noise environment deteriorates Then, there are cases where you want to change the resistance value.
【０００５】また、プルアップ抵抗値は信号線に対し並
列に加わるため、ＩＣ外部での対応を行った場合でも、
その実効抵抗値を大きくすることは不可能である。つま
り、抵抗値変更に対して、再度ＩＣの再設計／再製造を
行わなければならない。Further, since the pull-up resistance value is added in parallel to the signal line, even when the correspondence is made outside the IC,
It is impossible to increase the effective resistance value. In other words, the IC must be redesigned / remanufactured for the change in the resistance value.
【０００６】図７は、他の従来における入力プルダウン
回路（従来技術２）の構成を示し、図において、１３０
は入力信号に接続されるプルダウン抵抗、１４０は入力
信号と外部を接続する入力端子、１５０は入力信号を内
部回路へ伝達するバッファである。FIG. 7 shows the configuration of another conventional input pull-down circuit (prior art 2).
Is a pull-down resistor connected to the input signal, 140 is an input terminal for connecting the input signal to the outside, and 150 is a buffer for transmitting the input signal to the internal circuit.
【０００７】次に、図７に示した入力プルダウン回路の
動作について説明する。入力端子１４０から入力された
入力信号は、プルダウン抵抗１３０によりプルダウンさ
れる。該プルダウンされた入力信号はバッファ１５０を
経由して内部回路へ伝達される。このようなプルダウン
抵抗１３０は通常、次のような目的に利用される。 バス信号線がどのドライバーにも接続されていない
タイミング時に、フローティング状態となり、理論的に
不確定なレベルとなることによる誤入力を防止（正論理
信号の場合）する。 ノイズの影響を受けやすい環境下で、ノイズ耐量を
向上させる。Next, the operation of the input pull-down circuit shown in FIG. 7 will be described. The input signal input from the input terminal 140 is pulled down by the pull-down resistor 130. The pull-down input signal is transmitted to the internal circuit via the buffer 150. The pull-down resistor 130 is usually used for the following purposes. At the timing when the bus signal line is not connected to any driver, erroneous input due to a floating state and theoretically uncertain level is prevented (in the case of positive logic signal). Improves noise immunity in an environment susceptible to noise.
【０００８】以上のような構成／動作によれば、ＩＣ製
造時に設定された内蔵抵抗値を対応するシステムに最適
な、或いはその動作状態に最適な抵抗値に変更すること
は困難である。例えば、次のような場合がこれに相当す
る。 フローティング防止に対しては、ドライバーＩＣの
ドライブ能力により適切な抵抗範囲が変化する場合、 ノイズ環境の悪化した状況で、抵抗値を変化させた
い場合がある。According to the above configuration / operation, it is difficult to change the built-in resistance value set at the time of IC manufacturing to the optimum resistance value for the corresponding system or its operating state. For example, the following cases correspond to this. In order to prevent floating, if the appropriate resistance range changes due to the drive capability of the driver IC, it may be desirable to change the resistance value when the noise environment deteriorates.
【０００９】また、プルアップ抵抗値は信号線に対し並
列に加わるため、ＩＣ外部での対応を行った場合でも、
その実効抵抗値を大きくすることは不可能である。即
ち、抵抗値変更に対して再度ＩＣの再設計／再製造を行
わなければならない。Further, since the pull-up resistance value is applied in parallel to the signal line, even when the correspondence is made outside the IC,
It is impossible to increase the effective resistance value. That is, the IC must be redesigned / remanufactured for the change in the resistance value.
【００１０】図８は、他の従来における入力回路（従来
技術３）の構成を示し、上記した従来技術１における課
題を解決する１つの方式を示しており、特開平１−９１
５２１号公報に開示されている「プログラマブル入力回
路」に示された方法と同様の考えに基づいている。図に
おいて、３００はプルアップ抵抗、３１０はプルアップ
抵抗、３２０はプルアップ抵抗３００と入力信号線の接
続制御を行うスイッチ用ＭＯＳトランジスタ、３３０は
プルアップ抵抗３１０と入力信号線の接続制御を行うス
イッチ用ＭＯＳトランジスタ、３４０はスイッチ用ＭＯ
Ｓトランジスタ３２０の制御信号線、３５０はスイッチ
用ＭＯＳトランジスタ３３０の制御信号線、３６０は入
力信号と外部を接続する入力端子、３７０は入力信号を
内部回路へ伝達するバッファである。FIG. 8 shows the configuration of another conventional input circuit (conventional technique 3) and shows one method for solving the above-mentioned problem in the conventional technique 1.
The method is based on the same idea as the method shown in the "programmable input circuit" disclosed in Japanese Patent No. 521. In the figure, 300 is a pull-up resistor, 310 is a pull-up resistor, 320 is a switch MOS transistor for controlling the connection between the pull-up resistor 300 and the input signal line, and 330 is for controlling the connection between the pull-up resistor 310 and the input signal line. Switch MOS transistor, 340 is a switch MO
A control signal line of the S transistor 320, 350 is a control signal line of the switching MOS transistor 330, 360 is an input terminal for connecting the input signal to the outside, and 370 is a buffer for transmitting the input signal to an internal circuit.
【００１１】次に、図８に示した入力回路の動作を説明
する。外部からの入力信号は入力端子３６０を経由して
内部に入力される。制御信号線３４０がＬＯＷレベル状
態になると、スイッチ用ＭＯＳトランジスタ３２０がＯ
Ｎ状態となり、プルアップ抵抗３００が内部入力信号ラ
インに接続される。同様に、制御信号線３５０がＬＯＷ
レベル状態になると、スイッチ用ＭＯＳトランジスタ３
３０がＯＮ状態となり、プルアップ抵抗３１０が内部入
力信号ラインに接続される。Next, the operation of the input circuit shown in FIG. 8 will be described. An input signal from the outside is input to the inside via the input terminal 360. When the control signal line 340 becomes LOW level, the switching MOS transistor 320 becomes O
The N state is set, and the pull-up resistor 300 is connected to the internal input signal line. Similarly, the control signal line 350 is LOW.
When in the level state, the switching MOS transistor 3
30 is turned on, and the pull-up resistor 310 is connected to the internal input signal line.
【００１２】また、制御信号線３４０がＨＩＧＨレベル
状態になると、ＭＯＳトランジスタ３２０がＯＦＦ状態
となり、プルアップ抵抗３００は内部入力信号ラインか
ら切断される。同様に、制御信号線３５０がＨＩＧＨレ
ベル状態になると、スイッチ用ＭＯＳトランジスタ３３
０がＯＦＦ状態となり、プルアップ抵抗３１０が内部入
力信号ラインから切断される。When the control signal line 340 is in the HIGH level state, the MOS transistor 320 is in the OFF state and the pull-up resistor 300 is disconnected from the internal input signal line. Similarly, when the control signal line 350 becomes the high level state, the switching MOS transistor 33
0 is turned off, and the pull-up resistor 310 is disconnected from the internal input signal line.
【００１３】以上のような構成／動作によれば、制御信
号線３４０，３５０のＯＮ／ＯＦＦ動作によりプルアッ
プ抵抗３００、プルアップ抵抗３１０を接続／非接続状
態に設定することが可能となる。しかし、上記特開平１
−９１５２１号公報に開示された「プログラマブル入力
回路」と同様に、抵抗素子とは別にスイッチ素子が必要
となり、機能実現のために必要な面積、コストの増加を
伴う。According to the above configuration / operation, it is possible to set the pull-up resistor 300 and the pull-up resistor 310 to the connected / unconnected state by the ON / OFF operation of the control signal lines 340 and 350. However, the above-mentioned JP-A-1
Similar to the "programmable input circuit" disclosed in Japanese Patent Laid-Open No. 91521/1982, a switch element is required in addition to the resistance element, resulting in an increase in area and cost required for realizing the function.
【００１４】図９は、他の従来における入力回路（従来
技術４）の構成を示し、上記従来技術２における課題を
解決する１つの方式を示しており、特開平１−９１５２
１号公報に開示されている「プログラマブル入力回路」
に示された方法と同様の考えに基づいている。図におい
て、４００はプルダウン抵抗、４１０はプルダウン抵
抗、４２０はプルダウン抵抗４００と入力信号線の接続
制御を行うスイッチ用ＭＯＳトランジスタ、４３０はプ
ルダウン抵抗４１０と入力信号線の接続制御を行うスイ
ッチ用ＭＯＳトランジスタ、４４０はスイッチ用ＭＯＳ
トランジスタ４２０の制御信号線、４５０はスイッチ用
ＭＯＳトランジスタ４３０の制御信号線、４６０は入力
信号と外部を接続する入力端子、４７０は入力信号を内
部回路へ伝達するバッファである。FIG. 9 shows the configuration of another conventional input circuit (prior art 4), and shows one method for solving the problem of the prior art 2 described above.
"Programmable input circuit" disclosed in Japanese Patent No. 1
It is based on the same idea as the method shown in. In the figure, 400 is a pull-down resistor, 410 is a pull-down resistor, 420 is a switching MOS transistor that controls the connection between the pull-down resistor 400 and the input signal line, and 430 is a switching MOS transistor that controls the connection between the pull-down resistor 410 and the input signal line. 440 is a switching MOS
A control signal line of the transistor 420, 450 is a control signal line of the switching MOS transistor 430, 460 is an input terminal for connecting the input signal to the outside, and 470 is a buffer for transmitting the input signal to an internal circuit.
【００１５】次に、図９に示した入力回路の動作を説明
する。外部からの入力信号は入力端子４６０を経由して
内部に入力される。制御信号線４４０がＨＩＧＨレベル
状態になると、スイッチ用ＭＯＳトランジスタ４２０が
ＯＮ状態となり、プルダウン抵抗４００が内部入力信号
ラインに接続される。同様に、制御信号線４５０がＨＩ
ＧＨレベル状態になると、スイッチ用ＭＯＳトランジス
タ４３０がＯＮ状態となり、プルダウン抵抗４１０が内
部入力信号ラインに接続される。Next, the operation of the input circuit shown in FIG. 9 will be described. An input signal from the outside is input to the inside via the input terminal 460. When the control signal line 440 is in the HIGH level state, the switching MOS transistor 420 is in the ON state, and the pull-down resistor 400 is connected to the internal input signal line. Similarly, the control signal line 450 is HI
In the GH level state, the switching MOS transistor 430 is turned on and the pull-down resistor 410 is connected to the internal input signal line.
【００１６】また、制御信号線４４０がＬＯＷレベル状
態になると、ＭＯＳトランジスタ４２０がＯＦＦ状態と
なり、プルダウン抵抗４００は内部入力信号ラインから
切断される。同様に、制御信号線４５０がＬＯＷレベル
状態になると、スイッチ用ＭＯＳトランジスタ４３０が
ＯＦＦ状態となり、プルダウン抵抗４１０が内部入力信
号ラインから切断される。When the control signal line 440 goes low, the MOS transistor 420 turns off and the pull-down resistor 400 is disconnected from the internal input signal line. Similarly, when the control signal line 450 is in the LOW level state, the switching MOS transistor 430 is in the OFF state, and the pull-down resistor 410 is disconnected from the internal input signal line.
【００１７】以上のような構成／動作によれば、制御信
号線４４０，４５０のＯＮ／ＯＦＦ動作によりプルダウ
ン抵抗４００、プルダウン抵抗４１０を接続／非接続状
態に設定することが可能となる。しかし、上記特開平１
−９１５２１号公報に開示された「プログラマブル入力
回路」と同様に、抵抗素子とは別にスイッチ素子が必要
となり、機能実現のために必要な面積、コストの増加を
伴う。According to the above configuration / operation, the pull-down resistors 400 and 410 can be set to the connected / unconnected state by the ON / OFF operation of the control signal lines 440 and 450. However, the above-mentioned JP-A-1
Similar to the "programmable input circuit" disclosed in Japanese Patent Laid-Open No. 91521/1982, a switch element is required in addition to the resistance element, resulting in an increase in area and cost required for realizing the function.
【００１８】図１０は、従来における直列抵抗を含む仕
様の入力回路（従来技術５）の構成を示し、図におい
て、１６０は入力信号に対して直列接続される入力抵
抗、１７０は入力信号と外部を接続する入力端子、１８
０は入力信号を内部回路へ伝達するバッファである。FIG. 10 shows a configuration of a conventional input circuit (prior art 5) having specifications including a series resistance. In the figure, 160 is an input resistance serially connected to an input signal, and 170 is an input signal and an external device. Input terminal to connect to, 18
Reference numeral 0 is a buffer for transmitting an input signal to the internal circuit.
【００１９】次に、図１０に示した入力回路の動作につ
いて説明する。入力端子１７０から入力された入力信号
は、入力抵抗１６０を経由してバッファ１８０に入力さ
れる。この後、バッファ１８０の出力として内部回路へ
伝達される。入力抵抗１６０はＩＣ内ではポリシリコン
抵抗、或いは拡散抵抗により実現されるものでラッチア
ップ防止や、或いは意識的に信号の遅延を大きくする目
的に利用されるものである。Next, the operation of the input circuit shown in FIG. 10 will be described. The input signal input from the input terminal 170 is input to the buffer 180 via the input resistor 160. After that, it is transmitted to the internal circuit as the output of the buffer 180. The input resistor 160 is realized by a polysilicon resistor or a diffused resistor in the IC and is used for the purpose of preventing latch-up or intentionally increasing the signal delay.
【００２０】以上のような構成／動作によれば、ＩＣ製
造時に設定された内蔵入力抵抗値を変更することが困難
である。また、入力抵抗は信号線に対し直列に加わるた
め、ＩＣ外部での対応を行った場合であっても、その実
効抵抗値を小さくすることは不可能である。即ち、抵抗
値を減少させる変更に対しては、再度ＩＣの再設計／再
製造を行わなければならない。According to the above configuration / operation, it is difficult to change the built-in input resistance value set at the time of manufacturing the IC. Further, since the input resistance is added in series to the signal line, it is impossible to reduce the effective resistance value even when the correspondence is made outside the IC. That is, in order to change the resistance value, the IC must be redesigned / remanufactured again.
【００２１】図１１は、伝送線路を終端抵抗によりイン
ピーダンスマッチングさせた信号を受ける従来における
入力回路（従来技術６）の構成を示し、図において、１
９０と２００は各々終端抵抗であり、２１０は入力信号
と外部を接続する入力端子、２２０は入力信号を内部に
伝達するバッファ、２３０は入力信号を伝送してくる伝
送線路である。FIG. 11 shows the structure of a conventional input circuit (prior art 6) for receiving a signal in which a transmission line is impedance matched by a terminating resistor.
Reference numerals 90 and 200 denote terminating resistors, 210 is an input terminal for connecting an input signal to the outside, 220 is a buffer for transmitting the input signal to the inside, and 230 is a transmission line for transmitting the input signal.
【００２２】次に、図１１に示した入力回路の動作につ
いて説明する。伝送線路２３０を経由して伝送されてき
た入力信号は、終端抵抗１９０と終端抵抗２００により
インピーダンスマッチングされた後、入力端子２１０か
ら入力され、バッファ２２０を介して内部回路へ伝達さ
れる。Next, the operation of the input circuit shown in FIG. 11 will be described. The input signal transmitted via the transmission line 230 is impedance-matched by the terminating resistor 190 and the terminating resistor 200, input from the input terminal 210, and transmitted to the internal circuit via the buffer 220.
【００２３】このような構成／動作によれば、伝送線路
インピーダンスとの整合を取る終端抵抗は動作状態では
ハードウェア的に設定されてしまい、終端抵抗値をプロ
グラマブルに変更することは不可能である。According to such a configuration / operation, the terminating resistance for matching with the transmission line impedance is set by hardware in the operating state, and it is impossible to change the terminating resistance value in a programmable manner. .
【００２４】図１２は、他の従来における入力回路（従
来技術７）の構成を示し、上記従来技術６における課題
を解決する１つの方式を示している。図において、６０
０はプルアップ抵抗、６１０はプルアップ抵抗、６２０
は入力抵抗６００と入力信号線の接続制御を行う切替え
用ＭＯＳスイッチ、６３０は入力抵抗６１０と入力信号
線の接続制御を行う切替え用ＭＯＳスイッチ、６４０は
切替え用ＭＯＳスイッチ６２０の制御信号線、６５０は
切替え用ＭＯＳスイッチ６３０の制御信号線、６６０は
プルダウン抵抗、６７０はプルダウン抵抗、６８０はプ
ルダウン抵抗６６０と入力信号線の接続制御を行うスイ
ッチ用ＭＯＳトランジスタ、６９０はプルダウン抵抗６
７０と入力信号線の接続制御を行うスイッチ用ＭＯＳト
ランジスタ、７７０はスイッチ用ＭＯＳトランジスタ６
８０の制御信号線、７１０はスイッチ用ＭＯＳトランジ
スタ６９０の制御信号線、７６０は入力信号を内部回路
へ伝達するバッファ、７７０は入力信号と外部を接続す
る入力端子、７８０は入力信号を伝送してくる伝送線路
である。FIG. 12 shows the configuration of another conventional input circuit (prior art 7) and shows one method for solving the problem of the prior art 6. In the figure, 60
0 is a pull-up resistor, 610 is a pull-up resistor, 620
Is a switching MOS switch for controlling the connection between the input resistor 600 and the input signal line, 630 is a switching MOS switch for controlling the connection between the input resistor 610 and the input signal line, 640 is a control signal line for the switching MOS switch 620, and 650 Is a control signal line for the switching MOS switch 630, 660 is a pull-down resistor, 670 is a pull-down resistor, 680 is a switching MOS transistor for controlling connection between the pull-down resistor 660 and the input signal line, and 690 is a pull-down resistor 6.
70 is a switching MOS transistor for controlling the connection between the input signal line 70 and the input signal line, and 770 is a switching MOS transistor 6
80 is a control signal line, 710 is a control signal line for the switching MOS transistor 690, 760 is a buffer for transmitting the input signal to the internal circuit, 770 is an input terminal for connecting the input signal to the outside, and 780 is for transmitting the input signal. It is the incoming transmission line.
【００２５】次に、図１２に示した入力回路の動作を説
明する。これは、上記従来技術１と従来技術２を組み合
わせたもので、制御信号線６４０，６５０からの制御信
号によりプルアップ抵抗６００，６１０を、制御信号７
００，７１０によりプルダウン抵抗を、各々プログラマ
ブルに設定することを意図している。Next, the operation of the input circuit shown in FIG. 12 will be described. This is a combination of the above-mentioned conventional technique 1 and conventional technique 2, in which the pull-up resistors 600 and 610 are turned on by the control signals from the control signal lines 640 and 650.
00 and 710 are intended to set the pull-down resistors programmable.
【００２６】しかし、この構成を伝送線路終端に採用す
ることにより、伝送線路の特性に応じて伝送線路のイン
ピーダンス整合制御が可能になるものの、定常的貫通電
流は上記従来技術５と同様に依然として存在することに
なる。However, by adopting this structure at the end of the transmission line, the impedance matching control of the transmission line can be performed according to the characteristics of the transmission line, but the steady through current still exists as in the prior art 5. Will be done.
【００２７】[0027]
【発明が解決しようとする課題】上記従来技術１による
入力回路によれば、ＩＣ製造時に設定された内蔵プルア
ップ抵抗値をＩＣ製造後の時点において、変更すること
は困難である。即ち、一度ＩＣに内蔵化されたプルアッ
プ抵抗の値を変更するには、ＩＣの再設計／再製造を行
わなければならないという問題点があった。また、ＩＣ
外部で付加抵抗を付けると並列接続となるため、外部信
号線から見込んだ実効的部抵抗値を内蔵プルアップ抵抗
値以上にすることは不可能である。更に、ＩＣ製造バラ
ツキにより、抵抗値を意図した値に設定できないという
問題点があった。また、従来技術３による入力回路の構
成にすれば、プログラマブルに設定することができるが
抵抗と切替えスイッチ用トランジスタの両方が必要とな
り、部品点数が増加し、装置自体のコストアップを招来
するという問題点があった。According to the input circuit of the prior art 1, it is difficult to change the built-in pull-up resistance value set at the time of manufacturing the IC at the time after manufacturing the IC. That is, there has been a problem that the IC must be redesigned / remanufactured in order to change the value of the pull-up resistor incorporated in the IC once. Also, IC
Since it is connected in parallel if an additional resistance is attached externally, it is impossible to make the effective resistance value seen from the external signal line equal to or higher than the built-in pull-up resistance value. Further, there is a problem that the resistance value cannot be set to an intended value due to variations in IC manufacturing. Further, with the configuration of the input circuit according to the conventional technique 3, although it can be set programmable, both the resistor and the transistor for the changeover switch are required, the number of parts is increased, and the cost of the device itself is increased. There was a point.
【００２８】上記従来技術２による入力回路の構成によ
れば、ＩＣ製造時に設定された内蔵プルダウン抵抗値を
変更することは困難である。即ち、一度ＩＣに内蔵化さ
れたプルダウン抵抗の値を変更するには、ＩＣの再設計
／再製造を行わなければならないという問題点があっ
た。また、ＩＣ外部で付加抵抗を付けても、外部信号線
から見込んだ実効的プルダウン抵抗値を内蔵プルダウン
抵抗値以上にすることは不可能である。また、上記従来
技術４による入力回路の構成にすれば、プログラマブル
に設定ができるが抵抗と切替えスイッチ用トランジスタ
の両方が必要となり、部品点数が増加し、装置自体のコ
ストアップを招来するという問題点があった。According to the configuration of the input circuit according to the conventional technique 2 described above, it is difficult to change the built-in pull-down resistance value set at the time of manufacturing the IC. That is, there is a problem that the IC must be redesigned / remanufactured in order to change the value of the pull-down resistor incorporated in the IC once. Even if an additional resistance is provided outside the IC, it is impossible to make the effective pull-down resistance value seen from the external signal line more than the built-in pull-down resistance value. Further, with the configuration of the input circuit according to the prior art 4, the setting can be performed programmatically, but both the resistor and the transistor for the changeover switch are required, the number of parts is increased, and the cost of the device itself is increased. was there.
【００２９】従来技術５による入力回路の構成によれ
ば、ＩＣ製造時に設定された内蔵入力直列抵抗値を変更
することは困難である。即ち、一度ＩＣに内蔵化された
入力直列抵抗の値を変更するには、ＩＣの再設計／再製
造を行わなければならないという問題点があった。ま
た、ＩＣ外部で付加抵抗を付けても、外部信号線から見
込んだ実効的入力直列抵抗値を内蔵入力直列抵抗値以下
にすることは不可能である。According to the configuration of the input circuit according to the prior art 5, it is difficult to change the built-in input series resistance value set at the time of manufacturing the IC. That is, there has been a problem that the IC must be redesigned / remanufactured in order to change the value of the input series resistance once incorporated in the IC. Even if an additional resistor is provided outside the IC, it is impossible to make the effective input series resistance value seen from the external signal line equal to or less than the built-in input series resistance value.
【００３０】従来技術６による入力回路の構成によれ
ば、伝送線路の整合用抵抗は、通常の外付け抵抗によれ
ば、伝送線路インピーダンスの値に対応して固定となっ
てしまい、伝送線路に対応してプルアップ抵抗値とプル
ダウン抵抗値をプログラマブルに設定することは不可能
である。According to the configuration of the input circuit according to the conventional technique 6, the matching resistance of the transmission line is fixed according to the value of the transmission line impedance by the ordinary external resistance, and the resistance of the transmission line is fixed. Correspondingly, it is impossible to programmably set the pull-up resistance value and the pull-down resistance value.
【００３１】従来技術７による入力回路の構成によれ
ば、定常的貫通電流が存在するという問題点があった。According to the structure of the input circuit of the prior art 7, there is a problem that a steady through current exists.
【００３２】この発明は、上記のような問題を解決する
ためになされたもので、抵抗素子と切替えスイッチ用ト
ランジスタを別々に持つことなく、制御信号により開閉
可能な抵抗素子により、入力信号線のプルアップ抵抗値
をプログラマブルに設定可能とする入力回路を得ること
を第１の目的とする。The present invention has been made in order to solve the above-mentioned problems, and it is possible to open and close an input signal line by a resistance element that can be opened / closed by a control signal without separately having a resistance element and a switching switch transistor. A first object is to obtain an input circuit that allows the pull-up resistance value to be programmable.
【００３３】また、この発明は、抵抗素子と切替えスイ
ッチ用トランジスタを別々に持つことなく、制御信号に
より開閉可能な抵抗素子により、入力信号線のプルダウ
ン抵抗値をプログラマブルに設定可能とする入力回路を
得ることを第２の目的とする。Further, the present invention provides an input circuit in which a pull-down resistance value of an input signal line can be set programmable by a resistance element which can be opened / closed by a control signal without separately having a resistance element and a switching switch transistor. The second purpose is to obtain.
【００３４】また、この発明は、入力信号線の入力直列
抵抗値をプログラマブルに設定可能とする入力回路を得
ることを第３の目的とする。A third object of the present invention is to obtain an input circuit capable of programmably setting the input series resistance value of the input signal line.
【００３５】また、この発明は、定常的貫通電流を防止
するとともに、抵抗素子と切替えスイッチ用トランジス
タを別々に持つことなく、入力信号に対するプルアップ
抵抗値、プルダウン抵抗値をプログラマブルに設定可能
とする入力回路を得ることを第４の目的とする。Further, according to the present invention, the steady through current is prevented, and the pull-up resistance value and the pull-down resistance value for the input signal can be set programmable without separately having the resistance element and the switching switch transistor. A fourth object is to obtain an input circuit.
【００３６】[0036]
【課題を解決するための手段】この発明に係る入力回路
は、入力信号を抵抗によりプルアップさせる仕様の入力
回路において、制御信号により開閉可能な抵抗素子によ
って入力信号線のプルアップ抵抗値を異なる値に設定す
る設定手段を設けたものである。An input circuit according to the present invention is an input circuit having a specification in which an input signal is pulled up by a resistor, and a pull-up resistance value of an input signal line is different depending on a resistance element which can be opened / closed by a control signal. The setting means for setting the value is provided.
【００３７】また、この発明に係る入力回路は、入力信
号を抵抗によりプルダウンさせる仕様の入力回路におい
て、制御信号により開閉可能な抵抗素子によって入力信
号線のプルダウン抵抗値を異なる値に設定する設定手段
を設けたものである。In the input circuit according to the present invention, the input circuit is designed to pull down the input signal with a resistor, and the pulling down resistance value of the input signal line is set to a different value by the resistance element which can be opened / closed by the control signal. Is provided.
【００３８】また、この発明に係る入力回路は、入力に
直列抵抗を持つ仕様の入力回路において、制御信号によ
り開閉可能な抵抗素子によって入力信号線の入力直列抵
抗値を異なる値に設定する設定手段を設けたものであ
る。Further, the input circuit according to the present invention is an input circuit of a specification having a series resistance in the input, and a setting means for setting the input series resistance value of the input signal line to a different value by the resistance element which can be opened and closed by the control signal. Is provided.
【００３９】また、この発明に係る入力回路は、入力信
号を抵抗によりプルアップ／プルダウンさせる仕様の入
力回路において、制御信号により開閉可能な抵抗素子と
コンデンサ素子の組合せによって入力信号線のプルアッ
プ抵抗値、プルダウン抵抗値を異なる値に設定するとと
もにプルアップ抵抗、プルダウン抵抗を貫通する直流電
流を防止する設定・防止手段を設けたものである。Further, the input circuit according to the present invention is an input circuit of a specification in which an input signal is pulled up / down by a resistor, and a pull-up resistor of an input signal line is formed by a combination of a resistance element and a capacitor element which can be opened / closed by a control signal. The setting value and the pull-down resistance value are set to different values, and a setting / prevention means for preventing a direct current passing through the pull-up resistance and the pull-down resistance is provided.
【００４０】[0040]
【作用】この発明に係わる入力回路においては、制御信
号により開閉可能な抵抗素子により、入力信号線のプル
アップ抵抗値を異なる値にプログラマブルに設定する。In the input circuit according to the present invention, the pull-up resistance value of the input signal line is programmably set to a different value by the resistance element which can be opened / closed by the control signal.
【００４１】また、制御信号により開閉可能な抵抗素子
の組み合わせにより、入力信号線のプルダウン抵抗値を
異なる値にプログラマブルに設定する。Further, the pull-down resistance value of the input signal line is programmable and set to a different value by the combination of the resistance elements which can be opened and closed by the control signal.
【００４２】また、制御信号により開閉するスイッチ素
子と抵抗素子の組み合わせ、もしくは制御信号により開
閉可能な抵抗素子の組み合わせにより、入力回路の入力
抵抗、遅延時間を異なる値にプログラマブルに設定す
る。Further, the input resistance and the delay time of the input circuit are set to different values programmable by a combination of a switch element and a resistance element which are opened and closed by a control signal, or a combination of a resistance element which is opened and closed by a control signal.
【００４３】また、定常的貫通電流を防止するととも
に、制御信号により開閉可能な抵抗素子により、入力信
号線のプルアップ抵抗値とプルダウン抵抗値を異なる値
にプログラマブルに設定する。Further, the steady through current is prevented, and the pull-up resistance value and the pull-down resistance value of the input signal line are programmable to different values by the resistance element which can be opened / closed by the control signal.
【００４４】[0044]
〔実施例１〕以下、この発明の一実施例を図について説
明する。図１は、この発明による入力回路の構成を示す
回路図である。図において、３０１は図８に示した構成
におけるプルアップ抵抗３００とスイッチ用ＭＯＳトラ
ンジスタ３２０の働きを併せ持ち、制御信号により開閉
可能なプルアップ用抵抗素子である。同様に、３１１は
図８に示した構成におけるプルアップ抵抗３１０とスイ
ッチ用ＭＯＳトランジスタ３３０の働きを併せ持ち、制
御信号により開閉可能なプルアップ用抵抗素子である。[Embodiment 1] An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of an input circuit according to the present invention. In the figure, reference numeral 301 is a pull-up resistance element that has the functions of the pull-up resistor 300 and the switching MOS transistor 320 in the configuration shown in FIG. 8 and that can be opened / closed by a control signal. Similarly, reference numeral 311 is a pull-up resistance element that has the functions of the pull-up resistor 310 and the switch MOS transistor 330 in the configuration shown in FIG. 8 and that can be opened / closed by a control signal.
【００４５】次に、図１に示した入力回路の動作を説明
する。外部からの入力信号は入力端子３６０を経由して
内部に入力される。制御信号線３４０がＬＯＷレベル状
態になると、制御信号により開閉可能なプルアップ用抵
抗素子３０１がＯＮ状態となり、その抵抗成分が入力信
号ラインに接続される。同様に、制御信号線３５０がＬ
ＯＷレベル状態になると、制御信号により開閉可能なプ
ルアップ用抵抗素子３１１がＯＮ状態となり、その抵抗
成分が入力信号ラインに接続される。Next, the operation of the input circuit shown in FIG. 1 will be described. An input signal from the outside is input to the inside via the input terminal 360. When the control signal line 340 is in the LOW level state, the pull-up resistance element 301 that can be opened / closed by the control signal is in the ON state, and the resistance component thereof is connected to the input signal line. Similarly, the control signal line 350 is L
In the OW level state, the pull-up resistance element 311 that can be opened and closed by the control signal is turned on, and the resistance component is connected to the input signal line.
【００４６】また、制御信号線３４０がＨＩＧＨレベル
状態になると、制御信号により開閉可能なプルアップ用
抵抗素子３０１はＯＦＦ状態となり、入力信号ラインか
ら切断される。同様に、制御信号線３５０がＨＩＧＨレ
ベル状態になると、制御信号により開閉可能なプルアッ
プ用抵抗素子３１１はＯＦＦ状態となり、入力信号ライ
ンから切断される。When the control signal line 340 is in the HIGH level state, the pull-up resistance element 301 which can be opened / closed by the control signal is in the OFF state and disconnected from the input signal line. Similarly, when the control signal line 350 is in the HIGH level state, the pull-up resistance element 311 which can be opened / closed by the control signal is in the OFF state and disconnected from the input signal line.
【００４７】また、以上においては、制御信号線３４
０，３５０をディジタル的に動作させる場合を説明した
が、アナログ的に制御させることで、制御信号により開
閉可能なプルアップ用抵抗素子３０１，３１１の抵抗値
を連続的に変化させることも可能である。Further, in the above, the control signal line 34
Although the case where the 0 and 350 are operated digitally has been described, the resistance values of the pull-up resistance elements 301 and 311 which can be opened and closed by the control signal can be continuously changed by controlling the analog operation. is there.
【００４８】〔実施例２〕図２は、この発明による他の
入力回路の構成を示す回路図である。図において、４０
１は図９に示した構成のプルダウン抵抗４００とスイッ
チ用ＭＯＳトランジスタ４２０の働きをまとめてプルダ
ウン用ＭＯＳトランジスタ（プルダウン用抵抗素子）で
ある。同様に、４１１は図９に示した構成のプルダウン
抵抗４１０とスイッチ用ＭＯＳトランジスタ４３０の働
きをまとめてプルダウン用ＭＯＳトランジスタ（プルダ
ウン用抵抗素子）である。[Embodiment 2] FIG. 2 is a circuit diagram showing a structure of another input circuit according to the present invention. In the figure, 40
Reference numeral 1 is a pull-down MOS transistor (pull-down resistance element) that collectively functions the pull-down resistor 400 and the switch MOS transistor 420 having the configuration shown in FIG. Similarly, 411 is a pull-down MOS transistor (pull-down resistance element) that combines the functions of the pull-down resistor 410 and the switch MOS transistor 430 shown in FIG.
【００４９】次に、図２に示した入力回路の動作を説明
する。外部からの入力信号は入力端子４６０を経由して
内部に入力される。制御信号線４４０がＨＩＧＨレベル
状態になると、プルダウン用ＭＯＳトランジスタ４０１
がＯＮ状態となり、その抵抗成分が入力信号ラインに接
続される。同様に、制御信号線４５０がＨＩＧＨレベル
状態になると、プルダウン用ＭＯＳトランジスタ４１１
がＯＮ状態となり、その抵抗成分が入力信号ラインに接
続される。Next, the operation of the input circuit shown in FIG. 2 will be described. An input signal from the outside is input to the inside via the input terminal 460. When the control signal line 440 becomes the high level state, the pull-down MOS transistor 401
Turns on, and the resistance component is connected to the input signal line. Similarly, when the control signal line 450 is in the HIGH level state, the pull-down MOS transistor 411 is
Turns on, and the resistance component is connected to the input signal line.
【００５０】また、制御信号線４４０がＬＯＷレベル状
態になると、プルダウン用ＭＯＳトランジスタ４０１は
ＯＦＦ状態となり、入力信号ラインから切断される。同
様に、制御信号線４５０がＬＯＷレベル状態になると、
プルダウン用ＭＯＳトランジスタ４１１はＯＦＦ状態と
なり、入力信号ラインから切断される。When the control signal line 440 is in the LOW level state, the pull-down MOS transistor 401 is in the OFF state and disconnected from the input signal line. Similarly, when the control signal line 450 is in the LOW level state,
The pull-down MOS transistor 411 is turned off and disconnected from the input signal line.
【００５１】〔実施例３〕図３は、この発明による他の
入力回路の構成を示す回路図である。図において、５０
０は入力抵抗、５１０は入力抵抗、５２０は制御信号線
５４０がＨＩＧＨ状態の時に入力抵抗５００をショート
状態にするための切替え用ＭＯＳスイッチ、５３０は制
御信号線５００がＨＩＧＨ状態の時に、入力抵抗５１０
をショート状態にするための切替え用ＭＯＳスイッチ、
５４０は切替え用ＭＯＳスイッチ５２０の制御信号線、
５５０は切替え用ＭＯＳスイッチ５３０の制御信号線、
５６０は入力信号と外部を接続する入力端子、５７０は
入力信号を内部回路へ伝達するバッファ、５８０は入力
抵抗である。[Third Embodiment] FIG. 3 is a circuit diagram showing a structure of another input circuit according to the present invention. In the figure, 50
0 is an input resistance, 510 is an input resistance, 520 is a switching MOS switch for making the input resistance 500 short-circuited when the control signal line 540 is in the HIGH state, and 530 is an input resistance when the control signal line 500 is in the HIGH state. 510
MOS switch for switching to short circuit,
540 is a control signal line for the switching MOS switch 520,
550 is a control signal line for the switching MOS switch 530,
Reference numeral 560 is an input terminal for connecting an input signal to the outside, 570 is a buffer for transmitting the input signal to an internal circuit, and 580 is an input resistor.
【００５２】次に、図３に示した入力回路の動作を説明
する。外部からの入力信号は入力端子５６０を経由して
内部に入力され、更に入力抵抗５８０に伝えられる。制
御信号線５４０がＨＩＧＨレベル状態になると、切替え
用ＭＯＳスイッチ５２０がＯＮ状態となり、入力抵抗５
００がショートされる。同様に、制御信号線５５０がＨ
ＩＧＨレベル状態になると、切替え用ＭＯＳスイッチ５
３０がＯＮ状態となり、入力抵抗５１０がショートされ
る。上記入力抵抗を通過した入力信号は、バッファ５７
０を経て内部回路へ伝達される。Next, the operation of the input circuit shown in FIG. 3 will be described. An input signal from the outside is input to the inside via the input terminal 560 and further transmitted to the input resistor 580. When the control signal line 540 is in the HIGH level state, the switching MOS switch 520 is in the ON state, and the input resistance 5
00 is short-circuited. Similarly, the control signal line 550 is H
When in the IGH level state, the switching MOS switch 5
30 is turned on and the input resistor 510 is short-circuited. The input signal that has passed through the input resistor is buffer 57.
It is transmitted to the internal circuit via 0.
【００５３】ここで、制御信号線５４０、制御信号線５
５０のＨＩＧＨ／ＬＯＷレベル設定により、入力端子５
６０から見込んだ実効的入力抵抗値を制御することがで
きる。バッファ５７０には、必ず入力容量が存在するの
で、入力抵抗値が制御できるということは、外部からの
入力信号に対する遅延時間を制御できることになる。更
に、この発明によれば、動作状態においても制御信号線
５４０、制御信号線５５０を制御することにより、入力
抵抗及び遅延時間を適応的に設定することが可能とな
る。Here, the control signal line 540 and the control signal line 5
Input terminal 5 by setting HIGH / LOW level of 50
The effective input resistance value estimated from 60 can be controlled. Since the buffer 570 always has an input capacitance, the fact that the input resistance value can be controlled means that the delay time with respect to an input signal from the outside can be controlled. Furthermore, according to the present invention, it is possible to adaptively set the input resistance and the delay time by controlling the control signal line 540 and the control signal line 550 even in the operating state.
【００５４】上記に示した図３の動作説明においては、
制御信号線５４０，５５０をディジタル的に動作させる
場合であったが、アナログ的に動作させれば、抵抗値及
び遅延時間を連続的に制御することも可能である。In the above explanation of the operation of FIG. 3,
Although the control signal lines 540 and 550 are operated digitally, it is possible to continuously control the resistance value and the delay time by operating the control signal lines 540 and 550 digitally.
【００５５】なお、本実施例にあっては、以上で述べた
抵抗とスイッチ用ＭＯＳトランジスタが並列接続され、
また、基本単位を２単位利用しているが、１単位もしく
は３単位以上でも良い。また、入力抵抗５８０の両端に
スイッチ用ＭＯＳトランジスタを設けても良い。In the present embodiment, the resistor and the switching MOS transistor described above are connected in parallel,
Although two basic units are used, one unit or three or more units may be used. Further, switching MOS transistors may be provided at both ends of the input resistor 580.
【００５６】〔実施例４〕図４は、この発明による他の
入力回路の構成を示す回路図である。図３に示した入力
抵抗５００と、入力抵抗５１０と、入力抵抗５８０が直
列接続関係であったのを、図４に示す入力回路にあって
は、入力抵抗５０１と、入力抵抗５１１と、入力抵抗５
８１を各々並列接続関係に変更したものである。抵抗接
続関係の変更に伴って、切替え用ＭＯＳトランジスタ５
２０と５３０は、切替え用ＭＯＳトランジスタ５２１と
５３１のように抵抗に対して各々直列に接続される。[Embodiment 4] FIG. 4 is a circuit diagram showing a structure of another input circuit according to the present invention. The input resistance 500, the input resistance 510, and the input resistance 580 shown in FIG. 3 are connected in series, but in the input circuit shown in FIG. 4, the input resistance 501, the input resistance 511, and the input resistance 511 Resistance 5
81 is changed to a parallel connection relationship. With the change of the resistance connection relation, the switching MOS transistor 5
20 and 530 are connected in series to the resistors, like switching MOS transistors 521 and 531.
【００５７】次に、図４に示した入力回路の動作を説明
する。外部からの入力信号は入力端子５６０を経由して
内部に入力される。制御信号線５４０がＬＯＷレベル状
態になると、切替え用ＭＯＳスイッチ５２１がＯＦＦ状
態となり、入力抵抗５０１を経由する信号経路は遮断さ
れる。同様に、制御信号線５５０がＬＯＷレベル状態に
なると、切替え用ＭＯＳスイッチ５３１がＯＦＦ状態と
なり、入力抵抗５１１を経由する信号経路は遮断され
る。上記入力抵抗を通過した入力信号は、バッファ５７
０を経て内部に伝達される。Next, the operation of the input circuit shown in FIG. 4 will be described. An input signal from the outside is input to the inside via the input terminal 560. When the control signal line 540 is in the LOW level state, the switching MOS switch 521 is in the OFF state, and the signal path passing through the input resistor 501 is cut off. Similarly, when the control signal line 550 is in the LOW level state, the switching MOS switch 531 is in the OFF state, and the signal path passing through the input resistor 511 is cut off. The input signal that has passed through the input resistor is buffer 57.
It is transmitted to the inside through 0.
【００５８】ここでも、図３に示した場合と同様に制御
信号線５４０、制御信号線５５０のＨＩＧＨ／ＬＯＷレ
ベル設定により、入力端子から見込んだ実効的入力抵抗
値及び遅延時間を制御できる。また、図３に示した場合
と同様に、制御信号５４０，５５０をディジタル的に動
作させるのみならず、アナログ的に動作させれば、抵抗
値及び遅延時間を連続的に制御することも可能である。
更に、制御信号により開閉するスイッチ素子と抵抗素子
の組み合わせのみならず、制御信号により開閉可能な抵
抗素子でも構成可能である。Here, as in the case shown in FIG. 3, the effective input resistance value and delay time estimated from the input terminal can be controlled by setting the HIGH / LOW level of the control signal line 540 and the control signal line 550. Further, similarly to the case shown in FIG. 3, if the control signals 540 and 550 are operated not only digitally but also in analog, it is possible to continuously control the resistance value and the delay time. is there.
Further, not only a combination of a switch element and a resistance element which is opened and closed by a control signal but also a resistance element which can be opened and closed by a control signal can be configured.
【００５９】なお、本実施例にあっては、以上で述べた
例では抵抗とスイッチ用ＭＯＳトランジスタが直列接続
された基本単位は２単位利用しているが、１単位もしく
は３単位以上でも良い。また、入力抵抗５８１に直列に
スイッチ用ＭＯＳトランジスタを設けても良い。In this embodiment, two units are used as the basic unit in which the resistor and the switching MOS transistor are connected in series in the above-mentioned example, but one unit or three or more units may be used. Further, a switching MOS transistor may be provided in series with the input resistor 581.
【００６０】以上図３，図４にあっては、抵抗値を直列
化制御、並列化制御とするようにしたが、両者を組み合
わせることも可能である。つまり、図３に示した抵抗と
スイッチ用ＭＯＳトランジスタを直列接続した基本単位
と、図４に示した抵抗とスイッチ用ＭＯＳトランジスタ
を並列接続した基本単位を組み合わせることにより、実
効的入力抵抗値及び入力遅延時間を制御することが可能
となる。In FIGS. 3 and 4, the resistance values are controlled in series or in parallel, but it is also possible to combine both. That is, by combining the basic unit in which the resistance and the switching MOS transistor are connected in series shown in FIG. 3 and the basic unit in which the resistance and the switching MOS transistor are connected in parallel shown in FIG. 4, the effective input resistance value and the input It is possible to control the delay time.
【００６１】〔実施例５〕図５は、この発明による入力
回路の他の構成を示す回路図である。図において、７９
０は制御信号により開閉可能なプルアップ用抵抗素子、
８００は制御信号により開閉可能なプルアップ用抵抗素
子、８１０は制御信号により開閉可能なプルダウン用抵
抗素子、８２０は制御信号により開閉可能なプルダウン
用抵抗素子、７２０は制御信号により開閉可能なプルア
ップ用抵抗素子７９０の定常的貫通電流防止用のＭＯＳ
コンデンサ、７３０は制御信号により開閉可能なプルア
ップ用抵抗素子８００の定常的貫通電流防止用のＭＯＳ
コンデンサ、７４０は制御信号により開閉可能なプルダ
ウン用抵抗素子８１０の定常的貫通電流防止用のＭＯＳ
コンデンサ、７５０は制御信号により開閉可能なプルダ
ウン用抵抗素子８２０の定常的貫通電流防止用のＭＯＳ
コンデンサ、６４０は制御信号により開閉可能なプルア
ップ用抵抗素子７９０の制御信号線、６５０は制御信号
により開閉可能なプルアップ用抵抗素子８００の制御信
号線、７００は制御信号により開閉可能なプルダウン用
抵抗素子８１０の制御信号線、７１０は制御信号により
開閉可能なプルダウン用抵抗素子８２０の制御信号線、
７６０は入力信号を内部回路へ伝達するバッファ、７７
０は入力信号と外部を接続する入力端子、７８０は入力
信号を伝送してくる伝送線路である。[Embodiment 5] FIG. 5 is a circuit diagram showing another structure of the input circuit according to the present invention. In the figure, 79
0 is a pull-up resistance element that can be opened and closed by a control signal,
Reference numeral 800 is a pull-up resistance element that can be opened / closed by a control signal, 810 is a pull-down resistance element that can be opened / closed by a control signal, 820 is a pull-down resistance element that can be opened / closed by a control signal, and 720 is a pull-up that can be opened / closed by a control signal. MOS for Preventing Steady Penetration Current of Resistance Element 790
The capacitor 730 is a MOS for preventing a steady through current of the pull-up resistance element 800 that can be opened / closed by a control signal.
A capacitor, 740 is a MOS for preventing a constant through current of the pull-down resistance element 810 that can be opened / closed by a control signal.
A capacitor, 750 is a MOS for preventing a constant through current of the pull-down resistance element 820 that can be opened / closed by a control signal.
A capacitor, 640 is a control signal line for a pull-up resistance element 790 that can be opened / closed by a control signal, 650 is a control signal line for a pull-up resistance element 800 that can be opened / closed by a control signal, and 700 is a pull-down for open / close by a control signal. A control signal line of the resistance element 810, a control signal line 710 of the pull-down resistance element 820 that can be opened / closed by a control signal,
Reference numeral 760 is a buffer for transmitting an input signal to an internal circuit, 77
Reference numeral 0 is an input terminal for connecting an input signal to the outside, and 780 is a transmission line for transmitting the input signal.
【００６２】次に、図５に示した入力回路の動作を説明
する。外部からの入力信号は入力端子７７０を経由して
内部に入力される。制御信号線６４０がＬＯＷレベル状
態になると、制御信号により開閉可能なプルアップ用抵
抗素子７９０がＯＮ状態となり、その抵抗成分が入力信
号ラインに接続される。同様に、制御信号線６５０がＬ
ＯＷレベル状態になると、制御信号により開閉可能なプ
ルアップ用抵抗素子８００がＯＮ状態となり、その抵抗
成分が入力信号ラインに接続される。Next, the operation of the input circuit shown in FIG. 5 will be described. An input signal from the outside is input to the inside via the input terminal 770. When the control signal line 640 is in the LOW level state, the pull-up resistance element 790 that can be opened / closed by the control signal is in the ON state, and the resistance component is connected to the input signal line. Similarly, the control signal line 650 is L
In the OW level state, the pull-up resistance element 800 that can be opened and closed by the control signal is turned on, and the resistance component is connected to the input signal line.
【００６３】また、制御信号線７００がＨＩＧＨレベル
状態になると、制御信号により開閉可能なプルダウン用
抵抗素子８１０がＯＮ状態となり、その抵抗成分が入力
信号ラインに接続される。同様に、制御信号線７１０が
ＨＩＧＨレベル状態になると、制御信号により開閉可能
なプルアップ用抵抗素子８２０がＯＮ状態となり、その
抵抗成分が入力信号ラインに接続される。定常的貫通電
流防止用のＭＯＳコンデンサ７２０により制御信号によ
り開閉可能なプルアップ用抵抗素子７９０の定常的貫通
電流が阻止される。また、定常的貫通電流防止用のＭＯ
Ｓコンデンサ７３０により制御信号により開閉可能なプ
ルアップ用抵抗素子８００の定常的貫通電流が阻止され
る。定常的貫通電流防止用のＭＯＳコンデンサ７４０に
より制御信号により開閉可能なプルアップ用抵抗素子８
１０の定常的貫通電流が阻止される。また、定常的貫通
電流防止用のＭＯＳコンデンサ７５０により制御信号に
より開閉可能なプルアップ用抵抗素子８２０の定常的貫
通電流が阻止される。When the control signal line 700 is in the HIGH level state, the pull-down resistance element 810 that can be opened / closed by the control signal is in the ON state, and the resistance component is connected to the input signal line. Similarly, when the control signal line 710 is in the HIGH level state, the pull-up resistance element 820 that can be opened and closed by the control signal is in the ON state, and the resistance component is connected to the input signal line. The MOS capacitor 720 for preventing the steady through current blocks the steady through current of the pull-up resistance element 790 which can be opened / closed by the control signal. Also, an MO for preventing steady through current
The S capacitor 730 blocks a steady through current of the pull-up resistance element 800 that can be opened / closed by a control signal. A pull-up resistance element 8 that can be opened / closed by a control signal by a MOS capacitor 740 for preventing steady through current.
Ten steady-state shoot-through currents are blocked. Further, the steady-state through-current preventing MOS capacitor 750 blocks the steady-state through-current of the pull-up resistance element 820 which can be opened / closed by a control signal.
【００６４】以上のようにして、信号線に対するプルア
ップ抵抗値、プルダウン抵抗値がプルグラマブルに設定
可能となる。この構成を伝送線路に採用することによ
り、伝送線路特性に応じて制御信号を適応的に制御する
ことにより、インピーダンス整合に対して柔軟に対応可
能となる。As described above, the pull-up resistance value and the pull-down resistance value for the signal line can be set to be pull-programmable. By adopting this configuration for the transmission line, it becomes possible to flexibly cope with impedance matching by adaptively controlling the control signal according to the characteristics of the transmission line.
【００６５】また、以上の構成にあっては、制御信号線
６４０，６５０，７００，７１０をディジタル的に動作
させる場合を説明したが、アナログ的に制御することに
より開閉可能なプルダウン用抵抗素子７９０，８００，
８１０，８２０の抵抗値を連続的に変化させることも可
能である。In the above configuration, the case where the control signal lines 640, 650, 700 and 710 are operated digitally has been described. However, the pull-down resistance element 790 which can be opened / closed by analog control. , 800,
It is also possible to continuously change the resistance values of 810 and 820.
【００６６】[0066]
【発明の効果】以上説明した通り、この発明によれば、
抵抗素子とスイッチ用トランジスタを両方必要とするこ
となく、入力バッファに付属するプルアップ抵抗をプロ
グラマブルに選択できる効果がある。As described above, according to the present invention,
There is an effect that the pull-up resistor attached to the input buffer can be programmably selected without requiring both the resistance element and the switching transistor.
【００６７】また、抵抗素子とスイッチ用トランジスタ
を両方必要とすることなく、入力バッファに付属するプ
ルダウン抵抗をプログラマブルに選択できる効果があ
る。Further, there is an effect that the pull-down resistor attached to the input buffer can be programmably selected without requiring both the resistance element and the switching transistor.
【００６８】また、入力バッファに付属する入力直列抵
抗をプログラマブルに選択することにより、入力回路遅
延時間を選択できる効果がある。Further, there is an effect that the input circuit delay time can be selected by programmable selection of the input series resistance attached to the input buffer.
【００６９】また、抵抗素子とスイッチ用トランジスタ
を両方必要とすることなく、入力バッファに付属するプ
ルアップ抵抗値とプルダウン抵抗値をプログラマブルに
選択可能となり、抵抗の定常的貫通電流を阻止するとと
もに、伝送線路の特性に合わせた適応的なインピーダン
ス整合ができる効果がある。Further, it is possible to programmably select the pull-up resistance value and the pull-down resistance value attached to the input buffer without requiring both the resistance element and the switching transistor, and to prevent the steady through current of the resistance. There is an effect that adaptive impedance matching can be performed according to the characteristics of the transmission line.
【図１】この発明の一実施例による入力回路の構成を示
す回路図である。FIG. 1 is a circuit diagram showing a configuration of an input circuit according to an embodiment of the present invention.
【図２】この発明の一実施例による入力回路の構成を示
す回路図である。FIG. 2 is a circuit diagram showing a configuration of an input circuit according to an embodiment of the present invention.
【図３】この発明の一実施例による入力回路の構成を示
す回路図である。FIG. 3 is a circuit diagram showing a configuration of an input circuit according to an embodiment of the present invention.
【図４】この発明の一実施例による入力回路の構成を示
す回路図である。FIG. 4 is a circuit diagram showing a configuration of an input circuit according to an embodiment of the present invention.
【図５】この発明の一実施例による入力回路の構成を示
す回路図である。FIG. 5 is a circuit diagram showing a configuration of an input circuit according to an embodiment of the present invention.
【図６】従来における入力回路（従来技術１）の構成を
示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a conventional input circuit (prior art 1).
【図７】従来における入力回路（従来技術２）の構成を
示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a conventional input circuit (prior art 2).
【図８】従来における入力回路（従来技術３）の構成を
示す回路図である。FIG. 8 is a circuit diagram showing a configuration of a conventional input circuit (prior art 3).
【図９】従来における入力回路（従来技術４）の構成を
示す回路図である。FIG. 9 is a circuit diagram showing a configuration of a conventional input circuit (prior art 4).
【図１０】従来における入力回路（従来技術５）の構成
を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a conventional input circuit (prior art 5).
【図１１】従来における入力回路（従来技術６）の構成
を示す回路図である。FIG. 11 is a circuit diagram showing a configuration of a conventional input circuit (prior art 6).
【図１２】従来における入力回路（従来技術７）の構成
を示す回路図である。FIG. 12 is a circuit diagram showing a configuration of a conventional input circuit (prior art 7).
３０１ プルアップ用抵抗素子 ３１１ プルアップ用抵抗素子 ４０１ プルダウン用抵抗素子 ４１１ プルダウン用抵抗素子 ５００ 入力抵抗 ５０１ 入力抵抗 ５１０ 入力抵抗 ５１１ 入力抵抗 ５２０ 切替え用ＭＯＳスイッチ ５２１ 切替え用ＭＯＳスイッチ ５３０ 切替え用ＭＯＳスイッチ ５３１ 切替え用ＭＯＳスイッチ ５８０ 入力抵抗 ５８１ 入力抵抗 ７２０ ＭＯＳコンデンサ ７３０ ＭＯＳコンデンサ ７４０ ＭＯＳコンデンサ ７５０ ＭＯＳコンデンサ ７９０ プルアップ用抵抗素子 ８００ プルアップ用抵抗素子 ８１０ プルダウン用抵抗素子 ８２０ プルダウン用抵抗素子 301 pull-up resistance element 311 pull-up resistance element 401 pull-down resistance element 411 pull-down resistance element 500 input resistance 501 input resistance 510 input resistance 511 input resistance 520 switching MOS switch 521 switching MOS switch 530 switching MOS switch 531 Switching MOS switch 580 Input resistance 581 Input resistance 720 MOS capacitor 730 MOS capacitor 740 MOS capacitor 750 MOS capacitor 790 Pull-up resistance element 800 Pull-up resistance element 810 Pull-down resistance element 820 Pull-down resistance element
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年１月２７日[Submission date] January 27, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００３[Name of item to be corrected] 0003
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００３】次に、図６に示した入力プルアップ回路の
動作について説明する。入力端子１１０から入力された
入力信号は、プルアップ抵抗１００によりプルアップさ
れる。プルアップされた入力信号はバッファ１２０を経
由して内部回路へ伝達される。このようなプルアップ抵
抗は通常、以下のような目的に利用される。 バス信号線がどのドライバーにも接続されていない
タイミング時に、フローティング状態となり、理論的に
不確定なレベルとなることによる誤入力を防止（負論理
信号の場合）する。 オープンドレイン出力を利用する場合において、信
号線プルアップ用として用いる。 ノイズの影響を受けやすい環境下で、ノイズ耐量を
向上させる。Next, the operation of the input pull-up circuit shown in FIG. 6 will be described. The input signal input from the input terminal 110 is pulled up by the pull-up resistor 100 . Pull-up input signal is transmitted to the internal circuit via the buffer 120. Such a pull-up resistor is usually used for the following purposes. At the timing when the bus signal line is not connected to any driver, it prevents the erroneous input (in the case of negative logic signal) due to the floating state and theoretically uncertain level. Used for pulling up the signal line when the open drain output is used. Improves noise immunity in an environment susceptible to noise.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００７[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００７】次に、図７に示した入力プルダウン回路の
動作について説明する。入力端子１４０から入力された
入力信号は、プルダウン抵抗１３０によりプルダウンさ
れる。プルダウンされた入力信号はバッファ１５０を経
由して内部回路へ伝達される。このようなプルダウン抵
抗１３０は通常、次のような目的に利用される。 バス信号線がどのドライバーにも接続されていない
タイミング時に、フローティング状態となり、理論的に
不確定なレベルとなることによる誤入力を防止（正論理
信号の場合）する。 ノイズの影響を受けやすい環境下で、ノイズ耐量を
向上させる。Next, the operation of the input pull-down circuit shown in FIG. 7 will be described. The input signal input from the input terminal 140 is pulled down by the pull-down resistor 130 . Pull-down input signal is transmitted to the internal circuit via the buffer 150. The pull-down resistor 130 is usually used for the following purposes. At the timing when the bus signal line is not connected to any driver, erroneous input due to a floating state and theoretically uncertain level is prevented (in the case of positive logic signal). Improves noise immunity in an environment susceptible to noise.
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４８[Correction target item name] 0048
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００４８】〔実施例２〕図２は、この発明による他の
入力回路の構成を示す回路図である。図において、４０
１は図９に示した構成のプルダウン抵抗４００とスイッ
チ用ＭＯＳトランジスタ４２０の働きをまとめたプルダ
ウン用ＭＯＳトランジスタ（プルダウン用抵抗素子）で
ある。同様に、４１１は図９に示した構成のプルダウン
抵抗４１０とスイッチ用ＭＯＳトランジスタ４３０の働
きをまとめたプルダウン用ＭＯＳトランジスタ（プルダ
ウン用抵抗素子）である。[Embodiment 2] FIG. 2 is a circuit diagram showing a structure of another input circuit according to the present invention. In the figure, 40
1 is a pull summarizes the function of pull-down resistor 400 and the switching MOS transistor 420 having the configuration shown in FIG. 9 <br/> down MOS transistor (pull-down resistance element). Similarly, reference numeral 411 is a pull-down MOS transistor (pull-down resistance element) in which the functions of the pull-down resistor 410 and the switch MOS transistor 430 having the configuration shown in FIG. 9 are summarized.
Claims (4)
仕様の入力回路において、制御信号により開閉可能な抵
抗素子によって入力信号線のプルアップ抵抗値を異なる
値に設定する設定手段を設けたことを特徴とする入力回
路。1. An input circuit having a specification for pulling up an input signal with a resistor, further comprising setting means for setting a pull-up resistance value of an input signal line to a different value by a resistance element which can be opened / closed by a control signal. Input circuit to be.
仕様の入力回路において、制御信号により開閉可能な抵
抗素子によって入力信号線のプルダウン抵抗値を異なる
値に設定する設定手段を設けたことを特徴とする入力回
路。2. An input circuit having a specification for pulling down an input signal with a resistance, further comprising setting means for setting a pull-down resistance value of an input signal line to a different value by a resistance element which can be opened / closed by a control signal. Input circuit.
おいて、制御信号により開閉可能な抵抗素子によって入
力信号線の入力直列抵抗値を異なる値に設定する設定手
段を設けたことを特徴とする入力回路。3. An input circuit having a series resistance at the input, further comprising setting means for setting the input series resistance value of the input signal line to a different value by a resistance element which can be opened / closed by a control signal. Input circuit.
ダウンさせる仕様の入力回路において、制御信号により
開閉可能な抵抗素子とコンデンサ素子の組合せによって
入力信号線のプルアップ抵抗値、プルダウン抵抗値を異
なる値に設定するとともにプルアップ抵抗、プルダウン
抵抗を貫通する直流電流を防止する設定・防止手段を設
けたことを特徴とする入力回路。4. In an input circuit having a specification for pulling up / pulling down an input signal with a resistance, the pull-up resistance value and the pull-down resistance value of the input signal line differ depending on the combination of a resistance element and a capacitor element that can be opened / closed by a control signal. An input circuit characterized by being provided with setting / prevention means for preventing a direct current from passing through the pull-up resistor and the pull-down resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4274150A JPH06125261A (en) | 1992-10-13 | 1992-10-13 | Input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4274150A JPH06125261A (en) | 1992-10-13 | 1992-10-13 | Input circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125261A true JPH06125261A (en) | 1994-05-06 |
Family
ID=17537726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4274150A Pending JPH06125261A (en) | 1992-10-13 | 1992-10-13 | Input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125261A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246939A (en) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | Semiconductor circuit |
| JPH10224201A (en) * | 1997-02-03 | 1998-08-21 | Fujitsu Ltd | Semiconductor integration circuit device |
| JPH11308251A (en) * | 1998-04-17 | 1999-11-05 | Nec Eng Ltd | Data transmission circuit |
| JP2002330182A (en) * | 2001-02-05 | 2002-11-15 | Samsung Electronics Co Ltd | Impedance update device and method for termination circuit |
| JP2003151274A (en) * | 2001-10-23 | 2003-05-23 | Samsung Electronics Co Ltd | Memory device |
| JP2005065249A (en) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | Semiconductor integrated circuit device and semiconductor memory device |
| JP2007036433A (en) * | 2005-07-25 | 2007-02-08 | Seiko Epson Corp | External signal detection circuit and real time clock |
| JP2007251399A (en) * | 2006-03-14 | 2007-09-27 | Jtekt Corp | Controller and power steering system |
| JP2008022574A (en) * | 2001-10-19 | 2008-01-31 | Samsung Electronics Co Ltd | Devices and methods for controlling active termination resistors in memory system |
| JP2011508298A (en) * | 2007-12-21 | 2011-03-10 | ジエマルト・エス・アー | USB bridge |
| JP2011207142A (en) * | 2010-03-30 | 2011-10-20 | Brother Industries Ltd | Control circuit, controller, control method, and image forming apparatus |
| JP2012114621A (en) * | 2010-11-24 | 2012-06-14 | New Japan Radio Co Ltd | Signal input circuit |
| WO2012123990A1 (en) | 2011-03-16 | 2012-09-20 | 富士通株式会社 | Terminal circuit, semiconductor device, and testing system |
| WO2012157031A1 (en) * | 2011-05-13 | 2012-11-22 | パナソニック株式会社 | Signal potential conversion circuit |
| WO2015141146A1 (en) * | 2014-03-20 | 2015-09-24 | 日本電気株式会社 | Termination apparatus, termination control method, and storage medium on which termination control program has been stored |
| JP2017184107A (en) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | Resistance array, output buffer, and method of manufacturing semiconductor device |
| CN115397079A (en) * | 2022-10-28 | 2022-11-25 | 深圳市爱图仕影像器材有限公司 | Communication impedance matching circuit, lamp and lamp control system |
-
1992
- 1992-10-13 JP JP4274150A patent/JPH06125261A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246939A (en) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | Semiconductor circuit |
| JPH10224201A (en) * | 1997-02-03 | 1998-08-21 | Fujitsu Ltd | Semiconductor integration circuit device |
| JPH11308251A (en) * | 1998-04-17 | 1999-11-05 | Nec Eng Ltd | Data transmission circuit |
| JP2002330182A (en) * | 2001-02-05 | 2002-11-15 | Samsung Electronics Co Ltd | Impedance update device and method for termination circuit |
| JP2008022574A (en) * | 2001-10-19 | 2008-01-31 | Samsung Electronics Co Ltd | Devices and methods for controlling active termination resistors in memory system |
| JP2003151274A (en) * | 2001-10-23 | 2003-05-23 | Samsung Electronics Co Ltd | Memory device |
| JP2005065249A (en) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | Semiconductor integrated circuit device and semiconductor memory device |
| JP4701898B2 (en) * | 2005-07-25 | 2011-06-15 | セイコーエプソン株式会社 | External signal detection circuit and real-time clock |
| JP2007036433A (en) * | 2005-07-25 | 2007-02-08 | Seiko Epson Corp | External signal detection circuit and real time clock |
| JP2007251399A (en) * | 2006-03-14 | 2007-09-27 | Jtekt Corp | Controller and power steering system |
| JP2011508298A (en) * | 2007-12-21 | 2011-03-10 | ジエマルト・エス・アー | USB bridge |
| US8334711B2 (en) | 2010-03-30 | 2012-12-18 | Brother Kogyo Kabushiki Kaisha | Control circuit, control device, control method, and image forming apparatus |
| JP2011207142A (en) * | 2010-03-30 | 2011-10-20 | Brother Industries Ltd | Control circuit, controller, control method, and image forming apparatus |
| JP2012114621A (en) * | 2010-11-24 | 2012-06-14 | New Japan Radio Co Ltd | Signal input circuit |
| US9069043B2 (en) | 2011-03-16 | 2015-06-30 | Fujitsu Limited | Termination circuit, semiconductor device, and test system |
| WO2012123990A1 (en) | 2011-03-16 | 2012-09-20 | 富士通株式会社 | Terminal circuit, semiconductor device, and testing system |
| WO2012157031A1 (en) * | 2011-05-13 | 2012-11-22 | パナソニック株式会社 | Signal potential conversion circuit |
| US8884680B2 (en) | 2011-05-13 | 2014-11-11 | Panasonic Corporation | Signal electric potential conversion circuit |
| WO2015141146A1 (en) * | 2014-03-20 | 2015-09-24 | 日本電気株式会社 | Termination apparatus, termination control method, and storage medium on which termination control program has been stored |
| JPWO2015141146A1 (en) * | 2014-03-20 | 2017-04-06 | 日本電気株式会社 | Termination device, termination control method, and storage medium storing termination control program |
| US9917583B2 (en) | 2014-03-20 | 2018-03-13 | Nec Corporation | Termination apparatus, termination control method, and storage medium on which termination control program has been stored |
| JP2017184107A (en) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | Resistance array, output buffer, and method of manufacturing semiconductor device |
| CN115397079A (en) * | 2022-10-28 | 2022-11-25 | 深圳市爱图仕影像器材有限公司 | Communication impedance matching circuit, lamp and lamp control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06125261A (en) | Input circuit | |
| US6987414B2 (en) | High frequency switch circuit | |
| US8324925B2 (en) | Output buffer circuit and differential output buffer circuit, and transmission method | |
| EP0778999B1 (en) | High speed digital buffer, driver or level shifter circuit | |
| CA1285324C (en) | Temperature compensated output buffer | |
| EP0547814A2 (en) | Balanced line driver for local area networks or the like | |
| US5192879A (en) | MOS transistor output circuit | |
| US5463326A (en) | Output drivers in high frequency circuits | |
| US6194924B1 (en) | Multi-function controlled impedance output driver | |
| US5315172A (en) | Reduced noise output buffer | |
| US5598107A (en) | Current switching circuit having reduced current noise operation | |
| JP2000022516A (en) | Driver circuit device | |
| JP2006311201A (en) | Buffer circuit | |
| JP2004096441A (en) | Switching circuit, switching module, and control method therefor | |
| US6351136B1 (en) | Passive voltage limiter | |
| US5699000A (en) | Output buffer circuit for a semiconductor IC | |
| US7180326B2 (en) | Noise elimination circuit | |
| KR100759775B1 (en) | Input/output buffer circuit | |
| US6326803B1 (en) | Terminating circuit for a transmission line | |
| JPH0746104A (en) | Programmable input circuit | |
| US6239619B1 (en) | Method and apparatus for dynamic termination logic of data buses | |
| WO1998011667A1 (en) | Mixed mode cmos input buffer with bus hold | |
| JPH04284021A (en) | Output circuit | |
| US6163169A (en) | CMOS tri-state control circuit for a bidirectional I/O with slew rate control | |
| US5880606A (en) | Programmable driver circuit for multi-source buses |