JPH06124868A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06124868A JPH06124868A JP27258292A JP27258292A JPH06124868A JP H06124868 A JPH06124868 A JP H06124868A JP 27258292 A JP27258292 A JP 27258292A JP 27258292 A JP27258292 A JP 27258292A JP H06124868 A JPH06124868 A JP H06124868A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- mask
- pattern
- auto
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、マスク上のオートアラ
イメント用専用パターンが半導体基板上に形成されるこ
とを防いだ半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a pattern for automatic alignment on a mask is prevented from being formed on a semiconductor substrate.
【０００２】[0002]
【従来の技術】近年、半導体装置の製造方法は微細化が
進むなか、半導体基板上により多くの製品チップをつく
り込む事が必要となってきている。一方、半導体基板上
には、マスク合わせのためオートアライメント用専用パ
ターンが配置されており、その占有面積は無視できない
程度である。2. Description of the Related Art In recent years, with the progress of miniaturization in semiconductor device manufacturing methods, it has become necessary to make more product chips on a semiconductor substrate. On the other hand, a dedicated pattern for automatic alignment is arranged on the semiconductor substrate for mask alignment, and the occupied area is not negligible.
【０００３】以下に従来の半導体装置の製造方法につい
て、図３及び図４を参照しながら説明する。A conventional method of manufacturing a semiconductor device will be described below with reference to FIGS. 3 and 4.
【０００４】図４に示すように、マスク１と半導体基板
２の位置合わせを行うときに、マスク１に作り込まれて
いるオートアライメント用専用パターン３と半導体基板
２上の酸化膜４中に作り込まれているオートアライメン
ト用専用パターン５をレーザービームで走査し、それぞ
れの専用パターンからの回折光を利用する。そして、マ
スク１及び半導体基板２の位置合わせ終了後、ただちに
紫外線６を照射してレジストのような感光剤７を感光さ
せる。As shown in FIG. 4, when the mask 1 and the semiconductor substrate 2 are aligned, a pattern 3 for exclusive use in auto alignment and an oxide film 4 on the semiconductor substrate 2 are formed in the mask 1. The built-in dedicated pattern 5 for automatic alignment is scanned with a laser beam, and the diffracted light from each dedicated pattern is used. Then, immediately after the alignment of the mask 1 and the semiconductor substrate 2 is completed, the ultraviolet ray 6 is immediately irradiated to expose the photosensitive agent 7 such as a resist.
【０００５】このとき、従来の方法では、マスク１上の
オートアライメント用専用パターン３の幅が約３μｍで
あったため、マスク１上のオートアライメント用専用パ
ターン３の下は感光されず、それ以外の部分のみが感光
済感光剤８の状態になる。これに、現像、エッチングを
施せば、半導体基板２上の酸化膜４中にそのパターン９
が形成され、この工程で使用した半導体基板上のオート
アライメント用専用パターンは次の工程では使用でき
ず、したがって、図３に示すように各工程毎にパターン
が必要となっていた。At this time, according to the conventional method, since the width of the dedicated pattern for automatic alignment 3 on the mask 1 is about 3 μm, the area under the dedicated pattern for automatic alignment 3 on the mask 1 is not exposed, and other than that. Only the portion is in the state of the photosensitized agent 8. When this is developed and etched, the pattern 9 is formed in the oxide film 4 on the semiconductor substrate 2.
The pattern for auto-alignment on the semiconductor substrate used in this step cannot be used in the next step. Therefore, as shown in FIG. 3, a pattern is required for each step.
【０００６】[0006]
【発明が解決しようとする課題】上記のように、従来の
方法では半導体基板上のオートアライメント用専用パタ
ーンの占有面積が必然的に増加し、半導体基板上の製品
チップ１０の数がその分減少するという欠点を有してい
た。As described above, in the conventional method, the area occupied by the dedicated pattern for auto-alignment on the semiconductor substrate inevitably increases, and the number of product chips 10 on the semiconductor substrate decreases by that amount. It had the drawback of
【０００７】本発明は上記従来の問題点を解決するもの
で、半導体基板上のオートアライメント用専用パターン
の個数を減らし、占有面積を削減することにより、製品
チップ数を増加することができる半導体装置の製造方法
を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and a semiconductor device capable of increasing the number of product chips by reducing the number of patterns dedicated to auto alignment on the semiconductor substrate and reducing the occupied area. It aims at providing the manufacturing method of.
【０００８】[0008]
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、マスク上のオート
アライメント用専用パターンの線幅を解像力以下にする
ことで、マスク上のオートアライメント用専用パターン
を半導体基板上に形成させないことにより半導体基板上
に作り込まれたオートアライメント用専用パターンの占
有面積を削減し、半導体基板上の製品チップ数の増加を
可能とするものである。In order to achieve this object, a method of manufacturing a semiconductor device according to the present invention is designed so that a line width of a pattern for exclusive use in auto alignment on a mask is set to be equal to or less than a resolving power so that the auto alignment on the mask is performed. By not forming the dedicated pattern for use on the semiconductor substrate, the area occupied by the dedicated pattern for auto-alignment formed on the semiconductor substrate can be reduced and the number of product chips on the semiconductor substrate can be increased.
【０００９】[0009]
【作用】この構成によってウエハ当りの製品チップ数が
増加し、１チップ当りの製造コストの低減を図ることが
できる。With this structure, the number of product chips per wafer is increased, and the manufacturing cost per chip can be reduced.
【００１０】[0010]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１１】図１は本発明の一実施例を説明するための
平面図であり、図２は工程断面図である。図１におい
て、５は半導体基板上オートアライメント用専用パター
ン、１０は製品チップである。FIG. 1 is a plan view for explaining one embodiment of the present invention, and FIG. 2 is a process sectional view. In FIG. 1, 5 is a dedicated pattern for automatic alignment on a semiconductor substrate, and 10 is a product chip.
【００１２】マスク１上のオートアライメント用専用パ
ターン３の線幅を解像力以下、たとえば１.５μｍ以下
にしているため、パターンエッジを通過した紫外線６
は、回折によりパターンの下にも回り込み、ネガレジス
トのような感光剤７を感光する。したがって、マスク１
上のオートアライメント用専用パターン３は半導体基板
２上の酸化膜４中には形成されず、半導体基板１上のオ
ートアライメント用専用パターン５は複数回の使用が可
能となる。Since the line width of the dedicated pattern 3 for automatic alignment on the mask 1 is set to be less than the resolving power, for example, 1.5 μm or less, the ultraviolet rays 6 passing through the pattern edge are
Diffracts underneath the pattern due to diffraction and is exposed to a photosensitive agent 7 such as a negative resist. Therefore, mask 1
The upper dedicated pattern for automatic alignment 3 is not formed in the oxide film 4 on the semiconductor substrate 2, and the dedicated pattern for automatic alignment 5 on the semiconductor substrate 1 can be used a plurality of times.
【００１３】本発明例では、各工程毎に必要であった半
導体基板上オートターゲット数を３個に削減することに
より、半導体装置４チップ分必要であった半導体基板上
オートターゲット占有面積を、半導体装置１チップ分の
面積にすることが可能となった。In the example of the present invention, the number of auto targets on the semiconductor substrate required for each process is reduced to three, so that the semiconductor target auto target occupying area required for four semiconductor device chips is It has become possible to make the area of one chip of the device.
【００１４】以上のように本実施例によれば、半導体基
板上オートターゲットが半導体基板に２箇所必要な場
合、製品チップ数が半導体基板当り６チップ増加したこ
とにより、１チップ当りの製造コストを低減することが
できる。As described above, according to the present embodiment, when the semiconductor substrate requires two auto targets on the semiconductor substrate, the number of product chips is increased by 6 chips per semiconductor substrate, so that the manufacturing cost per chip is reduced. It can be reduced.
【００１５】[0015]
【発明の効果】以上のように本発明は、半導体基板上の
オートアライメント用専用パターンの占有面積削減を図
ることにより、半導体基板上の製品チップ数を増加させ
ることができる優れた半導体装置の製造方法を実現でき
るものである。As described above, according to the present invention, it is possible to increase the number of product chips on a semiconductor substrate by reducing the area occupied by the dedicated pattern for auto-alignment on the semiconductor substrate. The method can be realized.
【図１】本発明の半導体装置の製造方法の平面図FIG. 1 is a plan view of a method for manufacturing a semiconductor device of the present invention.
【図２】本発明の一実施例における半導体装置の製造方
法の工程断面図FIG. 2 is a process sectional view of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図３】従来の半導体装置の製造方法の平面図FIG. 3 is a plan view of a conventional method for manufacturing a semiconductor device.
【図４】従来の一実施例における半導体装置の製造方法
の工程断面図FIG. 4 is a process sectional view of a method for manufacturing a semiconductor device in a conventional example.
１ マスク ２ 半導体基板 ３ マスク上オートアライメント用専用パターン ４ 酸化膜 ５ 半導体基板上オートアライメント用専用パターン ６ 紫外線 ７ 感光剤 ８ 感光済感光剤 ９ マスクから半導体基板上に形成されたパターン １０ 製品チップ 1 Mask 2 Semiconductor Substrate 3 Dedicated Pattern for Auto Alignment on Mask 4 Oxide Film 5 Dedicated Pattern for Auto Alignment on Semiconductor Substrate 6 Ultraviolet 7 Photosensitizer 8 Photosensitized Photosensitizer 9 Pattern Formed on Semiconductor Substrate from Mask 10 Product Chip
Claims (1)
トするに際して、前記マスク上に設けられるオートアラ
イメント用専用パターンを、使用する感光剤の解像力以
下の線幅に設定することを特徴とする半導体装置の製造
方法。1. When a semiconductor substrate and a mask are auto-aligned, a pattern for auto-alignment provided on the mask is set to have a line width equal to or less than the resolving power of a photosensitive agent to be used. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27258292A JPH06124868A (en) | 1992-10-12 | 1992-10-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27258292A JPH06124868A (en) | 1992-10-12 | 1992-10-12 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06124868A true JPH06124868A (en) | 1994-05-06 |
Family
ID=17515931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27258292A Pending JPH06124868A (en) | 1992-10-12 | 1992-10-12 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06124868A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010262212A (en) * | 2009-05-11 | 2010-11-18 | Nsk Ltd | Exposure apparatus and exposure method |
| JP2012181426A (en) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | Photomask and method for manufacturing the same |
-
1992
- 1992-10-12 JP JP27258292A patent/JPH06124868A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010262212A (en) * | 2009-05-11 | 2010-11-18 | Nsk Ltd | Exposure apparatus and exposure method |
| JP2012181426A (en) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | Photomask and method for manufacturing the same |
| US8778570B2 (en) | 2011-03-02 | 2014-07-15 | Kabushiki Kaisha Toshiba | Photomask and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573634A (en) | Method for forming contact holes of a semiconductor device | |
| KR0128486B1 (en) | Filter for projection photolithographic system | |
| US6762433B2 (en) | Semiconductor product wafer having vertically and horizontally arranged patterned areas including a limited number of test element group regions | |
| JP2771150B2 (en) | Exposure mask for oblique incidence | |
| US4702592A (en) | Reticle assembly, system, and method for using the same | |
| JPH04263254A (en) | Exposing mechanism | |
| JP3736900B2 (en) | Aperture for oblique incidence illumination and projection exposure apparatus using the same | |
| US5439765A (en) | Photomask for semiconductor integrated circuit device | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| US5879839A (en) | Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate | |
| JPH06124868A (en) | Manufacture of semiconductor device | |
| US6015641A (en) | Reduction of optical proximity effect of bit line pattern in DRAM devices | |
| JPS62135837A (en) | Photomask and photoengraving method using same | |
| US5712063A (en) | Phase shift mask comprising light shielding regions having a multiple box structure | |
| JP2998661B2 (en) | Photomask and pattern forming method for semiconductor device | |
| JP2004071650A (en) | Exposure method | |
| US6753116B2 (en) | Multiple photolithographic exposures with different non-clear patterns | |
| JPH0467613A (en) | Microscopic contact hole forming method | |
| JPH08250407A (en) | Manufacture of semiconductor device | |
| JP2715462B2 (en) | Reticle and method of manufacturing semiconductor device using the same | |
| KR100728947B1 (en) | Method for exposing using reticle for semiconductor device | |
| US20030117605A1 (en) | Apparatus and method for contact hole exposure | |
| JPS60211941A (en) | Exposing method | |
| JP2003140317A (en) | Photomask and method for exposing wafer substrate | |
| JPS62264052A (en) | Mask for exposure |