JPH0612383A

JPH0612383A - マルチプロセッサバッファシステム

Info

Publication number: JPH0612383A
Application number: JP5002593A
Authority: JP
Inventors: Michael J Seaman; ジェイシーマンマイケル; Stewart F Bryant; エフブライアントスチュワート
Original assignee: Digital Equipment Corp
Current assignee: Digital Equipment Corp
Priority date: 1992-01-10
Filing date: 1993-01-11
Publication date: 1994-01-21
Also published as: EP0551242A2; DE69328841T2; EP0551242A3; US5315707A; EP0551242B1; DE69328841D1

Abstract

(57)【要約】【目的】マルチプロセッサコンピュータシステムのプ
ロセッサ間でメッセージを通信する機構で、メッセージ
前進プロトコルの一部分としてソースプロセッサへ空き
バッファを整然と且つ確実に返送するメッセージ通信機
構を提供する。【構成】第１デバイスから第２デバイスへメッセージ
を通信するバッファスワップ機構であって、第１デバイ
スが第２デバイスに意図されたメッセージを含むバッフ
ァのポインタを通すことを条件として空きバッファのポ
インタが第２デバイスによって第１デバイスへ返送され
るバッファスワップ機構。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチプロセッサコンピ
ュータシステムに係り、より詳細には、マルチプロセッ
サコンピュータシステムのプロセッサ間でメッセージを
通信するための機構に係る。

【０００２】

【従来の技術】近代的なコンピュータシステムは、複数
のプロセッサが例えばバスによって互いに接続されたマ
ルチプロセッサシステムとして実施されることが頻繁で
ある。コンピュータシステムを動作する場合に、これら
のプロセッサが互いにメッセージを通信することがしば
しば必要となる。ある既知の機構では、各々のメッセー
ジが、そのメッセージを発生するプロセッサ（ソースプ
ロセッサ）によってバッファに記憶される。次いで、こ
のソースプロセッサは、そのバッファに対するポインタ
情報を、そのメッセージが向けられるプロセッサ（行き
先プロセッサ）へ通しそしてこの行き先プロセッサがポ
インタ情報を用いてバッファからメッセージを読み取
る。各プロセッサはメッセージのソース又は行き先のい
ずれかになり得ることを理解されたい。

【０００３】バッファのポインタを通す機構は、例え
ば、各メッセージ全体が行き先プロセッサへ直接送信さ
れそして多数のソースプロセッサが同じ時間中に特定の
行き先プロセッサへメッセージを送る必要がある場合に
特定の行き先プロセッサに生じることのある一時的な入
力／出力帯域巾のクランチを防止する。ポインタを通す
ことにより、各行き先プロセッサは、適当なバッファか
ら各々の行き先プロセッサへのメッセージの移動スケジ
ュールを組むことができる。特定の行き先プロセッサ
は、ポインタを容易に読み取って記憶することができ、
その特定の行き先プロセッサの入力／出力帯域巾に適合
する時間周期にわたってその関連バッファをメッセージ
全体に対してアクセスすることができる。

【０００４】メッセージを通信するのに使用されるバッ
ファは、全て、バスに接続された共有中央メモリに配置
することができる。中央メモリの使用により、バッファ
システムに対する全設計要求が簡単化されると共に、バ
ッファをプロセッサ間に割り当てる際の融通性が与えら
れる。システムを初期化する際には、各ソースプロセッ
サから予想されるメッセージトラフィックの量に適合す
るように中央メモリ内の多数のバッファが各ソースプロ
セッサに割り当てられる。それに加えて、共有メモリ
は、メッセージに対するピーク受信レートの例えば２倍
の入力／出力帯域巾で実施することができ、これによ
り、中央メモリは、システム全体に生じる全メッセージ
トラフィックについて考えられる最大量を処理すること
ができる。このようにして、各潜在的な行き先プロセッ
サにおける厳密な帯域巾要求が少なくなり、上記したよ
うに、全メッセージを記憶するバッファに対するポイン
タを受け取って、その特定の行き先プロセッサの入力／
出力帯域巾内のレートで全メッセージの転送スケジュー
ルを組むだけでよくなる。

【０００５】

【発明が解決しようとする課題】マルチプロセッサ通信
に対する既知のバッファポインタ解決策は、プロセッサ
間でメッセージを効率的に通すための効果的な機構であ
るが、この機構は、行き先プロセッサにより空き（自
由）バッファを確実に返却することを通じて各ソースプ
ロセッサのための空きバッファを確実に供給するという
点で充分でない。これは、メッセージトラフィック量の
多いマルチプロセッサシステムについて特にいえること
である。

【０００６】

【課題を解決するための手段】本発明は、メッセージ送
信プロトコルの一部分としてソースプロセッサへ空きバ
ッファを整然と且つ確実に返送することを確保するメッ
セージ通信機構を提供する。一般に、本発明は、行き先
プロセッサに向けられるメッセージを含むバッファのポ
インタをソースプロセッサが通すことを条件として空き
バッファのポインタを行き先プロセッサによってソース
プロセッサへ返送するようなバッファスワッピング機構
を提供する。従って、バッファの消費側である行き先プ
ロセッサは、バッファリソースの充分な供給を維持する
役目を果たさねばならない。本発明の特徴によれば、こ
のバッファスワッピング機構は、バッファポインタを交
換するためにソースプロセッサ及び行き先プロセッサを
同期する必要性も、共通の行き先プロセッサへメッセー
ジを転送するソースプロセッサを同期する必要もなくす
ように実施される。

【０００７】このため、行き先プロセッサは空きバッフ
ァに対するポインタのプールを維持すると共に、ソース
プロセッサは行き先プロセッサへポインタを転送する間
に独立したシーケンスのステップを実行し、その行き先
プロセッサのメッセージを含んでいるバッファのポイン
タを転送する前に空きバッファの１つを獲得する。各行
き先プロセッサは、各潜在的なソースプロセッサに対し
て１つづつ専用に１組のバッファリングメモリを維持し
て、各潜在的な行き先プロセッサを全ての潜在的なメッ
セージソースにリンクするように構成される。特定の行
き先プロセッサに対するリングメモリは、その行き先プ
ロセッサにおけるローカルメモリとして実施することが
できる。別の態様においては、バッファポインタを交換
するために全てのソース及び行き先プロセッサによって
アクセスすることのできる中央のメモリリソースとして
全てのリングメモリを実施することができる。

【０００８】各バッファリングメモリは一連の位置を含
んでおり、これらの位置は、そのバッファリングに関連
した行き先プロセッサへ向けられる各ソースからのメッ
セージを含むバッファのポインタを記憶するためのもの
である。専用のリングメモリを使用することにより、共
通の行き先プロセッサへメッセージを転送するソースプ
ロセッサを同期する必要性が除去される。以下に述べる
ように、各ソースプロセッサは、バッファポインタを記
憶するためにそのバッファリングメモリ内にある定めら
れた専用のメモリスペースを有しており、従って、他の
潜在的なソースプロセッサを除いてそのメモリスペース
に読み取り及び書き込みすることができる。特定の行き
先プロセッサへメッセージを転送する全てのソースプロ
セッサによって共有されるその特定の行き先プロセッサ
のための共通のポインタメモリスペースを使用する場合
には、ソースプロセッサの１つによるバッファ交換を確
実に完了させるために、読み取り−変更−書き込みイン
ターロックバストランザクションのようなアトミックな
即ちインターロック式のバストランザクションが必要と
される。このアトミックなバストランザクションは、現
在のバッファポインタ交換を完了する前に別のソースプ
ロセッサが共通のメモリスペースへアクセスするのを除
外するために必要とされる。

【０００９】例えば、「所有権」ビットのような適当な
指示がバッファリングメモリの各位置に配置され、特定
のバッファリングメモリによりリンクされたソース及び
行き先プロセッサの各々に対してその位置が有効／非有
効としてマークされる。所有権ビットは、その位置を読
み取るプロセッサに対し、その位置に記憶されたポイン
タがそのプロセッサによって「所有」されているかどう
かに関わりなく通信するために使用される。一般に、バ
ッファリングメモリに対応するソースプロセッサによっ
て所有された位置は、ソースプロセッサへ転送して戻す
ことのできる空きバッファのポインタを含んでいる。一
方、バッファリングに対応する行き先プロセッサにより
所有された位置は、行き先プロセッサに対して意図され
た各ソースプロセッサからのメッセージを記憶するバッ
ファのポインタを含んでいる。

【００１０】メッセージが記憶されるバッファのポイン
タを転送することによるメッセージの転送は、いずれか
のソースプロセッサといずれかの行き先プロセッサとの
間の２つのバストランザクションで行うことができる。
特定の行き先プロセッサへ送信すべきメッセージを有す
るソースプロセッサは最初にメッセージを中央共有メモ
リの空きバッファに記憶する。第１のバストランザクシ
ョン中に、ソースプロセッサは、意図された行き先プロ
セッサに関連したそのバッファリングメモリの次の位置
を読み取る。その位置がソースプロセッサによって所有
されている場合には、ソースプロセッサが、そこに記憶
されたポインタを、次のメッセージ転送における空きバ
ッファとして使用するために読み取る。

【００１１】次いで、ソースプロセッサは、第２のバス
トランザクション中に、空きバッファのポインタを丁度
読み取ったばかりのバッファリングメモリの位置に、特
定の行き先プロセッサのためのメッセージを記憶してい
る中央メモリのバッファのポインタを書き込む。又、ソ
ースプロセッサは、その位置が現在各行き先プロセッサ
によって所有されていることを指示する所有権ビットの
状態を、その位置がその行き先のためのメッセージを含
むバッファのポインタを記憶することを指示するように
変化させる。従って、ソースプロセッサは、そのバッフ
ァリングメモリをアクセスするための独立したバストラ
ンザクションを介してメッセージ転送の一部分及び一区
分として空きバッファを獲得する。

【００１２】各行き先プロセッサは、所有した位置に対
するローカルバッファリングメモリの位置、即ち各行き
先プロセッサのためのメッセージを有するバッファのポ
インタを含んでいる位置をポーリングするよう動作す
る。行き先プロセッサは、所有された位置を探索する
と、そこに記憶されたポインタ値を読み取り、その位置
に空きバッファのプールからの空きバッファのポインタ
をオーバーライトする。その後、行き先プロセッサは、
ソースプロセッサがその位置とそこに記憶された空きバ
ッファのポインタとを所有することをもう一度指示する
ように所有権ビットを変更する。従って、各行き先プロ
セッサは、各メッセージポインタを読み取るときに特定
のソースプロセッサに対し空きバッファを使用できるよ
うにしなければならない。行き先プロセッサは、中央バ
ッファメモリへ将来アクセスするためにメッセージを含
むバッファのポインタを待ち行列に入れ、その行き先プ
ロセッサの入力／出力帯域巾でメッセージを読み取るよ
うにすることができる。

【００１３】従って、空きバッファは、メッセージを含
んでいるバッファのポインタが行き先プロセッサへ転送
されるたびに、行き先プロセッサによりソースプロセッ
サに使用できるようにされる。更に、ポインタの交換
は、ソース及び行き先プロセッサ各々の独立したオペレ
ーションにより、即ち各専用のリングメモリを読み取っ
たり書き込んだりするソースプロセッサの２つのバスト
ランザクションと、行き先プロセッサの個別のポーリン
グ／空きバッファ書き込み動作とによって行われる。従
って、各空きバッファポインタ／メッセージポインタの
交換に作用するようにプロセッサを同期する必要はな
く、更に、読み取り−変更−書き込み又は他のインター
ロックバストランザクションの必要なくバスの独立オペ
レーションで交換を行うことができる。

【００１４】バッファスワッピング機構におけるソース
及び行き先プロセッサの独立したオペレーションは、待
ち時間要求を容易にしたり或いはバス帯域巾を更に減少
したりするのにも使用できる。ソースプロセッサは、例
えば、バッファリングメモリ内の多数の位置を「先へ先
へと読んで」、単一のバストランザクションで所定数の
空きバッファを獲得するように動作することができる。
これにより、高性能のソースプロセッサは、その獲得し
た数の空きバッファを使用してメッセージのバーストを
送信するように準備することができる。同様に、ソース
プロセッサは、多数のメッセージポインタを単一のバス
トランザクションでバッファリングメモリ内の多数の位
置に書き込むように動作して、待ち時間を更に容易にす
ると共にバス帯域巾を減少することができる。それに加
えて、潜在的なソースごとに１つづつ各々の潜在的な行
き先プロセッサに専用のバッファリングメモリを使用す
ることにより、任意の特定の行き先プロセッサは、どこ
らかメッセージが来てどのソースプロセッサへ空きバッ
ファを返送するかを自動的に知ることができる。

【００１５】本発明の一実施例において、所有権ビット
に加えて、制御情報が各バッファリングメモリ位置に与
えられる。この制御情報は、「開始／継続／最終」マー
カフィールドを備えていると共に、あるポインタにおい
ては、「読み取り許可」フィールドも備えている。

【００１６】「開始／継続／最終」マーカフィールド
は、１つの固定サイズバッファに記憶するには大き過ぎ
るメッセージを多数の論理的に隣接するバッファに記憶
できるようにバッファ同士をリンクするのに使用され
る。ロングメッセージの第１部分を記憶するバッファの
マーカフィールドは「開始」状態を指示するようにセッ
トされ、メッセージのその後の部分に対するその後のバ
ッファの各々のマーカフィールドは「継続」状態にセッ
トされ、そしてメッセージの最終部分を記憶するバッフ
ァはそのマーカフィールドが「最終」状態にセットされ
る。このように、各バッファに対して固定サイズを維持
しながら、異なるサイズのメッセージをプロセッサ間で
送信できるようにする。

【００１７】固定サイズバッファの特徴により、メッセ
ージバッファとしてスワップされる各空きバッファが、
前記したように、メッセージバッファの書き込みの前に
バッファリングメモリ位置に効果的に記憶されるので、
本発明によるスワップ機構を容易なものにする。従っ
て、全てのバッファに対して固定サイズを使用すること
により、バッファスワッピング動作中に充分なバッファ
スペースが一貫して返送されるよう確保される。換言す
れば、メッセージバッファに等しいサイズの空きバッフ
ァがバッファ交換におけるメッセージバッファとして常
に交換される。この「開始／継続／最終」マーカフィー
ルドを使用することにより、考えられる最大のメッセー
ジサイズ以下に、例えば、ほぼ平均メッセージサイズに
サイズ固定することによって効率的なメモリ割り当てを
行うようにバッファの固定サイズを最適なものにするこ
とができる。更に、「開始／継続／最終」マーカフィー
ルドは、最大メッセージサイズまでメッセージを受け入
れるようにバッファを互いにリンクする融通性を与え
る。

【００１８】「読み取り許可」フィールドは、ソースプ
ロセッサが１つのメッセージ転送動作において多数の行
き先へメッセージを転送できるようにする。ポインタに
読み取り許可フィールドを含ませたことにより、バッフ
ァリング位置がメッセージに対するポインタを含んでい
るがバッファリング位置が読み取りのみのアクセスを有
し且つバッファがソースによってまだ所有されているよ
うな各々の意図された行き先プロセッサとの通信が行わ
れる。ソースプロセッサは、特定のメッセージを転送す
べき行き先プロセッサにテーブル記憶情報を維持する。
特定のバッファリング位置を読み取る際に各々の意図さ
れた行き先プロセッサによってソースプロセッサへ「メ
ッセージ読み取り」通信が返送されることにより、ソー
スプロセッサは、「メッセージ読み取り」通信を受け取
るにつれて徐々にテーブルをクリアすることができる。
１組の意図された行き先プロセッサ全部がメッセージを
読み取ったときに、そのメッセージが全ての意図された
行き先プロセッサにより受け取られたことを示す現在ク
リアされたテーブルからの肯定指示でバッファが再び自
由に使用できるようになる。

【００１９】従って、本発明は、プロセッサ間でメッセ
ージを転送する単純な機構を提供する。この機構は、各
ソースプロセッサへの空きバッファの保証された返送を
確保するバス独立転送において実施することができる。
各行き先プロセッサにおけるバッファリングメモリのサ
イズが固定されて、行き先プロセッサへのメッセージの
転送と歩調を合わせるように行き先プロセッサのポーリ
ング動作を最適にタイミング取りすることができる。こ
のように、各ソースプロセッサがその専用のバッファリ
ングメモリをめぐるように進むので、常に次の位置がソ
ースプロセッサによって所有される。かくて、各々のソ
ースプロセッサは、そのソースプロセッサによって読み
取られた次のバッファリング位置の所有権がそのソース
によって所有されないときに不良アラームを発生するよ
うに構成することもできる。従って、本発明のバッファ
スワップ機構は、効果的なアラーム機能を果たすように
便利に使用することができ、これにより、必要に応じて
システムを再構成して空きバッファスワップを確保する
ようにネットワークマネージャにより適当な処置をとる
ことができる。

【００２０】

【実施例】添付図面の図１には、マルチプロセッサコン
ピュータシステムが参照番号１０で一般的に示されてい
る。ここに示すシステムにおいて、複数のラインカード
１２は、その各々がバックプレーンバス１４に接続され
るように構成される。中央バッファメモリ１６もバス１
４に接続され、ラインカード１２がこの中央バッファメ
モリ１６にアクセスして、ラインカード１２間で通信さ
れるべきメッセージを読み取ったり書き込んだりできる
ようになっている。

【００２１】ラインカード１２はｎ個あり（０から
ｎ）、これらはコンピュータネットワーク（図示せず）
においてマルチプロトコルルータ／ブリッジを構成す
る。各ラインカード１２は、ラインインターフェイス１
８と、プロセッサ２０と、バスインターフェイス２２
と、リングメモリ２４とを含む。

【００２２】各ラインインターフェイス１８は、例え
ば、長距離の電話会社によって提供されるＴ１即ち６４
Ｋｂｐｓサービスのようなデータ送信サービスや、又は
コンピュータネットワークの他のコンポーネントとデー
タパケットをやり取りするためのＬＡＮに接続されるよ
うになっている。各ラインインターフェイス１８は、そ
の特定のラインインターフェイスが接続されるデータ送
信サービスにおいて実施されるネットワークプロトコル
に基づいて物理的及びデータリンクレベルの機能性を発
揮するように構成される。

【００２３】各ラインカード１２のプロセッサ２０は、
各ラインカード１２に受信されるか又はそこから送信さ
れるデータパケットに対してルート設定又はブリッジ接
続処理を実行する。受信側では、各プロセッサ２０は、
例えば、受信したデータパケットのヘッダに含まれたネ
ットワークアドレスを検査して、コンピュータネットワ
ーク内の継続したルート設定又はブリッジ接続のための
データパケットを送信するのにどのラインカード１２を
使用すべきかを判断する。

【００２４】従って、各データパケットは、別のライン
カード１２のプロセッサ２０に対する潜在的な「メッセ
ージ」であり、即ち受信したデータパケットをその送信
ラインカード１２のプロセッサ２０へ転送して処理する
と共に、他のラインカード１２のラインインターフェイ
ス１８を経て最終的に送信しなければならない。従っ
て、図１に示すマルチプロセッサコンピュータシステム
１０は、メッセージトラフィック量の多いシステムの一
例である。各プロセッサ２０は、他のプロセッサ２０か
ら受け取ったデータパケット又は他のプロセッサ２０へ
通信すべきデータパケットを主として処理し、マルチプ
ロセッサコンピュータシステム１０により与えられるル
ータ又はブリッジを通してのデータパケットの送信を完
了する。

【００２５】このため、各プロセッサ２０は、ラインカ
ード１２の各バスインターフェイス２２を経てバッファ
メモリ１６内の空きバッファに各々の受信メッセージを
記憶する。バスインターフェイス２２は、バス１４にお
いて実施されるバスプロトコルに基づいて動作し、バス
１４の制御権を獲得した後に、バス１４を経てバッファ
メモリ１６内の選択されたバッファへ書き込み動作を実
行する。本発明によれば、そのバッファのポインタがそ
の送信ラインカード１２のプロセッサ２０へ送信され、
該プロセッサはこのポインタを用いてバッファメモリ１
６から全データパケットを読み取り、ネットワーク処理
及び最終的な送信を行う。

【００２６】各ラインカード１２のリングメモリ２４
は、システム１０の互いに他のラインカード１２の各々
と同じラインカード１２のプロセッサ２０とに各々専用
とされたｎ個のバッファリングに分割される。（例示的
なシステムにおいては、ラインカード１２によって受信
されてその同じラインカード１２によって最終的に送信
されるべきデータパケットが、他のデータパケットと同
じメッセージ送信機構を通してラインカードからライン
カードへ送り返される。）リングメモリ２４の各々は、
ラインカード１２のプロセッサ２０がバス１４を経て読
み取りバストランザクションを実行して中央メモリ１６
から全データパケットを読み取ることができるようにな
るまで、他のラインカード１２からのポインタを記憶す
るのに用いられる。

【００２７】図２には、本発明によるバッファスワップ
機構が概略的に示されている。ＲＸ１及びＲＸ２の各々
は、各ラインカードがデータパケットの受信器として働
くときのラインカード１２の１つを表しており、そして
Ｔｘａ及びＴｘｂの各々は、各ラインカードがデータパ
ケットの送信器として働くときのラインカード１２の１
つを表している。ＲＸＰは、各々の受信したデータパケ
ットを処理するためにラインカード１２の各プロセッサ
２０に設けられたデータパケット受信モジュールを表し
ており、一方、ＴＸＰは、各データパケットを処理して
送信するためにラインカード１２の各プロセッサ２０に
設けられたデータパケット送信モジュールを表してい
る。

【００２８】上記したように、各バッファリングメモリ
２４はｎ個のリング２４Ａに分割され、各リングは中央
メモリ１６のバッファにポインタを記憶するための予め
選択された数のメモリ位置２６を有している。更に、各
リング２４Ａは、ライン２８によって示すように、１つ
のＲＸＰモジュールによって専用に使用されるものであ
る。ＦＲＥＥバッファ待ち行列３０及び送信（ＴＸＱ）
バッファ待ち行列３２は、各ラインカード１２のＴＸＰ
モジュールによって維持される。

【００２９】あるＲＸＰモジュールが中央メモリ１６の
バッファに既に記憶されているメッセージ（データパケ
ット）を特定のＴＸＰモジュールへ通信する必要がある
ときには、各ラインカード１２の専用リング２４Ａの位
置２６を最初に読み取る。各ＲＸＰは、例えば、各専用
のバッファリング２４Ａに対するリングポインタを維持
することができる。各リングポインタは、特定のトラン
ザクション中に読み取るべき対応バッファリング２４Ａ
の位置２６に対するアドレスを含んでいる。ＲＸＰモジ
ュールは、各トランザクション後にアドレス値を増加
し、リングバッファ２４を連続的に横切っていく。

【００３０】ここで図５を参照すれば、各位置２６は、
中央メモリ１６のバッファに対するポインタを記憶する
ためのポインタ値フィールド３４と、セット状態かクリ
ア状態かを表す１つのビットより成る所有権フィールド
３６とを含んでいる。セット状態は、ＲＸＰモジュール
（ソースプロセッサ）による位置２６の所有権を表すこ
とができ、一方、クリア状態は、ＴＸＰモジュール（行
き先プロセッサ）による位置２６の所有権を表すことが
できる。ＲＸＰモジュールにより読み取られた位置２６
がそのモジュールによって所有される場合には、ポイン
タ値３４（図５参照）が中央メモリ１６の空きバッファ
に対するポインタとなる。ＲＸＰモジュールはそのポイ
ンタ値を読み取り、以下で明らかとなるように、その値
をその後のメッセージ転送に使用するために記憶する。

【００３１】次いで、ＲＸＰモジュールは、メッセージ
（データパケット）が中央メモリ１６に記憶されるとこ
ろのバッファに対するポインタ値３４を書き込み、所有
権フィールド３６の状態を、ラインカード１２のＴＸＰ
モジュールによる所有権を表すように変更する。

【００３２】各ＴＸＰモジュールは、各ラインカード１
２に配置されたリング２４Ａの位置２６をポーリングす
るように構成されている。位置２６がＴＸＰモジュール
によって所有されているときには、その位置２６に記憶
されたポインタ値３６が読み取られ、ＴＸＱ待ち行列３
２へロードされる。このとき、ＴＸＰモジュールは、Ｆ
ＲＥＥ待ち行列３０から位置２６へポインタ値を書き込
むと共に、位置２６がＲＸＰモジュールによって所有さ
れたことを再び指示するように所有権ビットを変更す
る。

【００３３】ＴＸＰモジュールは、ＴＸＱ待ち行列にロ
ードされた各ポインタに例えばＦＩＦＯベースで作用
し、各完全なメッセージに対して中央メモリをアクセス
する。ＴＸＰモジュールが特定のポインタ値に関連した
完全なメッセージを読み取った後に、そのポインタ値を
将来のバッファスワップ動作で使用するためにＦＲＥＥ
待ち行列に転送する。

【００３４】このようにして、バッファはラインカード
１２間で自動的に且つ連続的にスワップされ、空きバッ
ファの保証された返送供給によりメッセージ通信を容易
にする。図３及び４は、各々ソース及び行き先メッセー
ジ処理について上記のバッファスワップ機構を詳細に示
している。図３に示すように、各々の完全なメッセージ
（データパケット）がＤＥＶＩＣＥ待ち行列１００にロ
ードされる。ＲＸＰモジュールは、このＤＥＶＩＣＥ待
ち行列１００から一度に１つづつメッセージを読み取
り、良く知られたように、各データパケットのヘッダを
調べてネットワークアドレスを抽出し、どのＴＸＰモジ
ュールが送信のためにメッセージ（データパケット）を
受信すべきかを判断する。

【００３５】このために、ネットワークアドレスを含む
ＡＲＥ要求がアドレス確認エンジン（図示せず）へ送信
され、これは、データパケットを送信するのに使用すべ
きＴＸＰモジュールの識別を含む関連ネットワーク情報
のためのものである。又、ＲＸＰモジュールはデータパ
ケットを中央メモリ１６内のバッファへ書き込む。ＲＸ
Ｐの空きバッファ待ち行列１０２は、その前のバッファ
スワップにより得た空きバッファに対する複数のポイン
タを記憶する。ＲＸＰモジュールは、待ち行列１０２か
ら最も上の空きバッファポインタを読み取り、そのポイ
ンタによって指示されるバッファへ現在データパケット
を書き込む。ＲＸＰの空きバッファ待ち行列１０２は、
ＲＸＰモジュールがパイプラインデータパケット処理を
行えるようにし、即ちＲＸＰモジュールは、多数の空き
バッファポインタをＲＸＰ空きバッファ待ち行列１０２
に記憶することにより直前のデータパケット（１つ又は
複数）に対して空きバッファを返送する前にＤＥＶＩＣ
Ｅ待ち行列１００からのその後のデータパケットの処理
を開始することができる。

【００３６】データパケットは、各ラインカード１２の
バスインターフェイス２２を使用してバス１４のバスト
ランザクションを介してＲＸＰ空きバッファ待ち行列１
０２から得たポインタによって指示された中央メモリバ
ッファに書き込まれることを理解されたい。次いで、Ｒ
ＸＰモジュールはＰｒｅ−ＡＤＤＲＥＳＳ待ち行列１０
４へポインタ値を書き込む。

【００３７】ＲＸＢＡは、ＡＲＥ結果を受け取りそして
その結果（データパケットを送信するのに使用すべきＴ
ＸＰモジュールの識別を含む）をデータパケット中央メ
モリ位置に対するポインタ値と関連させるように構成さ
れる。関連ポインタ／ＴＸＰ情報は、ＲＸＢＡモジュー
ルによりＲｘＢＩＮ１０６へロードされ、最終的にはＲ
ｘＢＤモジュールに入力される。

【００３８】ＲｘＢＤモジュールは、その入力情報を使
用して、データパケットに関連したネットワーク情報を
含む記述子を発生する。この記述子は、ＲｘＢＤモジュ
ールにより、データパケット自体が記憶された中央メモ
リのバッファへ書き込まれ、ＴＸＰモジュールにより送
信処理に使用される。この記述子は、ＲｘＰモジュール
によって実行される何らかのネットワーク処理情報を含
むことができ、これはＴＸＰモジュールによって実行さ
れる送信処理にも必要とされるものである。更に、Ｒｘ
ＢＤモジュールは、ポインタ／ＴＸＰ情報の各関連対を
ＳＯＵＲＣＥ待ち行列１０８へ通す。

【００３９】ＳＷＡＰモジュールは、ＳＯＵＲＣＥ待ち
行列１０８からポインタ／ＴＸＰ情報の関連対を取り出
し、そのポインタ／ＴＸＰ情報における特定のポインタ
に関連したＴＸＰモジュールの対応リング２４Ａの所有
位置２６に対し、バス１４を経て上記２つのバストラン
ザクションを実行する。第１のバストランザクションに
よって得た空きバッファは、その後のメッセージ通信に
おいてＲＸＰモジュールによって使用するためにＲＸＰ
空きバッファ待ち行列１０２へロードされ、ＳＯＵＲＣ
Ｅ待ち行列１０８から得たポインタは、対応するリング
２４Ａの現在位置２６に書き込まれる。又、ＳＷＡＰモ
ジュールは、現在位置２６のＴＸＰ所有権を指示するよ
うに所有権ビットを変更する。

【００４０】図４を参照すれば、ラインカード１２の各
プロセッサ２０にあるリングポーリングモジュールＳＣ
ＡＶＲＩＮＧＳは、所有された位置２６を探索するた
めにラインカード１２に関連したｎ個のリング２４Ａの
各位置をポーリングする。このＳＣＡＶＲＩＮＧＳモ
ジュールは、各々の所有された位置２６のポインタを読
み取り、その後、ＦＲＥＥ待ち行列３０からその位置２
６へポインタを書き込む役割を果たす。又、ＳＣＡＶ
ＲＩＮＧＳモジュールは、位置２６の所有権ビットをＲ
ＸＰ所有権状態へ戻すように変更する。

【００４１】図４に示すように、ＴＸＱ待ち行列３２
は、１組の行き先ビン２００と、１組の行き先待ち行列
２０２とを備えている。各行き先ビン２００はリング２
４Ａの１つに専用とされ、各行き先待ち行列２０２は、
マルチプロトコルルータ／ブリッジのここに示す実施例
では、特定のネットワークプロトコル又はブリッジプロ
トコル、例えば、ＯＳＩ及びＩＰネットワークプロトコ
ルや、ブリッジプロトコルを表すＢＲに専用とされる。
ビン／待ち行列のセット構成は、第１にソースによりそ
してプロトコルの形式によりメッセージを分離するのに
使用される。本発明のこの特徴は、以下で明らかとなる
ように、メッセージのソース及びメッセージの形式に対
してメッセージを取り扱う上で融通性を発揮するもので
ある。

【００４２】図５を再び参照すれば、各位置２６は「開
始／継続／最終」マーカフィールド３８を含んでいる。
上記したように、中央メモリの全てのバッファは同じサ
イズのものであって、各々の空きバッファ／メッセージ
バッファ交換において同じ量のバッファスペースがスワ
ップされるよう確保する。「開始／継続／最終」マーカ
フィールド３８は、単一のバッファに記憶するには大き
過ぎるメッセージを通信するためにバッファを互いにリ
ンクする機構を構成する。

【００４３】ＲＸＰモジュールが、中央メモリ１６の単
一バッファとしては大き過ぎるメッセージ（データパケ
ット及びそれに関連した記述子）を通信するときには、
「開始／継続／最終」マーカフィールドによりメッセー
ジを多数のバッファにおいて通信しそしてそれらバッフ
ァをリンクする。メッセージの第１の部分は第１バッフ
ァに入れられ、ＲＸＰモジュールは、ポインタの「開始
／継続／最終」マーカフィールドを第１バッファにセッ
トし、「開始」バッファを指示する。メッセージの後続
部分を含むバッファは、各ポインタの各マーカフィール
ドがそのメッセージの最終部分まで「継続」を指示する
よう各々セットされた状態で中央メモリ１６に各々記憶
される。明らかなように、ＲＸＰモジュールは、メッセ
ージの最終部分を含むバッファポインタのマーカフィー
ルドを、「最終」を表すようにセットする。これらの開
始、継続及び最終バッファポインタは、行き先プロセッ
サに関連した適当なバッファリング２４Ａの隣接部分に
記憶される。

【００４４】しかしながら、プロセッサ２０のＳＣＡＶ
ＲＩＮＧＳモジュールにおいて公平なポーリング動作
を行うために、各ＳＣＡＶＲＩＮＧＳモジュールは、
例えば、ある特定リング２４Ａの位置をポーリングしそ
して各々の他のリング２４Ａへと進んだ後に、その特定
リング２４Ａの次の位置へ戻るように構成することがで
きる。これにより、ＳＣＡＶＲＩＮＧＳモジュール
は、それら各々の「開始／継続／最終」マーカフィール
ドによってリンクされたポインタを順に取り去ることは
しない。多数の行き先ビン２００は、公平なポーリング
動作を受け入れそして特定のＲＸＰモジュールにより送
信されたリンクしたバッファポインタ間の隣接関係を依
然として維持するために使用される。各ＳＣＡＶＲＩ
ＮＧＳモジュールは、特定のリング２４Ａから読み取っ
た各ポインタを、そのリング２４Ａに対応するビンへロ
ードし、全ての開始、継続及び最終バッファポインタが
その送信ラインカード１２を経て移動するときに隣接し
たままであるようにする。

【００４５】ＳＣＡＶＢＩＮＳモジュールは、バッフ
ァポインタを行き先ビン２００から適当な行き先待ち行
列２０２へ転送するのに使用される。上記したように、
各行き先待ち行列２０２は特定のプロトコルに専用とさ
れる。図５に示すように、各位置２６にはＴＹＰＥフィ
ールド４０が設けられ、これは、ポインタ値によって指
示されたメッセージのデータパケットを送信するのに用
いられるプロトコルを指示するために使用される。ＲＸ
Ｐモジュールは、バッファスワップ動作の前にプロトコ
ルの形式をＴＹＰＥフィールドに挿入する。ＳＣＡＶ
ＢＩＮＳモジュールは、特定のビン２００から取り出し
たポインタごとに「開始／継続／最終」マーカフィール
ドとＴＹＰＥフィールドとを調べ、特定メッセージに対
する全てのリンクされたバッファポインタを、ＴＹＰＥ
フィールドで指示されたプロトコルに対応する行き先待
ち行列へロードする。

【００４６】又、種々の行き先待ち行列は、各プロトコ
ル形式に対して予め選択された限定サイズの待ち行列を
設けることによりシステムに公平さを導入するのにも使
用される。ＴｘＢＳモジュールは、単純なラウンドロビ
ンポーリング動作で行き先待ち行列２０２からポインタ
を取り出して、各プロトコル形式のメッセージ送信が進
行するようにさせ、あるプロトコルがメッセージ送信を
進行させるのを他のプロトコルが妨げることはない。行
き先待ち行列２０２のマルチ構成は、異なる密集(conge
stion)アルゴリズムのような異なる特性をプロトコルが
もつので、非常に有用である。幾つかの密集アルゴリズ
ムは、種々のプロトコル形式によるラウンドロビンシー
ケンスが実行されなかった場合にルータ動作を左右する
ことによって他のプロトコルを阻止することがある。

【００４７】ＴｘＢＳモジュールは、行き先待ち行列２
０２から取り出したポインタをＴＲＡＮＳＭＩＴＰＡ
ＣＫＥＴ待ち行列２０４へロードする。ラインカード１
２のＴＸＰモジュールは、このＴＲＡＮＳＭＩＴＰＡ
ＣＫＥＴ待ち行列２０４からポインタを一度に１つづつ
取り出し、各ポインタを使用してバス１４を経て中央メ
モリ１６にアクセスし、データパケット及びそれに関連
した記述子（メッセージ）のヘッダ及び本体を送信処理
のために読み取る。中央メモリ１６から得たデータパケ
ットはＤＥＶＩＣＥ待ち行列２０６に入れられ、ライン
カード１２のラインインターフェイス１８によって最終
的に送信される。更に、ＴＸＰモジュールは、メッセー
ジをアクセスするのに使用したばかりのポインタをＦＲ
ＥＥバッファ待ち行列３０にロードし、これは、前記し
たようにＳＣＡＶＲＩＮＧＳモジュールにより将来の
バッファスワップ動作に使用される。

【００４８】図６及び７には、多数の行き先プロセッサ
へメッセージを放送するための機構及びバッファポイン
タフォーマットが示されている。図７に示すように、放
送に使用する放送ポインタ１２６には、図５に示された
バッファポインタ２６の場合と同様に、所有権フィール
ド１３４と、ポインタ値フィールド１３６と、「開始／
継続／最終」マーカフィールド１３８と、ＴＹＰＥフィ
ールド１４０とが設けられる。更に、各放送バッファポ
インタ１２６は、フック１４２として示された読み取り
許可フィールドを含むようにフォーマットされている。
ＲＸＰモジュールは、明らかなように、放送バッファポ
インタ１２６を追跡するために特定の放送バッファポイ
ンタ１２６を識別するフック値を発生する。

【００４９】図６に示すように、メッセージを放送する
ＲＸＰモジュールは、放送メッセージが中央メモリ１６
に記憶されるバッファに対するバッファポインタ値と、
フック値とを含む放送ポインタ１２６を、その放送を受
け取るべき各行き先プロセッサへ書き込む。各々の潜在
的な放送ソースに対し各行き先プロセッサには特殊な放
送待ち行列３００が設けられている。放送バッファポイ
ンタ１２６は、メッセージを受信しようとしている各行
き先ラインカードの対応する放送待ち行列に書き込まれ
る。

【００５０】行き先ラインカードのＳＣＡＶＲＩＮＧ
Ｓモジュールは、メッセージに対する放送待ち行列もポ
ーリングする。各位置の所有権ビットは、通常のメッセ
ージ進行機構の場合と同様に、ポインタがＳＣＡＶＲ
ＩＮＧＳモジュールによって読み取られるべきメッセー
ジに対するものであるかどうか指示するのに使用され
る。しかしながら、フックフィールド１４２は、行き先
ＳＣＡＶＲＩＮＧＳモジュールにより、待ち行列のポ
インタ位置へのアクセスのみを読み取ったと解釈され
る。ＳＣＡＶＲＩＮＧＳモジュールは、放送待ち行列
位置を読み取ると、ソースが将来の使用のためにその放
送待ち行列の位置をもう一度所有することを指示する所
有権ビットを送る。

【００５１】各ソースのラインカードは、放送ポインタ
１２６に使用された各特定のフック値に対する入力３０
４を含むフック値テーブル３０２を維持する。このテー
ブル３０２の各入力３０４は、潜在的な行き先プロセッ
サごとに１ビットづつの１組のビットを含んでいる。Ｒ
ＸＰモジュールは、入力３０４のフック値を有する放送
ポインタ１２６を送ったところの行き先プロセッサに対
応するビットのみを特定入力３０４においてセットす
る。

【００５２】放送メッセージを受信する各行き先プロセ
ッサのＳＣＡＶＲＩＮＧＳモジュールは、その放送メ
ッセージを読み取ったところの放送待ち行列に対応する
ソースへフック番号を送る。これは、本発明のポインタ
交換により放送待ち行列において実行できる。例えば、
ＳＣＡＶＲＩＮＧＳモジュールは、特定のソースによ
り送られた既に読み取った放送メッセージからのフック
値をもつポインタを、現在放送メッセージに対する位置
を読み取った後に、そのソースに対応する放送待ち行列
の位置へ書き込む。ＳＣＡＶＲＩＮＧＳモジュール
は、特定のソースが再びその位置を所有することを指示
するように所有権ビットを変更する。

【００５３】放送待ち行列においてバッファの交換中に
各フック値を読み取ると、ＲＸＰモジュールは、そのフ
ック値によって指示されたテーブル３０２の入力３０４
において、そのフック値を送る行き先プロセッサに対応
するビットをクリアする。フック値に対する全てのビッ
トがクリアされてしまうと、ソースプロセッサは、意図
された全ての行き先プロセッサが放送メッセージを受け
取りそして放送ポインタが別のメッセージ転送に再び自
由に使えるようになったことを知る。

【００５４】又、本発明のバッファスワップ機構は、あ
る条件のもとで使用できるゼロポインタも備えている。
例えば、行き先プロセッサが一時的な時間中に空きバッ
ファに対するポインタを有していないが、空きバッファ
が使用できるようになるまでバッファリングメモリをめ
ぐって進行し続けることが所望されるときに、行き先プ
ロセッサによってゼロポインタを返送することができ
る。これは、本発明の真のバッファスワップ機構に対す
る例外であるが、特定の行き先プロセッサに空きバッフ
ァポインタが一時的に不足する場合を取り扱う機構をな
すものである。更に、システムの初期化時にこのゼロポ
インタを使用し、システムの管理プロセッサとオペレー
ティングプロセッサとの間でバッファリングメモリを介
してゼロポインタに対して空きバッファポインタを交換
することにより空きバッファプールを存在させたり、或
いはソースプロセッサと行き先プロセッサとの間でバッ
ファの個数を再バランスさせたりすることができる。

【００５５】上記で一般的に述べたように、ＳＷＡＰモ
ジュールは、このモジュールがアクセスしたバッファリ
ングの次の位置がソースプロセッサによって所有されて
いないときにアラームを発するように構成することがで
きる。これは、各行き先プロセッサが所有された位置を
次々にアクセスしていってメッセージに対するバッファ
を読み取るように確保する便利なやり方である。もし必
要ならば、ゼロポインタを返送するか、又は対応するソ
ースによる所有権を指示するように所有権ビットを単に
元に変更する（そしてこれによりメッセージを無視す
る）ことにより、行き先プロセッサが動作を進行するこ
とができる。従って、ある位置が各ソースによって所有
されていないときには、行き先がメッセージを取り扱う
のに適切に動作していないか或いは許容された別の仕方
（即ち、ゼロポインタを返送したり所有権ビットを変更
したりすること）によってバッファリングメモリをめぐ
って進むように適切に動作していないことを通常表して
いる。

【００５６】

【発明の効果】以上、ソースプロセッサから行き先プロ
セッサへメッセージを転送するための改良されたメッセ
ージ転送システムについて説明した。行き先プロセッサ
における入力／出力帯域巾のクランチを防止するために
ソースプロセッサと行き先プロセッサとの間にバッファ
が使用された。メッセージ転送用のバッファメモリを使
用してメッセージの転送を行う公知技術の場合には、ソ
ースプロセッサと行き先プロセッサを同期させることが
必要であった。これは非常に不便であり、本発明では、
バッファスワッピングシステムを使用して、ソースプロ
セッサから行き先プロセッサへのメッセージ転送が生じ
るたびにソースプロセッサに空きバッファが使用できる
ようにすることにより、上記不便さが回避される。

【００５７】システム１０は多数のラインカードを有
し、各ラインカード１２は、ラインインターフェイス１
８と、プロセッサ２０と、バスインターフェイス２２
と、リングメモリ２４とを備えている。読み取り／書き
込みメッセージは、ラインカード１２間、即ちタイムカ
ードの一部分であるプロセッサ２０間で通信することが
必要である。

【００５８】本発明は、メッセージ転送を行わねばなら
ないたびに空きバッファのポインタが行き先プロセッサ
によってソースプロセッサへ返送されるようなバッファ
(16)スワッピング機構を教示するものである。従って、
自由に使用できるバッファの供給が確保される。

【００５９】ソースプロセッサ２０によって所有された
各位置２６は、中央メモリ１６内のバッファのポインタ
を記憶するためのポインタ値フィールド３４を備えてい
る。ＴＸＰモジュール（行き先プロセッサ）は、中央メ
モリ内のバッファへデータパケットを送信するのに使用
される。上記システムは、ソースプロセッサと行き先プ
ロセッサを同期させる必要なく且つ行き先プロセッサに
帯域巾クランチが生じることもなく、ソースプロセッサ
から行き先プロセッサへ読み取り／書き込みメッセージ
を転送するように効率的に動作する。

【図面の簡単な説明】

【図１】本発明のバッファスワップ機構を実施する代表
的なマルチプロセッサコンピュータシステムのブロック
図である。

【図２】図１のコンピュータシステムにおいて実施され
るバッファスワップ機構の概略図である。

【図３】行き先プロセッサへ送られるべきメッセージに
ついてバッファスワップを実行するソースプロセッサの
ソフトウェアブロック図である。

【図４】ソースプロセッサによって取り扱われるメッセ
ージについてバッファスワップを実行する行き先プロセ
ッサのソフトウェアブロック図である。

【図５】ポインタ記憶位置のブロック図である。

【図６】メッセージ放送機構を示すブロック図である。

【図７】メッセージ放送に使用されるポインタ位置のブ
ロック図である。

【符号の説明】

１０マルチプロセッサコンピュータシステム１２ラインカード１４バックプレーンバス１６中央バッファメモリ１８ラインインターフェイス２０プロセッサ２２バスインターフェイス２４リングメモリ２６メモリ位置３０ＦＲＥＥバッファ待ち行列３２送信バッファ待ち行列３４ポインタ値フィールド３６所有権フィールド

───────────────────────────────────────────────────── フロントページの続き (72)発明者スチュワートエフブライアントイギリスサリーアールエイチ１４エイエスレッドヒルレッドストーンパーク３

Claims

【特許請求の範囲】

【請求項１】第１のデバイス(20)と、第２のデバイス
(20)と、この第１のデバイスから第２のデバイスへメッ
セージを転送するための複数のバッファを備えた共通メ
モリ(16)とを具備し、上記第１デバイス(20)及び第２デ
バイス(20)の各々はこの共通メモリ(16)に接続されてお
り、更に、上記第１デバイス及び第２デバイスの各々に
接続されたポインタメモリ(34)を具備し、このポインタ
メモリは、上記共通メモリのバッファのポインタを記憶
するための１組の位置(26)を有し、これらの位置のうち
の予め選択された各位置は、メッセージを記憶するのに
使用できる上記共通メモリのバッファに対するポインタ
を記憶するようになっており、更に、メッセージを記憶
するのに使用できる上記共通メモリのバッファに対する
ポインタ(126) のプールを具備し、上記第１デバイス
は、上記複数のバッファの少なくとも１つに対するポイ
ンタを記憶していて、複数のバッファのその１つへメッ
セージを書き込み、上記ポインタメモリの予め選択され
た位置から使用することのできるバッファに対するポイ
ンタを読み取りそして複数のバッファの上記１つに対す
るポインタを上記ポインタメモリの上記予め選択された
位置へ書き込むことにより、上記第２デバイスへメッセ
ージを転送するように動作し、そして上記第２デバイス
は、複数のバッファの上記１つに対するポインタを上記
ポインタメモリの上記予め選択された位置から読み取っ
た後に、使用することのできるバッファに対するポイン
タを上記ポインタのプールから取り去りそしてその取り
去ったポインタを上記ポインタメモリの予め選択された
位置へ書き込むように動作することを特徴とするコンピ
ュータシステム(10)。
【請求項２】上記ポインタメモリの各位置は、第１状
態及び第２状態を有する所有権フィールドを含み、この
第１状態は、第２デバイスへのメッセージを記憶するた
めに第１デバイスによって使用するのに有効なバッファ
のポインタをその対応位置が記憶することを指示するも
のであり、そして上記第２状態は、上記ポインタによっ
て指示された共通メモリのバッファにあるメッセージを
読み取るために上記第２デバイスによって使用するのに
有効なバッファのポインタをその対応位置が記憶するこ
とを指示するものである請求項１に記載のコンピュータ
システム。
【請求項３】上記第１デバイスは、その位置の所有権
フィールドが上記第１状態にあるときだけその位置に対
してポインタの読み取り及び書き込みを行うように動作
し、上記第１デバイスは、上記位置から使用できるバッ
ファのポインタを読み取りそして複数のバッファのうち
の１つに対するポインタをポインタメモリの上記位置へ
書き込んだ後に位置の状態を上記第１状態から第２状態
へ変更する請求項２に記載のコンピュータシステム。
【請求項４】上記第２デバイスは、その位置の所有権
フィールドが上記第２状態にあるときだけその位置に対
してポインタの読み取り及び書き込みを行うように動作
し、上記第２デバイスは、複数のバッファの１つに対す
るポインタをその位置から読み取って、使用できるバッ
ファのポインタを上記ポインタのプールから取り去りそ
してその取り去ったポインタをその位置へ書き込んだ後
に、位置の状態を上記第２状態から第１状態へ変更する
請求項２に記載のコンピュータシステム。
【請求項５】上記共通メモリのバッファの各々はメモ
リサイズが等しく、上記ポインタメモリの各位置は、各
位置に記憶されたポインタによって指示された等サイズ
バッファをリンクするための「開始／継続／最終」マー
カフィールドを含んでいて、この「開始／継続／最終」
マーカフィールドによりリンクされたバッファに各バッ
ファのサイズより大きいサイズのメッセージを記憶する
ことができ、メッセージの第１部分を記憶するバッファ
に対するポインタを記憶する第１位置の「開始／継続／
最終」マーカフィールドは「開始」状態にセットされ、
メッセージのｎ個の後続部分を記憶するバッファに対す
るポインタを記憶するｎ個の位置各々の「開始／継続／
最終」マーカフィールドは「継続」状態にセットされ、
そしてメッセージの最終部分を記憶するバッファに対す
るポインタを記憶する最終位置の「開始／継続／最終」
マーカフィールドは「最終」状態にセットされる請求項
１に記載のコンピュータシステム。
【請求項６】上記第２デバイスは、上記複数のバッフ
ァの１つに対するポインタを使用して、上記第１デバイ
スによって複数のポインタのその１つに記憶されている
メッセージを読み取り、そしてメッセージ読み取り後
に、そのポインタをポインタのプールに入れる請求項１
に記載のコンピュータシステム。
【請求項７】コンピュータシステム内の第１デバイス
から第２デバイスへメッセージを転送するための方法に
おいて、上記第１デバイスから第２デバイスへメッセージを転送
するための複数のバッファを備えた共通メモリを用意
し、メッセージを記憶するのに使用できる上記共通メモリの
バッファに対するポインタのプールを用意し、上記共通メモリの予め選択されたバッファにメッセージ
を記憶するように上記第１デバイスを動作し、上記予め選択されたバッファのポインタを上記第２デバ
イスへ通すように上記第１デバイスを動作し、上記予め選択されたバッファのポインタを使用して、そ
の予め選択されたバッファをそこに記憶されたメッセー
ジに対してアクセスし、そして上記予め選択されたバッ
ファをアクセスする際に上記ポインタを上記ポインタの
プールへ入れるように上記第２デバイスを動作するとい
う段階を具備することを特徴とする方法。
【請求項８】コンピュータシステム内の第１デバイス
から第２デバイスへメッセージを転送するための方法に
おいて、上記第１デバイスから第２デバイスへメッセージを記憶
するための複数のバッファを備えた共通メモリを用意
し、メッセージを記憶するのに使用できる上記共通メモリの
バッファに対するポインタのプールを用意し、上記共通メモリの予め選択されたバッファにメッセージ
を記憶するように上記第１デバイスを動作し、上記予め選択されたバッファのポインタを上記第２デバ
イスへ通すように上記第１デバイスを動作し、そして上
記予め選択されたバッファのポインタを使用して、その
予め選択されたバッファをそこに記憶されたメッセージ
に対してアクセスし、そして上記予め選択されたバッフ
ァのポインタを使用するという条件で上記ポインタのプ
ールから上記第１デバイスへポインタを転送するように
上記第２デバイスを動作するという段階を具備すること
を特徴とする方法。
【請求項９】共通メモリのバッファに対するポインタ
を記憶するための位置を有するポインタメモリを用意
し、上記位置のあるものはメッセージを記憶するのに使
用できるバッファのポインタを各々記憶し、そしてポイ
ンタを通すように第１デバイスを動作する上記段階は、
メッセージを記憶するのに使用できるバッファのポイン
タに対して上記ある位置の１つを読み取った後にその位
置へポインタを書き込むように上記第１デバイスを動作
することにより行う請求項８に記載の方法。
【請求項１０】上記予め選択されたバッファのポイン
タに対して上記ある位置の１つを読み取り、そしてその
予め選択されたバッファのポインタを読み取る条件に基
づいて及びそれを条件としてポインタのプールからその
位置へポインタを書き込むように上記第２デバイスを動
作するという段階を更に備えた請求項９に記載の方法。